JPWO2009113373A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2009113373A1
JPWO2009113373A1 JP2010502751A JP2010502751A JPWO2009113373A1 JP WO2009113373 A1 JPWO2009113373 A1 JP WO2009113373A1 JP 2010502751 A JP2010502751 A JP 2010502751A JP 2010502751 A JP2010502751 A JP 2010502751A JP WO2009113373 A1 JPWO2009113373 A1 JP WO2009113373A1
Authority
JP
Japan
Prior art keywords
coil
semiconductor device
transmission
signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010502751A
Other languages
English (en)
Inventor
源洋 中川
源洋 中川
宏一朗 野口
宏一朗 野口
義男 亀田
義男 亀田
水野　正之
正之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2009113373A1 publication Critical patent/JPWO2009113373A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

電磁誘導コイルがそれぞれ搭載された複数の半導体チップを並べ、複数の半導体チップのうち隣接する１対の半導体チップにそれぞれ搭載された電磁誘導コイル間で電磁誘導により信号を伝送する。

Description

本発明は、信号を伝送する半導体装置に関する。
近年、複数のパッケージされた半導体集積回路（以下、チップと称する）を１つのパッケージに封入し、高度な信号処理を実現するＳｉＰ（System in Package）が幅広い分野で使用されている。このＳｉＰの高機能化の要求が高まるに従い、１つのパッケージ内に封入されるチップ数が増加してきている。そのため、各チップ間の信号伝送の確保が困難になったり、パッケージ体積が大きくなったりしてしまうなどの問題点が大きくなってきた。
そこで、各チップに貫通孔を設け、更にその貫通孔を導電性の物質を充填した、当該チップの上面に対して垂直方向の信号伝送路を有するチップを垂直方向に積層し、ワイヤボンドなどの実装手段を不要にした実装装置が開発されている。
この手法を用いると、積層されたチップ同士で直接信号伝送が可能になるため、より大きなバンド幅を確保できたり、ＳｉＰの体積を小さくしたりすることができる。
また、他の実装方法として、電磁誘導コイルが形成されたチップを、当該チップの上面に対して垂直方向に積層し、電磁誘導コイルの電磁結合を利用した信号伝送に用いられる半導体装置の開発がなされている（例えば、特許公開１９９５−２２１２６０号公報、特許公開１９９６−２３６６９６号公報および文献「Noriyuki Miura, et al.,“Analysis and Design of Transceiver Circuit and Inductor Layout for Inductive Inter-chip Wireless Superconnect” , IEEE 2004 Symposium on VLSI Circuits Digest of Technical Papers, pp.246-249(2004).」）。
図１は、信号伝送に用いられる一般的な半導体装置の第１の形態を示す図である。
図１に示した半導体装置には、第１の回路チップ１００と第２の回路チップ１０１とにそれぞれ、電磁誘導コイル１０２，１０３および強磁性体膜１０４，１０５が形成されている。
図２は、信号伝送に用いられる一般的な半導体装置の第２の形態を示す図である。
図２に示した半導体装置は、３つのチップ層から構成されている。
チップ層Ｌｎに設けられた送信装置Ｓは、入力端子２０１と出力端子２０２，２０２’とを有しており、入力端子２０１に電圧Ｕ２０1が印加されている。また、チップ層Ｌｎ＋ｘに設けられた受信装置Ｅは、入力端子２０３，２０３’と出力端子２０４とを有しており、出力端子２０４に電圧Ｕ２０４が印加されている。
図３は、信号伝送に用いられる一般的な半導体装置の第３の形態を示す図である。
図３に示した半導体装置は、メモリチップ３００，３０１と、アナログチップ３０２と、論理チップ３０３とが積層されている。メモリチップ３００に電磁誘導コイル３０４が、また、メモリチップ３０１に電磁誘導コイル３０５が、また、アナログチップ３０２に電磁誘導コイル３０６が、また、論理チップ３０３に電磁誘導コイル３０７が、それぞれ形成されている。
図１〜３に示した半導体装置はチップ上に、それぞれ電磁誘導コイル、及び、信号装置が形成され、チップの上面に対して垂直方向に積層され、接着層などによって固定されている。
ここで下方に配されたコイルおよび信号装置を送信用とし、また、上方のコイルおよび信号装置を受信用として説明する。送信コイルに送信信号に依存した向きに信号装置より電流を流す。例えば、時計回りの向きの電流信号を“１”とすると、送信コイルは、受信コイルに対して上方から下方へ突き抜ける方向に磁束を発生する。受信コイルにはコイル内を突き抜けた磁束によって誘導電流が流れる。このとき、この誘導電流の向きは、送信コイルに供給された向きと同じとなる。この発生した誘導電流、または、電圧などの変換された電気信号を信号装置によって観測することで、信号送信を行うものである。
“０”を送信したい場合は、“１”の場合とは逆に反時計回りに電流を供給することで、信号伝送が可能となる。
一般的に、この電磁誘導コイルの電磁結合を用いた信号伝送は、エリアバンプなどを用いた実装方式よりもＩ／Ｏ部分の占める面積が小さく、集積回路の高集積化が可能となる。
しかしながら、上述したような信号伝送手法は、チップの上面に対して垂直方向に積層されたチップ間の信号伝送しか実現できず、チップの上面に対して水平方向には信号伝送はできない。そのため、チップ動作よって発生した熱の問題などで、チップが垂直方向に積層できない場合などでは、上述した技術は利用できないという問題点がある。
また、ＳｉＰ以外でも、チップの上面に対して水平方向に配置されたチップ間の信号伝送が要求される場合がある。例えば、ＬＳＩ製造時においてチップ個片に切断される前のウエーハ状態での検査（ウエーハレベル検査）などである。ウエーハ状態にある各チップの間には、チップそれぞれを独立させるためにスクライブラインが接地されている。チップ個片に切断する際はこのスクライブラインにそって切断されるため、スクライブラインをまたぐ配線があると切断の際に短絡などの問題を生じるため、スクライブラインをまたぐような配線によって、チップ間を接続することができない。そのため、ウエーハレベル検査においてウエーハ単体で各チップ間の検査用データの共有ができず、プローブカードなど外部装置によって共有しなければならないため、配線が占める面積が大きくなってしまうという問題点がある。
本発明の目的は、上述した課題を解決するため、占有面積の小さな信号伝送装置を用いて水平方向に配置された複数のチップ間の信号伝送を実現することができる半導体装置を提供することである。
上記目的を達成するために本発明は、
電磁誘導コイルがそれぞれ搭載された複数の半導体チップが並べられて構成される半導体装置であって、
前記複数の半導体チップのうち隣接する１対の半導体チップにそれぞれ搭載された前記電磁誘導コイル間で電磁誘導により信号を伝送する。
以上説明したように本発明においては、電磁誘導コイルがそれぞれ搭載された複数の半導体チップが並べられ、複数の半導体チップのうち隣接する１対の半導体チップにそれぞれ搭載された電磁誘導コイル間で電磁誘導により信号を伝送する構成としたため、占有面積の小さな信号伝送装置を用いて水平方向に配置された複数のチップ間の信号伝送を実現することができる。
信号伝送に用いられる一般的な半導体装置の第１の形態を示す図である。 信号伝送に用いられる一般的な半導体装置の第２の形態を示す図である。 信号伝送に用いられる一般的な半導体装置の第３の形態を示す図である。 本発明の実施の一形態を示す図であり、半導体装置の断面図を示す。 本発明の実施の他の形態を示す図であり、半導体装置の断面図を示す。 図４または図５に示した送信回路を有する半導体チップの平面図である。 図４または図５に示した受信回路を有する半導体チップの平面図である。 図４または図５に示した半導体装置の構成を示すブロック図である。 図８に示した送信回路の一例を示す回路図である。 図８に示した受信回路の一例を示す回路図である。 図４または図５に示した半導体チップにて送信コイルの形状が長方形である場合の平面図である。 図４または図５に示した半導体チップにて送信コイルの形状が三角形である場合の平面図である。 図４または図５に示した半導体チップにて送信コイルの形状が五角形である場合の平面図である。 シールドを用いた場合の半導体チップの形態を示す平面図である。 ウェーハ状態の半導体装置に本発明を適用した形態を示す図である。
以下に、本発明の実施の形態について図面を参照して説明する。
なお、以下に説明する実施の形態は本発明の一例を示す形態であり、その説明及び図面に示す形態に限定解釈されるものではない。また、断面図については、便宜上、断面であることを示すハッチングを省略してある。
図４は、本発明の実施の一形態を示す図であり、半導体装置の断面図を示す。
本形態は図４に示すように、互いに隣接配置された半導体チップ間の信号伝送を可能にする形態である。本形態では、半導体集積回路である半導体チップ１と半導体チップ２とで構成され、それぞれが同一平面上に互いにチップ側面１１とチップ側面１２とで隣接して配置されている。また、半導体チップ１は、送信回路３と送信コイル４とを有する。また、半導体チップ２は、受信回路６と受信コイル５とを有する。ここで、同一平面上の配置とは、半導体装置の製造過程における金属膜を積層するチップのチップ上面（表面）８，９に対して水平方向に配置することである。また、送信コイル４および受信コイル５は、電磁誘導コイルとして用いられており、そのため、送信コイル４と受信コイル５との間においては、電磁誘導により信号の伝送が可能である。
図５は、本発明の実施の他の形態を示す図であり、半導体装置の断面図を示す。
本形態は図５に示すように、半導体集積回路である半導体チップ１と半導体チップ２とで構成され、それぞれのチップ上面８，９が同一平面上から所定の間隔だけずらして配置された構成となっている。つまり、チップ上面８とチップ上面９との距離がｔだけずれている。
ここで、図４および図５に示すように、半導体チップ１と半導体チップ２とが、半導体チップ１上と半導体チップ２上とのそれぞれに形成された送信コイル４と受信コイル５との垂直投影図同士に互いの重複がないように配置（同一平面上への配置を含む）されることを、並べて配置すると定義する。
図６は、図４または図５に示した半導体チップ１の平面図である。
図４に示した半導体チップ１は図６に示すように、送信回路３に方形状の送信コイル４が接続されている。ここで、送信コイル４の送信回路３側の１辺を辺Ａとし、また、辺Ａと対向側の１辺を辺Ｂとする。
図７は、図４または図５に示した半導体チップ２の平面図である。
図４に示した半導体チップ２は図７に示すように、受信回路６に方形状の受信コイル５が接続されている。
図８は、図４または図５に示した半導体装置の構成を示すブロック図である。
図４に示した半導体装置は図８に示すように、送信回路３と送信コイル４とが接続されており、また、受信回路６と受信コイル５とが接続されている。さらに、送信回路３に入力電圧Ｖｉを入力するための端子が接続されている。また、受信回路６から出力電圧Ｖｏを出力するための端子が接続されている。
半導体チップ１から半導体チップ２へ信号が伝送する際、送信回路３に入力電圧Ｖｉを入力すると、半導体チップ１上の送信回路３から送信データに依る送信電流が送信コイル４に入力される。送信コイル４に電流が入力されると、磁束が発生する。この時、半導体チップ２上の受信コイル５には、電磁誘導により誘導電流が誘起される。受信コイル５端に現れる信号を受信回路６がサンプリングすることにより、受信回路６から出力電圧Ｖｏが出力され、信号伝送を実現するものである。
図９は、図８に示した送信回路３の一例を示す回路図である。図９に示した回路はあくまでも一例であって、ここに示した回路構成に限定されるものではない。
図８に示した送信回路３は図９に示すように、入力された信号を送信コイル４へ出力するための信号へ変換する一般的な回路である。
図１０は、図８に示した受信回路６の一例を示す回路図である。図１０に示した回路はあくまでも一例であって、ここに示した回路構成に限定されるものではない。
図８に示した受信回路６は図１０に示すように、受信コイル５端に現れる信号をサンプリングして出力する一般的な回路である。
また、受信コイル５に誘起される信号強度は、送信コイル４と受信コイル５との間の結合係数に比例する。そのため、結合係数を大きくするためには、送信コイル４と受信コイル５との間の距離を小さくすると効果的である。そのため、送信コイル４と受信コイル５とを半導体チップ１，２それぞれの端面付近に形成し、更に、送信コイル４と受信コイル５とが隣接するように半導体チップ１，２を配置すると、より効果的である。
次に、送信コイル４の形状に関して説明する。
従来の積層した半導体チップ同士の信号伝送には、正方形のコイルを用いるのが一般的である。しかしながら、本形態のように互いに同一平面上に配置された半導体チップ１，２間で信号を伝送すると、送信コイル４を形成する配線のうち、受信コイル５にて検出される受信コイル５から最も離れた図７に示した辺Ａが発生する磁束は、受信コイル５にて検出される受信コイル５に最も近い図７に示した辺Ｂが発生する磁束とは逆向きの磁束であるために、受信コイル５を貫く磁束を弱めてしまい、受信コイル５に誘起される信号強度が低下してしまう。そのため、正方形の送信コイルを用いるのは、非効率的である。
図１１は、図４または図５に示した半導体チップ１にて送信コイル４の形状が長方形である場合の平面図である。
図１１に示すように、送信コイル４の形状を送信コイル４の辺Ａを受信コイル５からより遠ざけた長方形のコイル、つまり、辺Ａおよび辺Ｂと比べて辺Ｅおよび辺Ｆが長い長方形のコイルにする。すると、受信コイル５を貫く磁束が減るためで、受信コイル５に誘起される信号強度が増加する。またこのとき、短辺である辺Ａおよび辺Ｂの向きが、信号が伝送する伝送方向に対して垂直である。
図１２は、図４または図５に示した半導体チップ１にて送信コイル４の形状が三角形である場合の平面図である。
図１２に示すように、送信コイル４の形状を図１１に示した辺Ｂを底辺Ｂとする三角形にする。図１１に示したような長方形ではなく、図１２に示すような三角形でも同様の効果を得ることができる。この時、頂角θを挟む辺Ｃと辺Ｄとが発生する磁界は受信コイル５の外側を貫く。そのため、これらが底辺Ｂが発生する磁束を弱めることがないので、効率的に信号伝送が可能となる。また、底辺Ｂの向きが、信号が伝送する伝送方向に対して垂直である。この時、送信コイル４の形状は、辺Ｃの長さと辺Ｄの長さとが等しい二等辺三角形であることが望ましい。また、その送信コイル４の頂角θと底辺Ｂ、受信コイル５の送信コイル４に最も近い辺Ｒ、送信コイル４と受信コイル５との間の距離Ｄの間において、次式を満たすことが望ましい。
Ｄ＞Ｂ／２×ｔａｎ（θ／２）＋Ｒ／２×ｔａｎ（θ／２）
つまり、頂角θの半数の正接と底辺Ｂの半数との積と、頂角θの半数の正接と辺Ｒの半数との積と和よりも距離Ｄが大きな値であることが望ましい。
図１３は、図４または図５に示した半導体チップ１にて送信コイル４の形状が五角形である場合の平面図である。
図１３に示すように、送信コイル４の形状を図１２に示した頂点θにおける急激な角度変化を緩和するために五角形にしてもかまわない。また、同様に他の多角形であっても同様の効果を持たせることが可能である。この場合、多角形の辺のうち１辺の向きが、信号が伝送する伝送方向に対して垂直である。
これまでは、送信コイルの形状を制御することにより、受信コイルを貫く磁束を最大化していたが、従来と同様のコイル形状で、辺Ｂを除くコイルの一部を金属面によって覆うものであっても良い。
図１４は、シールドを用いた場合の半導体チップの形態を示す平面図である。
図１４に示すように、辺Ｂを除くコイルの一部をメタルプレート７によってシールドすることにより、辺Ｂ以外が発生する磁束を遮断することが可能となる。そのため、効率的な信号伝送が可能となる。ここで、メタルプレート７によりシールドする部分は、コイルの辺Ｂである１辺以外の部分の上部であっても良いし、下部であっても良いし、上部と下部との双方であっても良い。
次に、チップにダイシングする前のウエーハ状態の半導体装置における実施の形態に関して説明する。
図１５は、ウェーハ状態の半導体装置に本発明を適用した形態を示す図である。
異なるチップをパッケージに封入し信号伝送する場合と同様に、図１５に示したように各半導体チップ１端面付近に送信コイル４、送信回路３、受信コイル５および受信回路６を配置することにより、各半導体チップ１同士での信号伝送を非接触で実現することが可能となる。
なお、本形態の説明で用いた図では、送信コイル４および受信コイル５が半導体チップ１，２の上面に配置される形態を示しているが、半導体チップ１，２のチップ側面に配置されるものであっても良い。
以上、本発明に依れば、積層されていない半導体チップ同士において、電磁誘導を利用して非接触で信号伝送が可能となるため、パッケージ体積の削減が可能なり、更に、製造コストを削減できる。また、ウエーハ上に形成された半導体チップにおいて、ダイシング前のスクライブラインを跨いで信号伝送が可能になるため、テスト信号などの入出力を実現できる。それにより、ウエーハレベル検査時間を大幅に短縮でき、テストコストの削減が可能となる。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２００８年３月１３日に出願された日本出願特願２００８−０６４１６５を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (7)

  1. 電磁誘導コイルがそれぞれ搭載された複数の半導体チップが並べられて構成される半導体装置であって、
    前記複数の半導体チップのうち隣接する１対の半導体チップにそれぞれ搭載された前記電磁誘導コイル間で電磁誘導により信号を伝送する半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記電磁誘導コイルのうち前記信号を送信する送信コイルの形状が多角形であり、前記多角形の辺のうちの１辺の向きが前記信号の伝送方向に対して垂直であることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記送信コイルの形状が長方形であり、該送信コイルの短辺の向きが前記信号の伝送方向に対して垂直であることを特徴とする半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記送信コイルの形状が三角形であることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記送信コイルの形状が二等辺三角形であり、該送信コイルの底辺の向きが前記信号の伝送方向に対して垂直であることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記信号を伝送する１対の電磁誘導コイル間の距離が、前記送信コイルの頂角の半数の正接と前記底辺の長さの半数との積と、前記送信コイルの頂角の半数の正接と前記前記電磁誘導コイルのうち前記信号を受信する受信コイルの最も前記送信コイルに近い辺の長さの半数との積との和よりも大きな値であることを特徴とする半導体装置。
  7. 請求項２に記載の半導体装置において、
    前記１辺以外の辺の上部と下部との少なくとも一方がメタルプレートで覆われていることを特徴とする半導体装置。
JP2010502751A 2008-03-13 2009-02-20 半導体装置 Pending JPWO2009113373A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008064165 2008-03-13
JP2008064165 2008-03-13
PCT/JP2009/052993 WO2009113373A1 (ja) 2008-03-13 2009-02-20 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2009113373A1 true JPWO2009113373A1 (ja) 2011-07-21

Family

ID=41065045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010502751A Pending JPWO2009113373A1 (ja) 2008-03-13 2009-02-20 半導体装置

Country Status (3)

Country Link
US (1) US8399960B2 (ja)
JP (1) JPWO2009113373A1 (ja)
WO (1) WO2009113373A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006443A1 (en) * 2008-03-13 2011-01-13 Nec Corporation Semiconductor device
US9407311B2 (en) 2011-10-21 2016-08-02 Keyssa, Inc. Contactless signal splicing using an extremely high frequency (EHF) communication link
US8554136B2 (en) 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5297992B2 (ja) 2009-12-15 2013-09-25 ルネサスエレクトロニクス株式会社 外部記憶装置
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法
JP5675504B2 (ja) * 2010-08-06 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
JP2014510493A (ja) 2011-03-24 2014-04-24 ウェーブコネックス・インコーポレーテッド 電磁通信用集積回路
US9614590B2 (en) 2011-05-12 2017-04-04 Keyssa, Inc. Scalable high-bandwidth connectivity
US8811526B2 (en) 2011-05-31 2014-08-19 Keyssa, Inc. Delta modulated low power EHF communication link
US8897700B2 (en) 2011-06-15 2014-11-25 Keyssa, Inc. Distance measurement using EHF signals
CN104641505B (zh) 2012-08-10 2018-06-19 凯萨股份有限公司 用于ehf通信的电介质耦合***
CN106330269B (zh) 2012-09-14 2019-01-01 凯萨股份有限公司 具有虚拟磁滞的无线连接
US9531425B2 (en) 2012-12-17 2016-12-27 Keyssa, Inc. Modular electronics
US9035421B2 (en) * 2013-03-01 2015-05-19 Qualcomm Incorporated High quality factor inductor implemented in wafer level packaging (WLP)
US9373583B2 (en) 2013-03-01 2016-06-21 Qualcomm Incorporated High quality factor filter implemented in wafer level packaging (WLP) integrated device
WO2014149107A1 (en) 2013-03-15 2014-09-25 Waveconnex, Inc. Ehf secure communication device
KR101700789B1 (ko) 2013-03-15 2017-01-31 키사, 아이엔씨. 극고주파 통신 칩
JP2015069658A (ja) * 2013-09-26 2015-04-13 富士通株式会社 メモリ
JP2014039063A (ja) * 2013-10-28 2014-02-27 Renesas Electronics Corp 半導体装置及び電子装置
JP6005805B2 (ja) * 2015-07-03 2016-10-12 ルネサスエレクトロニクス株式会社 半導体装置及び電子装置
JP6570954B2 (ja) * 2015-09-30 2019-09-04 学校法人慶應義塾 半導体チップ及びマルチチップモジュール
JP7299651B1 (ja) 2022-06-24 2023-06-28 株式会社Premo 半導体モジュール、半導体チップ及び半導体モジュールの製造方法
WO2023249086A1 (ja) * 2022-06-24 2023-12-28 株式会社Premo 半導体モジュール、半導体チップ及び半導体モジュールの製造方法
WO2024096083A1 (ja) * 2022-11-02 2024-05-10 株式会社Premo 情報処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221260A (ja) 1994-02-02 1995-08-18 Fujitsu Ltd 集積回路装置とその製造方法
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
JP2998690B2 (ja) 1997-04-30 2000-01-11 日本電気株式会社 半導体集積回路装置及びクロック信号供給方法
JP2000124406A (ja) * 1998-10-16 2000-04-28 Synthesis Corp 集積回路用データ通信装置ならびに集積回路チップおよびこの集積回路チップを用いた集積回路
JP2004327568A (ja) 2003-04-23 2004-11-18 Japan Science & Technology Agency 半導体装置
JP4295124B2 (ja) 2004-01-19 2009-07-15 株式会社エイアールテック 半導体装置
JP2006165287A (ja) * 2004-12-08 2006-06-22 Seiko Epson Corp 電子デバイス、パッケージ型電気回路装置、及び電子デバイスの製造方法
JP4784773B2 (ja) 2005-09-02 2011-10-05 日本電気株式会社 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール
JP4592542B2 (ja) * 2005-09-08 2010-12-01 三菱電機株式会社 半導体装置
JP4907292B2 (ja) * 2005-10-14 2012-03-28 株式会社半導体エネルギー研究所 半導体装置及び前記半導体装置を用いた通信システム
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
JP2007165459A (ja) 2005-12-12 2007-06-28 Mitsubishi Electric Corp マルチチップモジュール

Also Published As

Publication number Publication date
US20110012228A1 (en) 2011-01-20
WO2009113373A1 (ja) 2009-09-17
US8399960B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
WO2009113373A1 (ja) 半導体装置
US10068961B2 (en) Integrated circuit comprising at least an integrated antenna
KR101776821B1 (ko) 기판 구조들을 이용하는 전자기 신호의 재지향
US8664745B2 (en) Integrated inductor
US9105501B2 (en) Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus
US20120319912A1 (en) Communication device and semiconductor chip
WO2011001992A1 (ja) 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
US8426948B2 (en) Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US20120086110A1 (en) Ic package
CN110854104A (zh) 电流传感器封装件
TW202115860A (zh) 具有磁屏蔽層的裝置及方法
JP2021510808A (ja) センサーパッケージ
JP5255929B2 (ja) 半導体装置
US8446735B2 (en) Semiconductor package
JP2019009353A (ja) アイソレータ
JPH08264857A (ja) 集積化アイソレータ
JP6709918B2 (ja) ロゴスキ型電流センサ
US11831208B2 (en) Device comprising a chip package and an overlap-free coil layout
JP5990617B2 (ja) 半導体装置
JP5705955B2 (ja) 半導体装置
JP2014060416A (ja) 半導体装置
JP2004047925A (ja) 高周波信号用回路基板
JP2008227518A (ja) 高周波信号用回路基板