JPH08264857A - 集積化アイソレータ - Google Patents
集積化アイソレータInfo
- Publication number
- JPH08264857A JPH08264857A JP7178937A JP17893795A JPH08264857A JP H08264857 A JPH08264857 A JP H08264857A JP 7178937 A JP7178937 A JP 7178937A JP 17893795 A JP17893795 A JP 17893795A JP H08264857 A JPH08264857 A JP H08264857A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating layer
- coil
- layer
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 小型化、コストの低減を計るのはもちろん、
構成も簡便な多入力、多出力の集積化アイソレータ得
る。 【解決手段】 接続部１１により１層目のコイル５と２
層目のコイル７とを接続して、コイル５とコイル７を一
本のコイルとして働かせる。入力パッド９から入った電
流がコイル５及びコイル７に流れて磁界が発生する。発
生した磁界をホール素子領域２が受けてホール電圧が発
生する。ホール電圧は信号処理回路領域３に伝送され、
信号処理されて出力される。
構成も簡便な多入力、多出力の集積化アイソレータ得
る。 【解決手段】 接続部１１により１層目のコイル５と２
層目のコイル７とを接続して、コイル５とコイル７を一
本のコイルとして働かせる。入力パッド９から入った電
流がコイル５及びコイル７に流れて磁界が発生する。発
生した磁界をホール素子領域２が受けてホール電圧が発
生する。ホール電圧は信号処理回路領域３に伝送され、
信号処理されて出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的に絶縁され
ている回路相互間に信号を伝送するための集積化アイソ
レータに関するもので、特に小型化するともに低コスト
化するために集積化する技術に係るものである。
ている回路相互間に信号を伝送するための集積化アイソ
レータに関するもので、特に小型化するともに低コスト
化するために集積化する技術に係るものである。
【０００２】
【従来の技術】従来における電気的に絶縁されている回
路相互間に信号を伝送するための機器として例えば変流
器（ＣＴ）があるが、これは良質のコア上に一次コイル
と二次コイルとを巻いたもので、一次側を負荷と直列に
接続するとともに二次側を電流計または電力計の電流コ
イルを接続している。
路相互間に信号を伝送するための機器として例えば変流
器（ＣＴ）があるが、これは良質のコア上に一次コイル
と二次コイルとを巻いたもので、一次側を負荷と直列に
接続するとともに二次側を電流計または電力計の電流コ
イルを接続している。
【０００３】図１３は電気的に絶縁されている回路相互
間に信号を伝送するためのアイソレータの従来の一例を
示す電気回路図である。これは弧状のコア（磁性体）ａ
にコイルｂを巻いてこれを一次側（入力側）とし、この
弧状のコアａの空隙ｃ内にホール素子ｄを配置するとと
もに、そのホール素子ｄに接続されている信号処理回路
（ＩＣ回路）ｅから二次側（出力側）を取り出すもので
ある。すなわちコアａとコイルｂとにより、一次側（入
力側）に入力された入力信号を一旦磁気に変換し、その
磁気をホール素子ｄにより再び電気信号に変換し、その
電気信号を信号処理回路ｅを介して二次側（出力側）に
伝送することにより出力として取り出すものである。
間に信号を伝送するためのアイソレータの従来の一例を
示す電気回路図である。これは弧状のコア（磁性体）ａ
にコイルｂを巻いてこれを一次側（入力側）とし、この
弧状のコアａの空隙ｃ内にホール素子ｄを配置するとと
もに、そのホール素子ｄに接続されている信号処理回路
（ＩＣ回路）ｅから二次側（出力側）を取り出すもので
ある。すなわちコアａとコイルｂとにより、一次側（入
力側）に入力された入力信号を一旦磁気に変換し、その
磁気をホール素子ｄにより再び電気信号に変換し、その
電気信号を信号処理回路ｅを介して二次側（出力側）に
伝送することにより出力として取り出すものである。
【０００４】
【発明が解決しようとする課題】しかし上記した図１３
に示す従来のものでは、入力側にコイルｂを巻いた鉄心
ａを使用しているために小型化することが困難であるば
かりでなく、機器全体の組立が複雑となってコスト高の
原因となるので、多入力、多出力の機器を構成すること
が困難であるという問題がある。
に示す従来のものでは、入力側にコイルｂを巻いた鉄心
ａを使用しているために小型化することが困難であるば
かりでなく、機器全体の組立が複雑となってコスト高の
原因となるので、多入力、多出力の機器を構成すること
が困難であるという問題がある。
【０００５】本発明によればこのような問題点を解決で
きるもので、小型化、コストの低減を計るのはもちろ
ん、構成も簡便な多入力、多出力の集積化アイソレータ
を得ようとするものである。
きるもので、小型化、コストの低減を計るのはもちろ
ん、構成も簡便な多入力、多出力の集積化アイソレータ
を得ようとするものである。
【０００６】
【課題を解決するための手段】本発明に係る集積化アイ
ソレータの請求項１の発明は、ホール素子と信号処理回
路が同一基板上に集積されているホールＩＣのホール素
子領域上部に第１の絶縁層を積層し、その第１の絶縁層
上に渦巻状巻線を有する第１の導電層と、渦巻状巻線を
有する第２の導電層とを第２の絶縁層を介して積層し、
前記第１の導電層の一部と前記第２の導電層の一部と
を、前記第２の絶縁層の一部を除去して形成された開孔
部を介して接続し、前記第２の導電層と前記第２の絶縁
層との表面に、第３の絶縁層を積層して成ることを特徴
とする。
ソレータの請求項１の発明は、ホール素子と信号処理回
路が同一基板上に集積されているホールＩＣのホール素
子領域上部に第１の絶縁層を積層し、その第１の絶縁層
上に渦巻状巻線を有する第１の導電層と、渦巻状巻線を
有する第２の導電層とを第２の絶縁層を介して積層し、
前記第１の導電層の一部と前記第２の導電層の一部と
を、前記第２の絶縁層の一部を除去して形成された開孔
部を介して接続し、前記第２の導電層と前記第２の絶縁
層との表面に、第３の絶縁層を積層して成ることを特徴
とする。
【０００７】請求項２の発明は、請求項１記載の発明に
おいて、渦巻状巻線を有する第１の導電層と第２の導電
層との中心部分における第２の絶縁層と第３の絶縁層を
除去して形成された開孔部内に、磁性体材料からなるコ
アを設置して成ることを特徴とする。請求項３の発明
は、請求項１記載または請求項２記載の発明において、
複数個の集積化アイソレータを同一のパッケージ内に実
装して成ることを特徴とする。
おいて、渦巻状巻線を有する第１の導電層と第２の導電
層との中心部分における第２の絶縁層と第３の絶縁層を
除去して形成された開孔部内に、磁性体材料からなるコ
アを設置して成ることを特徴とする。請求項３の発明
は、請求項１記載または請求項２記載の発明において、
複数個の集積化アイソレータを同一のパッケージ内に実
装して成ることを特徴とする。
【０００８】請求項４の発明は、少なくとも一つの信号
処理回路を有するＩＣの信号処理回路が形成されていな
い領域上部の一部に、コイルの下部配線となる第３の導
電層を積層し、前記信号処理回路領域と前記第３の導電
層領域とに挟まれた領域上部に磁気抵抗効果を有する合
金からなる磁気抵抗素子を形成し、前記第３の導電層上
に第４の絶縁層を介して強磁性体材料からなるコアを形
成し、前記コアの上部及び側壁部に第５の絶縁層を積層
し、前記第５の絶縁層の上部及び側壁部に前記コイルの
下部配線と一部で接続されて前記コイルの上部配線とな
る第４の導電層を積層し、前記第４の導電層と前記磁気
抵抗素子と前記信号処理回路領域の表面に第６の絶縁層
を積層して成ることを特徴とする。
処理回路を有するＩＣの信号処理回路が形成されていな
い領域上部の一部に、コイルの下部配線となる第３の導
電層を積層し、前記信号処理回路領域と前記第３の導電
層領域とに挟まれた領域上部に磁気抵抗効果を有する合
金からなる磁気抵抗素子を形成し、前記第３の導電層上
に第４の絶縁層を介して強磁性体材料からなるコアを形
成し、前記コアの上部及び側壁部に第５の絶縁層を積層
し、前記第５の絶縁層の上部及び側壁部に前記コイルの
下部配線と一部で接続されて前記コイルの上部配線とな
る第４の導電層を積層し、前記第４の導電層と前記磁気
抵抗素子と前記信号処理回路領域の表面に第６の絶縁層
を積層して成ることを特徴とする。
【０００９】本発明に係る集積化アイソレータの各請求
項の発明につき作用を述べる。アイソレータは電気的に
絶縁されている回路相互間に信号を伝送する機能を有し
ているが、入力と出力との信号の変換に磁気・電気変換
作用を利用している。コアにコイルを巻いてこれを入力
側とし、ホール素子または磁気抵抗素子に接続されてい
る信号処理回路から出力側を取り出すものである。すな
わちコアとコイルにより、入力側に入力された入力信号
を一旦磁気に変換し、その磁気をホール素子または磁気
抵抗素子により再び電気信号に変換し、その電気信号を
信号処理回路を介して出力側に伝送して出力を取り出し
ている。
項の発明につき作用を述べる。アイソレータは電気的に
絶縁されている回路相互間に信号を伝送する機能を有し
ているが、入力と出力との信号の変換に磁気・電気変換
作用を利用している。コアにコイルを巻いてこれを入力
側とし、ホール素子または磁気抵抗素子に接続されてい
る信号処理回路から出力側を取り出すものである。すな
わちコアとコイルにより、入力側に入力された入力信号
を一旦磁気に変換し、その磁気をホール素子または磁気
抵抗素子により再び電気信号に変換し、その電気信号を
信号処理回路を介して出力側に伝送して出力を取り出し
ている。
【００１０】そして請求項１の発明では、コアとホール
素子とを一つのチップに集積することにより小型化して
いる。また請求項２の発明では、小型化するとともに磁
性材料からなるコアにより磁気効率を上げて感度を向上
している。また請求項３の発明では、小型化するととも
に同一のパッケージ内に実装されている複数個の集積化
アイソレータにより、高感度で多出力のものが得られ
る。
素子とを一つのチップに集積することにより小型化して
いる。また請求項２の発明では、小型化するとともに磁
性材料からなるコアにより磁気効率を上げて感度を向上
している。また請求項３の発明では、小型化するととも
に同一のパッケージ内に実装されている複数個の集積化
アイソレータにより、高感度で多出力のものが得られ
る。
【００１１】また請求項４の発明では、コイルの形状を
立体的に形成し、磁気・電気変換に磁気の強さにより抵
抗が変化する磁気抵抗素子を利用することにより小型化
するとともに、磁気効率を上げて感度を向上している。
立体的に形成し、磁気・電気変換に磁気の強さにより抵
抗が変化する磁気抵抗素子を利用することにより小型化
するとともに、磁気効率を上げて感度を向上している。
【００１２】
【発明の実施の形態】以下図面を参照しながら本発明の
実施の形態を具体的に説明する。先ず本発明に係る集積
化アイソレータの回路構成の概念を図９、図１０につい
て説明する。図１０において入力側回路イに磁界発生回
路ハを接続し、また出力側回路ロにホールＩＣニまたは
磁気抵抗素子ホと信号処理ＩＣヘを接続して磁界発生回
路ハとホールＩＣニまたは磁気抵抗素子ホと信号処理Ｉ
Ｃヘとで集積化アイソレータＡを構成している。なお、
図１０中の符号トはコアである。
実施の形態を具体的に説明する。先ず本発明に係る集積
化アイソレータの回路構成の概念を図９、図１０につい
て説明する。図１０において入力側回路イに磁界発生回
路ハを接続し、また出力側回路ロにホールＩＣニまたは
磁気抵抗素子ホと信号処理ＩＣヘを接続して磁界発生回
路ハとホールＩＣニまたは磁気抵抗素子ホと信号処理Ｉ
Ｃヘとで集積化アイソレータＡを構成している。なお、
図１０中の符号トはコアである。
【００１３】図１，図２及び図３は本発明に係る集積化
アイソレータの第１の実施の形態を示すものであって、
図１はその断面図、図２は同上の第１層目のコイルが形
成されている状態を示す表面の平面図、図３は同上の最
上層の表面図である。これらの図について説明する。１
はホールＩＣ，２はホールＩＣ１のホール素子領域，３
はホールＩＣ１の信号処理回路領域，４はホール素子領
域２の上部に積層されたポリイミド樹脂などの絶縁体か
らなる絶縁層，５は１層目のコイル（渦巻状巻線）とな
るＡｌ，Ｎｉなどの導電層，６はＳｉＯ2 （酸化シリコ
ン膜）などの絶縁体からなる絶縁層，７は２層目のコイ
ル（渦巻状巻線）となるＡｌ，Ｎｉなどの導電層，８は
ＳｉＯ2 ，ＳｉＮ（窒化シリコン）などの絶縁体からな
る表面保護層，９はコイル７に信号電流を入力するため
に表面保護層８に形成された入力パッド，１１は１層目
のコイル５と２層目のコイル７とを接続するために絶縁
層に形成された接続部である。
アイソレータの第１の実施の形態を示すものであって、
図１はその断面図、図２は同上の第１層目のコイルが形
成されている状態を示す表面の平面図、図３は同上の最
上層の表面図である。これらの図について説明する。１
はホールＩＣ，２はホールＩＣ１のホール素子領域，３
はホールＩＣ１の信号処理回路領域，４はホール素子領
域２の上部に積層されたポリイミド樹脂などの絶縁体か
らなる絶縁層，５は１層目のコイル（渦巻状巻線）とな
るＡｌ，Ｎｉなどの導電層，６はＳｉＯ2 （酸化シリコ
ン膜）などの絶縁体からなる絶縁層，７は２層目のコイ
ル（渦巻状巻線）となるＡｌ，Ｎｉなどの導電層，８は
ＳｉＯ2 ，ＳｉＮ（窒化シリコン）などの絶縁体からな
る表面保護層，９はコイル７に信号電流を入力するため
に表面保護層８に形成された入力パッド，１１は１層目
のコイル５と２層目のコイル７とを接続するために絶縁
層に形成された接続部である。
【００１４】第１の実施の形態について動作状態を説明
する。接続部１１により１層目のコイル５と２層目のコ
イル７とを接続するのであるが、コイル５とコイル７は
一本のコイルとして働く。入力パッド９から入った電流
がコイル５及びコイル７に流れることにより磁界が発生
する。この発生した磁界をホール素子領域２が受けてホ
ール電圧が発生する。このホール電圧は信号処理回路領
域３に伝送され、信号処理されて出力される。
する。接続部１１により１層目のコイル５と２層目のコ
イル７とを接続するのであるが、コイル５とコイル７は
一本のコイルとして働く。入力パッド９から入った電流
がコイル５及びコイル７に流れることにより磁界が発生
する。この発生した磁界をホール素子領域２が受けてホ
ール電圧が発生する。このホール電圧は信号処理回路領
域３に伝送され、信号処理されて出力される。
【００１５】第１の実施の形態に示す集積化アイソレー
タは、半導体製造プロセスを使って容易に製造できるの
で、小型化、コストの低減が可能である。図４，図５及
び図６は本発明に係る集積化アイソレータの第２の実施
の形態を示すものであって、図４はその断面図、図５は
同上の第１層目のコイルが形成されている状態を示す表
面の平面図、図６は同上の最上層の表面図である。図
４，図５及び図６において、図１，図２及び図３に対応
する箇所には図１，図２及び図３に付した符号と同一の
符号を付しているが、符号１０は、コイル５及びコイル
７の中心部の表面保護層８を除去し、その除去された部
分に形成されているＮｉＦｅなどの磁性体材料からなる
コアである。
タは、半導体製造プロセスを使って容易に製造できるの
で、小型化、コストの低減が可能である。図４，図５及
び図６は本発明に係る集積化アイソレータの第２の実施
の形態を示すものであって、図４はその断面図、図５は
同上の第１層目のコイルが形成されている状態を示す表
面の平面図、図６は同上の最上層の表面図である。図
４，図５及び図６において、図１，図２及び図３に対応
する箇所には図１，図２及び図３に付した符号と同一の
符号を付しているが、符号１０は、コイル５及びコイル
７の中心部の表面保護層８を除去し、その除去された部
分に形成されているＮｉＦｅなどの磁性体材料からなる
コアである。
【００１６】第２の実施の形態について動作状態を説明
する。コイル５及びコイル７の中心部に磁性材料からな
るコア１０を配設しているので、コイル５及びコイル７
に微小電流が流れた場合でも強い磁界が発生する。すな
わち微弱な入力信号に対しても効率的に出力へ伝送でき
る。第２の実施の形態に示す集積化アイソレータの場合
でも第１の実施の形態の集積化アイソレータと同様、半
導体製造プロセスを使って容易に製造できるので、小型
化、コストの低減が可能である。
する。コイル５及びコイル７の中心部に磁性材料からな
るコア１０を配設しているので、コイル５及びコイル７
に微小電流が流れた場合でも強い磁界が発生する。すな
わち微弱な入力信号に対しても効率的に出力へ伝送でき
る。第２の実施の形態に示す集積化アイソレータの場合
でも第１の実施の形態の集積化アイソレータと同様、半
導体製造プロセスを使って容易に製造できるので、小型
化、コストの低減が可能である。
【００１７】図７は本発明に係る集積化アイソレータの
第３の実施の形態を示す構成図である。図７において、
符号１５は、第１の実施の形態及び第２の実施の形態で
示す集積化アイソレータであり、１６は入力端子，１７
は出力端子，１８は複数個の集積化アイソレータ１５，
１５，１５─を同一のパッケージに実装したモジュール
である。
第３の実施の形態を示す構成図である。図７において、
符号１５は、第１の実施の形態及び第２の実施の形態で
示す集積化アイソレータであり、１６は入力端子，１７
は出力端子，１８は複数個の集積化アイソレータ１５，
１５，１５─を同一のパッケージに実装したモジュール
である。
【００１８】このように複数個の集積化アイソレータ１
５，１５，１５─を同一のパッケージに実装したモジュ
ールでは容積とかコストなどを考慮すると、それぞれの
アイソレータ１５を小型化すること及びコストの低減を
計ることが必要がある。そこで第１の実施の形態及び第
２の実施の形態に示す集積化アイソレータは、小型化さ
れ低コストのものであるから、複数個のアイソレータ１
５，１５，１５─を実装しても全体の容積が大きくなる
ことがなく、第１の実施の形態及び第２の実施の形態に
示す集積化アイソレータと同様、小型化、コストの低減
が可能である。
５，１５，１５─を同一のパッケージに実装したモジュ
ールでは容積とかコストなどを考慮すると、それぞれの
アイソレータ１５を小型化すること及びコストの低減を
計ることが必要がある。そこで第１の実施の形態及び第
２の実施の形態に示す集積化アイソレータは、小型化さ
れ低コストのものであるから、複数個のアイソレータ１
５，１５，１５─を実装しても全体の容積が大きくなる
ことがなく、第１の実施の形態及び第２の実施の形態に
示す集積化アイソレータと同様、小型化、コストの低減
が可能である。
【００１９】図８は本発明に係る集積化アイソレータの
構成図を示しており、符号１５は、集積化アイソレータ
であり、入力端子１６から入った電気信号は、コイル１
３と磁性材料（例えばＮｉＦｅ）からなるコア１４によ
り磁気に変換される。この磁気をホールＩＣ１２により
電気信号に変換して出力端子１７に伝送する。そしてコ
イル１３，コア１４及びホールＩＣ１２を一つのチップ
に集積して集積化アイソレータＡを構成することにより
小型化が可能である。
構成図を示しており、符号１５は、集積化アイソレータ
であり、入力端子１６から入った電気信号は、コイル１
３と磁性材料（例えばＮｉＦｅ）からなるコア１４によ
り磁気に変換される。この磁気をホールＩＣ１２により
電気信号に変換して出力端子１７に伝送する。そしてコ
イル１３，コア１４及びホールＩＣ１２を一つのチップ
に集積して集積化アイソレータＡを構成することにより
小型化が可能である。
【００２０】図１１、図１２は本発明に係る集積化アイ
ソレータの第４の実施の形態を示すものであって、図１
１は表面の平面図、１２は断面図である。図１１及び図
１２において１８はコイルとなるＡｌ、Ｎｉなどの導電
層、１９はＮｉＦｅなどの磁性材料からなるコア、２０
はＮｉＦｅなどの磁気抵抗効果を有する材料からなる磁
気抵抗素子、２１は信号処理を行うＩＣ領域、２２はコ
イルとコア１９とを絶縁するためのポリイミド樹脂など
の絶縁体からなる絶縁層、２３はＳｉＯ（酸化シリコ
ン），ＳｉＮ（窒化シリコン）などの絶縁体からなる表
面保護層である。
ソレータの第４の実施の形態を示すものであって、図１
１は表面の平面図、１２は断面図である。図１１及び図
１２において１８はコイルとなるＡｌ、Ｎｉなどの導電
層、１９はＮｉＦｅなどの磁性材料からなるコア、２０
はＮｉＦｅなどの磁気抵抗効果を有する材料からなる磁
気抵抗素子、２１は信号処理を行うＩＣ領域、２２はコ
イルとコア１９とを絶縁するためのポリイミド樹脂など
の絶縁体からなる絶縁層、２３はＳｉＯ（酸化シリコ
ン），ＳｉＮ（窒化シリコン）などの絶縁体からなる表
面保護層である。
【００２１】第４の実施の形態について動作状態を説明
する。入力された電流がコイル１８に流れることにより
磁界が発生する。このコイル１８の中心部には磁性体材
料からなるコア１９が配設されており、またこのコイル
１８はコア１９を巻くように立体的に形成しているの
で、コイル１８に微小電流が流れた場合でも強い磁界が
発生する。すなわち微弱な入力信号に対しても効率的に
出力へ伝送できる。この発生した磁界を磁気抵抗素子２
０の抵抗が変化する。この抵抗の変化量は信号処理ＩＣ
領域２１で処理されて出力される。
する。入力された電流がコイル１８に流れることにより
磁界が発生する。このコイル１８の中心部には磁性体材
料からなるコア１９が配設されており、またこのコイル
１８はコア１９を巻くように立体的に形成しているの
で、コイル１８に微小電流が流れた場合でも強い磁界が
発生する。すなわち微弱な入力信号に対しても効率的に
出力へ伝送できる。この発生した磁界を磁気抵抗素子２
０の抵抗が変化する。この抵抗の変化量は信号処理ＩＣ
領域２１で処理されて出力される。
【００２２】第４の実施の形態の集積化アイソレータ
は、半導体製造プロセスを使って容易に製造できるの
で、小型化、コストの逓減が可能である。
は、半導体製造プロセスを使って容易に製造できるの
で、小型化、コストの逓減が可能である。
【００２３】
【発明の効果】本発明に係る集積化アイソレータは前記
のように構成して成るもので以下のような効果を奏する
ものである。請求項１の発明では、コアとホール素子と
を一つのチップに集積することにより小型化できるとと
もに、従来の半導体製造プロセスを使用することにより
製造できて量産が可能であり、コスト的にも経済的であ
る。さらに小型化された複数個のアイソレータを同一の
パッケージ内に実装することにより多入力，多出力を得
ることができる利点がある。
のように構成して成るもので以下のような効果を奏する
ものである。請求項１の発明では、コアとホール素子と
を一つのチップに集積することにより小型化できるとと
もに、従来の半導体製造プロセスを使用することにより
製造できて量産が可能であり、コスト的にも経済的であ
る。さらに小型化された複数個のアイソレータを同一の
パッケージ内に実装することにより多入力，多出力を得
ることができる利点がある。
【００２４】請求項２の発明では、請求項１の発明によ
る利点に加えてさらに、磁性体材料からなるコアにより
磁気効率を上げて高感度のものが得られる利点がある。
請求項３の発明では、請求項１の発明による利点に加え
てさらに、同一のパッケージ内に実装されている複数個
の集積化アイソレータにより、高感度でかつ多出力のも
のが得られる利点がある。
る利点に加えてさらに、磁性体材料からなるコアにより
磁気効率を上げて高感度のものが得られる利点がある。
請求項３の発明では、請求項１の発明による利点に加え
てさらに、同一のパッケージ内に実装されている複数個
の集積化アイソレータにより、高感度でかつ多出力のも
のが得られる利点がある。
【００２５】請求項４の発明では、コイルとコアと磁気
抵抗素子を一つのチップに集積することにより小型化で
きるとともに、コイルの形状を立体的に形成したことに
より磁気効率を上げて高感度のものが得られる利点があ
る。
抵抗素子を一つのチップに集積することにより小型化で
きるとともに、コイルの形状を立体的に形成したことに
より磁気効率を上げて高感度のものが得られる利点があ
る。
【図１】本発明に係る集積化アイソレータの第１の実施
の形態を示したものの断面図である。
の形態を示したものの断面図である。
【図２】同上の第１層目のコイルが形成されている状態
を示す表面の平面図である。
を示す表面の平面図である。
【図３】同上の最上層の表面図である。
【図４】本発明に係る集積化アイソレータの第２の実施
の形態を示したものの断面図である。
の形態を示したものの断面図である。
【図５】同上の第１層目のコイルが形成されている状態
を示す表面の平面図である。
を示す表面の平面図である。
【図６】同上の最上層の表面図である。
【図７】本発明に係る集積化アイソレータの第３の実施
の形態を示す構成図である。
の形態を示す構成図である。
【図８】本発明に係る集積化アイソレータを示す構成図
である。
である。
【図９】本発明に係る集積化アイソレータの回路構成の
概念図である。
概念図である。
【図１０】本発明に係る集積化アイソレータの回路構成
の概念図である。
の概念図である。
【図１１】本発明に係る集積化アイソレータの第４の実
施の形態を示したものの表面図である。
施の形態を示したものの表面図である。
【図１２】同上の断面図である。
【図１３】アイソレータの従来の一例を示す電気回路図
である。
である。
１ ホールＩＣ ２ ホール素子領域 ３ 信号処理回路領域 ４ 絶縁層 ５ １層目のコイルとなる導電層 ６ 絶縁層 ７ ２層目のコイルとなる導電層 ８ 表面保護層 ９ 入力パッド １１ 接続部
Claims (4)
- 【請求項１】 ホール素子と信号処理回路が同一基板上
に集積されているホールＩＣのホール素子領域上部に第
１の絶縁層を積層し、その第１の絶縁層上に渦巻状巻線
を有する第１の導電層と、渦巻状巻線を有する第２の導
電層とを第２の絶縁層を介して積層し、前記第１の導電
層の一部と前記第２の導電層の一部とを、前記第２の絶
縁層の一部を除去して形成された開孔部を介して接続
し、前記第２の導電層と前記第２の絶縁層との表面に、
第３の絶縁層を積層して成ることを特徴とする集積化ア
イソレータ。 - 【請求項２】 渦巻状巻線を有する第１の導電層と第２
の導電層との中心部分における第２の絶縁層と第３の絶
縁層を除去して形成された開孔部内に、磁性体材料から
なるコアを設置して成ることを特徴とする請求項１記載
の集積化アイソレータ。 - 【請求項３】 複数個の集積化アイソレータを同一のパ
ッケージ内に実装して成ることを特徴とする請求項１ま
たは請求項２記載の集積化アイソレータ。 - 【請求項４】 少なくとも一つの信号処理回路を有する
ＩＣの信号処理回路が形成されていない領域上部の一部
に、コイルの下部配線となる第３の導電層を積層し、前
記信号処理回路領域と前記第３の導電層領域とに挟まれ
た領域上部に磁気抵抗効果を有する合金からなる磁気抵
抗素子を形成し、前記第３の導電層上に第４の絶縁層を
介して強磁性体材料からなるコアを形成し、前記コアの
上部及び側壁部に第５の絶縁層を積層し、前記第５の絶
縁層の上部及び側壁部に前記コイルの下部配線と一部で
接続されて前記コイルの上部配線となる第４の導電層を
積層し、前記第４の導電層と前記磁気抵抗素子と前記信
号処理回路領域の表面に第６の絶縁層を積層して成るこ
とを特徴とする集積化アイソレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7178937A JPH08264857A (ja) | 1995-01-26 | 1995-07-14 | 集積化アイソレータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-10821 | 1995-01-26 | ||
| JP1082195 | 1995-01-26 | ||
| JP7178937A JPH08264857A (ja) | 1995-01-26 | 1995-07-14 | 集積化アイソレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264857A true JPH08264857A (ja) | 1996-10-11 |
Family
ID=26346163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7178937A Withdrawn JPH08264857A (ja) | 1995-01-26 | 1995-07-14 | 集積化アイソレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264857A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339109A (ja) * | 2000-05-26 | 2001-12-07 | Sanken Electric Co Ltd | ホ−ル素子を備えた電流検出装置 |
| WO2006098372A1 (ja) * | 2005-03-17 | 2006-09-21 | Omron Corporation | 高周波インターフェース素子 |
| JP2007234896A (ja) * | 2006-03-01 | 2007-09-13 | Toyota Motor Corp | 信号伝達装置 |
| JP2009069148A (ja) * | 2007-09-13 | 2009-04-02 | Micronas Gmbh | 磁界を測定する測定装置 |
| KR100951695B1 (ko) * | 2007-12-24 | 2010-04-07 | (주)페타리 | 아이솔레이터 및 그 제조 방법 |
| KR100985790B1 (ko) * | 2009-10-28 | 2010-10-06 | (주)페타리 | 아이솔레이터 및 그 제조 방법 |
| WO2011032764A1 (de) * | 2009-09-17 | 2011-03-24 | Robert Bosch Gmbh | Integrierter schaltkreis zur informationsübertragung |
| KR101445246B1 (ko) * | 2007-02-05 | 2014-10-02 | 소니 주식회사 | 고체 촬상 장치 및 촬상 장치 |
| WO2016021260A1 (ja) * | 2014-08-07 | 2016-02-11 | アルプス・グリーンデバイス株式会社 | 磁気センサーおよびその磁気センサーを備えた電流センサー |
| JP2019511702A (ja) * | 2016-02-05 | 2019-04-25 | 日本テキサス・インスツルメンツ合同会社 | ３次元検知を備える集積フラックスゲートデバイス |
-
1995
- 1995-07-14 JP JP7178937A patent/JPH08264857A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339109A (ja) * | 2000-05-26 | 2001-12-07 | Sanken Electric Co Ltd | ホ−ル素子を備えた電流検出装置 |
| WO2006098372A1 (ja) * | 2005-03-17 | 2006-09-21 | Omron Corporation | 高周波インターフェース素子 |
| JP2007234896A (ja) * | 2006-03-01 | 2007-09-13 | Toyota Motor Corp | 信号伝達装置 |
| US7733082B2 (en) | 2006-03-01 | 2010-06-08 | Toyota Jidosha Kabushiki Kaisha | Signal transmission device |
| KR101445246B1 (ko) * | 2007-02-05 | 2014-10-02 | 소니 주식회사 | 고체 촬상 장치 및 촬상 장치 |
| JP2009069148A (ja) * | 2007-09-13 | 2009-04-02 | Micronas Gmbh | 磁界を測定する測定装置 |
| KR100951695B1 (ko) * | 2007-12-24 | 2010-04-07 | (주)페타리 | 아이솔레이터 및 그 제조 방법 |
| US8436710B2 (en) | 2009-09-17 | 2013-05-07 | Robert Bosch Gmbh | Integrated circuit for information transfer |
| JP2013504885A (ja) * | 2009-09-17 | 2013-02-07 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 情報伝送のための集積回路 |
| WO2011032764A1 (de) * | 2009-09-17 | 2011-03-24 | Robert Bosch Gmbh | Integrierter schaltkreis zur informationsübertragung |
| KR100985790B1 (ko) * | 2009-10-28 | 2010-10-06 | (주)페타리 | 아이솔레이터 및 그 제조 방법 |
| WO2016021260A1 (ja) * | 2014-08-07 | 2016-02-11 | アルプス・グリーンデバイス株式会社 | 磁気センサーおよびその磁気センサーを備えた電流センサー |
| JPWO2016021260A1 (ja) * | 2014-08-07 | 2017-04-27 | アルプス電気株式会社 | 磁気センサーおよびその磁気センサーを備えた電流センサー |
| JP2019511702A (ja) * | 2016-02-05 | 2019-04-25 | 日本テキサス・インスツルメンツ合同会社 | ３次元検知を備える集積フラックスゲートデバイス |
| JP2022095669A (ja) * | 2016-02-05 | 2022-06-28 | テキサス インスツルメンツ インコーポレイテッド | ３次元検知を備える集積フラックスゲートデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10753963B2 (en) | Current sensor isolation | |
| US6545457B2 (en) | Current detector utilizing hall effect | |
| WO2009113373A1 (ja) | 半導体装置 | |
| US6812687B1 (en) | Semiconductor current detector of improved noise immunity | |
| US7952345B2 (en) | Inverted magnetic isolator | |
| JP4575153B2 (ja) | 電流測定方法および電流測定装置 | |
| JP2009520195A (ja) | 磁界センサ配置および磁界非接触測定方法 | |
| US6424018B1 (en) | Semiconductor device having a hall-effect element | |
| EP1281974B1 (en) | Hall-effect current detector | |
| EP1107328A2 (en) | Current detector having a hall-effect device | |
| US20050230837A1 (en) | Semiconductor component with coreless transformer | |
| JP6131588B2 (ja) | 電流センサ | |
| US6781358B2 (en) | Hall-effect current detector | |
| JPH08264857A (ja) | 集積化アイソレータ | |
| JP2001339109A (ja) | ホ−ル素子を備えた電流検出装置 | |
| WO2017022351A1 (ja) | 磁気検出装置 | |
| JP6909995B2 (ja) | アイソレータ | |
| JP2007292544A (ja) | 磁気デバイス | |
| JP2010109075A (ja) | 半導体パッケージ | |
| US9417296B2 (en) | Magnetic sensor and manufacturing method thereof | |
| JP2017204540A (ja) | 電子部品およびその製造方法 | |
| US8754643B2 (en) | Coil design for miniaturized fluxgate sensors | |
| US11476043B2 (en) | Inductive devices and methods of forming inductive devices | |
| JP2004152980A (ja) | 薄膜磁気誘導素子とそれを用いた超小型電力変換装置 | |
| JPWO2010032825A1 (ja) | 磁気結合型アイソレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |