JPWO2007108094A1 - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2007108094A1 JPWO2007108094A1 JP2008506106A JP2008506106A JPWO2007108094A1 JP WO2007108094 A1 JPWO2007108094 A1 JP WO2007108094A1 JP 2008506106 A JP2008506106 A JP 2008506106A JP 2008506106 A JP2008506106 A JP 2008506106A JP WO2007108094 A1 JPWO2007108094 A1 JP WO2007108094A1
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- layer
- forming
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 230000003287 optical effect Effects 0.000 title claims description 135
- 238000004519 manufacturing process Methods 0.000 title claims description 64
- 239000010410 layer Substances 0.000 claims description 197
- 238000005253 cladding Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 30
- 238000001039 wet etching Methods 0.000 claims description 29
- 239000012792 core layer Substances 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 53
- 238000010586 diagram Methods 0.000 description 22
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 9
- 239000011259 mixed solution Substances 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 210000001503 joint Anatomy 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
- H01S5/1064—Comprising an active region having a varying composition or cross-section in a specific direction varying width along the optical axis
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Abstract
DFBレーザ領域(51)内にDFBレーザを構成する半導体層群を形成した後、幅がW1のマスクを用いてこの半導体層群のパターニングを行う。次に、EA変調器領域(52)内にEA変調器を構成する半導体層を形成する。その後、マスクとしてSiO2膜(11)を形成する。SiO2膜(11)のDFBレーザ領域(51)内の幅W2は、EA変調器領域(52)内の幅W1より大きくする。
Description
本発明は、光通信等に用いられる光半導体装置の製造方法に関する。
近年、光半導体素子の高機能化に伴い、機能の異なる複数の素子を一つの基板上に集積化することが重要になってきている。
従来、このような集積化の方法として、選択成長法及びバットジョイント法が知られている。選択成長法では、有機金属気相成長法によって半導体層を成長させる場合に、その組成及び膜厚がマスクパターンの幅や面積に依存するという性質を利用する。そして、この性質を利用して、組成及び膜厚が相違する複数の半導体層を一度に成長させる。しかし、選択成長法では、複数の領域に所望の膜厚及び組成の半導体層を同時に形成することが困難である。このため、設計の自由度が低い。
一方、バットジョイント法では、一つの領域を構成する複数の半導体層を成長させた後、その領域を誘電体マスクにより覆う。そして、この誘電体マスクを用いて他の領域をエッチングすることにより、当該領域のみに半導体層の構造体を残す。次いで、他の領域を構成する複数の半導体層を成長させた後、その領域を誘電体マスクにより覆う。このようにして複数の構造体を形成する。このため、選択成長法と比較すると設計の自由度が高い。
このため、一般的に、光半導体装置の製造方法として、バットジョイント法が広く用いられている。但し、バットジョイント法には、歩留まりの観点から領域間の表面段差を少なくすることが要求される。
例えば特許文献1に、この目的を達成しながら、レーザ領域及び導波路領域を形成する技術が開示されている。図13A乃至図13Dは、特許文献1に記載された光半導体装置の製造方法を工程順に示す平面図である。また、図14A乃至図14Dは、夫々図13A乃至図13D中のI−I線に沿った断面図であり、図15A乃至図15Dは、夫々図13A乃至図13D中のII−II線に沿った断面図である。
この従来の方法では、先ず、図13A、図14A及び図15Aに示すように、InP基板101上にInGaAsP活性層102及びp型InPクラッド層103を有機金属化学気相成長(MOCVD)法により順次形成する。次に、p型InPクラッド層103上にp型InGaAsPキャップ層104及びp型InPキャップ層105をMOCVD法により形成する。次いで、p型InPキャップ層105上に、レーザ領域を覆うSiO2膜106を形成する。
その後、図13B、図14B及び図15Bに示すように、ウェットエッチングにより、p型InGaAsPキャップ層104及びp型InPキャップ層105の側面を後退させる。
続いて、図13C、図14C及び図15Cに示すように、SiO2膜106をマスクとして、p型InPクラッド層103及びInGaAsP活性層102のエッチングを行う。
次に、図13D、図14D及び図15Dに示すように、InP基板101上にInGaAsPコア層107及びp型InPクラッド層108をMOCVD法により形成する。
この方法によれば、キャップ層のウェットエッチング(サイドエッチング)によりSiO2膜106の庇が形成され、この庇の下では原料の拡散が少なくなる。このため、成長速度が他の部分に比べて低下し、レーザ領域と導波路領域との間で表面の段差がほとんど生じない。
しかしながら、本願発明者がこの方法を用いて3つの領域を形成しようとしたところ、内部に空洞が生じてしまうことが判明した。
本願発明者が特許文献1に記載の方法に沿って製造した光半導体装置の電子顕微鏡観察の結果を図16A及び図16Bに示す。図16Aは、図13A中のI−I線に沿った断面を示し、図16Bは、II−II線に沿った断面を示す。図16A及び図16Bに示すように、導波路領域のInGaAsPコア層107がレーザ領域のp型InPクラッド層103に沿って這い上がっていることも判明した。この這い上がりがあるために、内部に空洞が生じるのである。
図17A乃至図17Eは、特許文献1に記載の技術を3領域が存在する光半導体装置の製造に適用する場合の方法を工程順に示す平面図である。また、図18A乃至図18Eは、夫々図17A乃至図17E中のI−I線に沿った断面図であり、図19A乃至図19Eは、夫々図17A乃至図17E中のII−II線に沿った断面図である。更に、図20A乃至図20Cは、上記方法を工程順に示す斜視図である。
先ず、図13C、図14C及び図15Cに示すように、p型InPクラッド層103及びInGaAsP活性層102のエッチングを行った後に、図17A、図18A、図19A及び図20Aに示すように、InP基板101上にInGaAsPコア層107、p型InPクラッド層108、p型InGaAsPキャップ層109及びp型InPキャップ層110をMOCVD法により形成する。InGaAsPコア層107の形成の際には、上述のように、這い上がり層121がp型InPクラッド層103の側面に沿って成長する。
次に、図17B、図18B、図19B及び図20Bに示すように、SiO2膜106を除去し、レーザ領域及び導波路領域を覆うSiO2膜111を形成する。このとき、図17B及び図19Bに示すように、SiO2膜111の幅が均一にならずに這い上がり層121の一部が露出することがある。
その後、図17C、図18C、図19C及び図20Cに示すように、ウェットエッチングにより、p型InGaAsPキャップ層109及びp型InPキャップ層110の側面を後退させる。
続いて、図17D、図18D及び図19Dに示すように、SiO2膜111をマスクとして、p型InPクラッド層108及びInGaAsPコア層107のエッチングを行う。
次に、図17E、図18E及び図19Eに示すように、InP基板101上にInGaAsPコア層112及びp型InPクラッド層113をMOCVD法により形成する。
しかしながら、この方法では、図19Cに示すように、p型InGaAsPキャップ層109及びp型InPキャップ層110のウェットエッチングの際に、這い上がり層121が除去され、這い上がり層121があった場所からエッチング液が内部にしみこんでしまう。これは、這い上がり層121の一部が露出しているためである。そして、InGaAsP活性層102及びInGaAsPコア層107もが侵食されてしまう。この結果、内部に空洞130が形成されてしまう。図21に、空洞を撮影した電子顕微鏡観察の結果を示す。
本発明は、空洞を発生させることなく3個以上の光半導体素子を形成することができる光半導体装置の製造方法を提供することを目的とする。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る第1の光半導体装置の製造方法は、基板上に、光学的な機能が互いに異なる3個以上の光半導体素子が光の伝搬方向に沿って並ぶ光半導体装置を製造する方法を対象とする。この方法では、前記基板上に、前記3個以上の光半導体素子のうちの1つである第1の光半導体素子を構成する第1の半導体層群を形成した後、前記第1の半導体層群の上に、前記第1の光半導体素子が形成される領域を覆う第1のマスクを形成する。次に、前記第1のマスクを用いて前記第1の半導体層群をパターニングする。次に、前記基板上に、前記3個以上の光半導体素子のうちの他の1つである第2の光半導体素子を構成する第2の半導体層群を形成する。次に、前記第1のマスクを除去する。次に、前記第2の半導体層群の上に、前記第2の光半導体素子が形成される領域を覆うと共に、少なくとも平面視で前記第1の半導体層群の残存部分の輪郭よりも広い範囲を覆う第2のマスクを前記第1の半導体層の残存部分及び前記第2の半導体層群上に形成する。次に、前記第2のマスクを用いて前記第2の半導体層群をパターニングする。そして、前記基板上に、前記3個以上の光半導体素子のうちの他の1つである第3の光半導体素子を構成する第3の半導体層群を形成する。
本発明に係る第2の光半導体装置の製造方法は、基板上に、光学的な機能が互いに異なるn個(nは3以上の整数)の光半導体素子が光の伝搬方向に沿って並ぶ光半導体装置を製造する方法を対象とする。この方法では、前記基板上に、前記n個の光半導体素子のうちの1つである第k(kは1以上n−1以下の整数)の光半導体素子を構成する第kの半導体層群を形成し、前記第kの半導体層群の上に、前記第kの光半導体素子が形成される領域を覆う第kのマスクを形成し、前記第kのマスクを用いて前記第kの半導体層群をパターニングするという3つの工程を、kの値を1からn−1まで1ずつ上げながら繰り返す。その後、前記基板上に、前記n個の光半導体素子のうちの1つである第nの光半導体素子を構成する第nの半導体層群を形成する。そして、前記第kのマスクとして、kの値が2以上の場合、前記第kの光半導体素子が形成される領域を覆うと共に、少なくとも平面視で前記第1乃至第(k−1)の半導体層群の残存部分の輪郭よりも広い範囲を覆うものを用いる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図1は、本発明の実施形態により製造する光半導体素子の概要を示す図である。本発明の実施形態では、図1に示すように、導波方向に沿って分布帰還型半導体レーザ領域(DFBレーザ領域)51、電界吸収型変調器領域(EA変調器領域)52及び光導波路領域53が並ぶ光半導体素子を形成する。
(第1の実施形態)
先ず、本発明の第1の実施形態について説明する。図2A乃至図2Iは、本発明の第1の実施形態に係る光半導体装置の製造方法を工程順に示す平面図である。また、図3A乃至図3Iは、夫々図2A乃至図2I中のI−I線に沿った断面図であり、図4A乃至図4Iは、夫々図2A乃至図2I中のII−II線に沿った断面図である。
先ず、本発明の第1の実施形態について説明する。図2A乃至図2Iは、本発明の第1の実施形態に係る光半導体装置の製造方法を工程順に示す平面図である。また、図3A乃至図3Iは、夫々図2A乃至図2I中のI−I線に沿った断面図であり、図4A乃至図4Iは、夫々図2A乃至図2I中のII−II線に沿った断面図である。
本実施形態では、先ず、図3A及び図4Aに示すように、DFBレーザ領域51を形成する予定の領域において、InP基板1の表面に、例えば電子ビーム露光法又は光干渉露光法等により回折格子54を形成する。次に、InP基板1上に、InGaAsP活性層2及びp型InPクラッド層3を有機金属化学気相成長(MOCVD)法により順次形成する。InGaAsP活性層2の形成に当たっては、例えば、InGaAsPからなるSCH層(分離閉じ込め層)、InGaAsP/InGaAsPからなるMQW層(多重量子井戸層)及びInGaAsPからなるSCH層を順次形成する。
次に、図2A、図3A及び図4Aに示すように、p型InPクラッド層3上にp型InGaAsPキャップ層4及びp型InPキャップ層5をMOCVD法により形成する。次いで、p型InPキャップ層5上に、レーザ領域51を覆うSiO2膜6を選択的に形成する。例えば、SiO2膜6の幅W1を10μm程度とする。
その後、図2B、図3B及び図4Bに示すように、SiO2膜6をマスクとしたウェットエッチングにより、p型InGaAsPキャップ層4及びp型InPキャップ層5の側面を後退させる。このウェットエッチングでは、先ず、p型InPキャップ層5を、塩酸、酢酸及び水の混合液を用いてエッチングする。次に、p型InGaAsPキャップ層4を、硫酸、過酸化水素水及び水の混合液を用いてエッチングする。
続いて、図2C、図3C及び図4Cに示すように、SiO2膜6をマスクとして、p型InPクラッド層3及びInGaAsP活性層2のウェットエッチングを行う。この結果、DFBレーザ形成部以外の領域が除去される。このウェットエッチングでは、p型InPクラッド層3を、臭化水素酸を用いてエッチングする。次に、InGaAsP活性層2(上側SCH層、MQW層及び下側SCH層)を、塩酸、過酸化水素酸及び水の混合液を用いてエッチングする。
次に、図2D、図3D及び図4Dに示すように、InP基板1上にInGaAsPコア層7、p型InPクラッド層8、p型InGaAsPキャップ層9及びp型InPキャップ層10をMOCVD法により形成する。この時、SiO2膜6が庇状になっているため、光伝搬方向では表面の段差はほとんど生じない。つまり、p型InPキャップ層10の表面をSiO2膜6の下面に接触させる。なお、InGaAsPコア層7の形成に当たっては、例えば、InGaAsPからなるSCH層、InGaAsP/InGaAsPからなるMQW層、InGaAsPからなるSCH層を順次形成する。また、InGaAsPコア層7の形成の際には、InGaAsPからなる這い上がり層21がp型InPクラッド層3の側面に沿って成長する。
次に、図2E、図3E及び図4Eに示すように、SiO2膜6を除去し、レーザ領域51及びEA変調器領域52を覆うSiO2膜11を選択的に形成する。この時、SiO2膜11の幅W2をSiO2膜6の幅W1よりも広くする。例えば、SiO2膜11の幅W2を15μm程度とする。
その後、図2F、図3F及び図4Fに示すように、SiO2膜11をマスクとしたウェットエッチングにより、p型InGaAsPキャップ層10及びp型InPキャップ層9の側面を後退させる。このウェットエッチングでは、先ず、p型InPキャップ層10を、塩酸、酢酸及び水の混合液を用いてエッチングする。次に、p型InGaAsPキャップ層9を、硫酸、過酸化水素水及び水の混合液を用いてエッチングする。
続いて、図2G、図3G及び図4Gに示すように、SiO2膜11をマスクとして、p型InPクラッド層8及びInGaAsP活性層7のウェットエッチングを行う。この結果、DFBレーザ形成部及びEA変調器形成部以外の領域が除去される。このウェットエッチングでは、p型InPクラッド層8を、臭化水素酸を用いてエッチングする。次に、InGaAsP活性層7(上側SCH層、MQW層及び下側SCH層)を、塩酸、過酸化水素酸及び水の混合液を用いてエッチングする。
次に、図2H、図3H及び図4Hに示すように、InP基板1上にInGaAsPコア層12及びp型InPクラッド層13をMOCVD法により形成する。この時、SiO2膜11が庇状になっているため、光伝搬方向では表面の段差はほとんど生じない。つまり、p型InPクラッド層13の表面をSiO2膜11の下面に接触させる。なお、InGaAsPコア層12の形成の際には、InGaAsPからなる這い上がり層22がp型InPクラッド層8の側面に沿って成長する。
その後、図2I、図3I及び図4Iに示すように、SiO2膜11、p型InPキャップ層10、p型InGaAsPキャップ層9、p型InPキャップ層5及びp型InGaAsPキャップ層4を除去する。続いて、全面に、p型のInPクラッド層14及びp型のInGaAsコンタクト層15をMOCVD法により形成する。
次に、SiO2膜を全面に形成し、リソグラフィー技術によりこれをパターニングすることにより、図5Aに示すように、メサストライプ形成用マスク16を形成する。マスク16の幅は、例えば1μm〜2μm程度とする。そして、マスク16を用いたドライエッチングを行うことにより、DFBレーザ領域51、EA変調器領域52及び光導波路領域53をメサストライプ構造に加工する。この結果、光導波路領域53内に光導波路(光半導体素子)が形成される。
次いで、図5Bに示すように、メサストライプ構造の脇に、MOCVD法により半絶縁性のInP層17を埋め込む。
その後、図5Cに示すように、マスク16を除去する。続いて、p型のInGaAsコンタクト層15上にp型電極18を形成し、InP基板1の裏面にn型電極19を形成する。
このような第1の実施形態によれば、DFBレーザ領域51上において、SiO2膜11がSiO2膜6よりも広い部分を覆っているため、例えSiO2膜11の幅が均一にならない場合があっても、図3Fに示すように、キャップ層9及び10のウェットエッチングの際に、這い上がり層21はエッチングされない。従って、這い上がり層21のエッチングに伴う空洞の発生が防止される。
実際に、本願発明者が第1の実施形態に沿って光半導体装置を形成したところ、図7A乃至図7Dに示す電子顕微鏡観察の結果が得られた。図7Aは、図6中のIII−III線に沿った断面の電子顕微鏡観察の結果を示す図であり、図7Bは、IV−IV線に沿った断面の電子顕微鏡観察の結果を示す図であり、図7Cは、V−V線に沿った断面の電子顕微鏡観察の結果を示す図であり、図7Dは、VI−VI線に沿った断面の電子顕微鏡観察の結果を示す図である。これらの図に示すように、どこにも空洞は存在しなかった。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図8A乃至図8Eは、本発明の第2の実施形態に係る光半導体装置の製造方法を工程順に示す断面図である。なお、図8A乃至図8Eは、図3A乃至図3Iと同様の断面を示す。第1の実施形態では、半導体層の加工をウェットエッチングにより行っているが、第2の実施形態では、ドライエッチングを併用する。
次に、本発明の第2の実施形態について説明する。図8A乃至図8Eは、本発明の第2の実施形態に係る光半導体装置の製造方法を工程順に示す断面図である。なお、図8A乃至図8Eは、図3A乃至図3Iと同様の断面を示す。第1の実施形態では、半導体層の加工をウェットエッチングにより行っているが、第2の実施形態では、ドライエッチングを併用する。
本実施形態では、先ず、第1の実施形態と同様にして、図8Aに示すように、SiO2膜6の形成までの処理を行う。
次に、図8Bに示すように、SiO2膜6をマスクとしたドライエッチングにより、p型InGaAsPキャップ層4及びp型InPキャップ層5を選択的に除去すると共に、p型InPクラッド層3を途中の深さまで選択的に除去する。
次いで、図8Cに示すように、SiO2膜6をマスクとしたウェットエッチングにより、p型InGaAsPキャップ層4の側面を後退させる。このウェットエッチングでは、硫酸、過酸化水素水及び水の混合液を用いる。
その後、図8Dに示すように、SiO2膜6をマスクとして、p型InPクラッド層3のウェットエッチングを行う。このウェットエッチングでは、臭化水素酸を用いる。このウェットエッチングにより、p型InPキャップ層5の側面も後退する。
続いて、図8Eに示すように、SiO2膜6をマスクとして、InGaAsP活性層2のウェットエッチングを行う。このウェットエッチングでは、塩酸、過酸化水素酸及び水の混合液を用いる。
その後、第1の実施形態と同様に、InGaAsPコア層7、p型InPクラッド層8、p型InGaAsPキャップ層9及びp型InPキャップ層10をMOCVD法により形成する。続いて、第1の実施形態と同様に、SiO2膜6を除去し、SiO2膜11を形成する。
次に、InGaAsP活性層2、p型InPクラッド層3、p型InGaAsPキャップ層4及びp型InPキャップ層5と同様にして、InGaAsPコア層7、p型InPクラッド層8、p型InGaAsPキャップ層9及びp型InPキャップ層10を、ドライエッチング及びウェットエッチングを併用して加工する。
次いで、第1の実施形態と同様にして、p型電極18及びn型電極19の形成までの処理を行う。
このような第2の実施形態によっても、第1の実施形態と同様の効果が得られる。
なお、第1及び第2の実施形態では、SiO2膜11の幅W2を均一にしているが、少なくとも、SiO2膜11のレーザ領域51を覆う部分の幅を、SiO2膜6の幅よりも広くすればよい。この場合、図9に示すように、SiO2膜11のEA変調器領域52を覆う部分の幅は、例えばSiO2膜6の幅と同等とすることができる。SiO2膜11の形状をこのようなものとすることにより、InP基板1のSiO2膜11により覆われる面積を小さくして、光導波路領域53を形成する際の過剰な選択成長効果を抑制することができる。
また、第1及び第2の実施形態では、1組のDFBレーザ領域51、EA変調器領域52及び光導波路領域53を形成しているが、複数組をアレイ状に形成してもよい。例えば、図2A及び図2Eに示すSiO2膜6及び11をアレイ状の光半導体装置に応用する場合には、図10A及び図10Bに示す2種類のSiO2膜6及び11を用いればよい。また、図2A及び図9に示すSiO2膜6及び11をアレイ状の光半導体装置に応用する場合には、図10A及び図10Cに示す2種類のSiO2膜6及び11を用いればよい。
また、第1及び第2の実施形態では、EA変調器領域52を形成した後に光導波路領域53を形成しているが、光導波路領域53をEA変調器領域52より先に形成してもよい。例えば、図11Aに示すように、p型InPキャップ層5上にSiO2膜6を形成する。その後、p型InPキャップ層5のウェットエッチング等を行った後に、p型InPキャップ層10の形成までの処理を行う。そして、図11Bに示すように、DFBレーザ領域51を覆う部分の幅がW2で、光導波路領域53を覆う部分の幅がW1のSiO2膜31をマスクとして形成する。その後は、第1又は第2の実施形態と同様の処理を行えばよい。
また、複数組をアレイ状に形成する場合に、光導波路領域53をEA変調器領域52より先に形成するときには、図12A及び図12Bに示すようなSiO2膜6及び31を用いればよい。
なお、エッチング用のマスクはSiO2膜に限定されない。また、各半導体層の組成も第1又は第2の実施形態に記載のものに限定されない。
更に、上述の実施形態では、3個の光半導体素子を形成しているが、4個以上の光半導体素子の製造に本発明を適用してもよい。この場合、エッチング用のマスクを、既に形成した光半導体素子の輪郭よりも大きなものとすればよい。
本発明によれば、3個以上の光半導体素子を基板上に、空洞を発生させることなく形成することができる。従って、高い歩留りで高集積の光半導体装置を製造することができる。
Claims (20)
- 基板上に、光学的な機能が互いに異なる3個以上の光半導体素子が光の伝搬方向に沿って並ぶ光半導体装置を製造する方法であって、
前記基板上に、前記3個以上の光半導体素子のうちの1つである第1の光半導体素子を構成する第1の半導体層群を形成する工程と、
前記第1の半導体層群の上に、前記第1の光半導体素子が形成される領域を覆う第1のマスクを形成する工程と、
前記第1のマスクを用いて前記第1の半導体層群をパターニングする工程と、
前記基板上に、前記3個以上の光半導体素子のうちの他の1つである第2の光半導体素子を構成する第2の半導体層群を形成する工程と、
前記第1のマスクを除去する工程と、
前記第2の半導体層群の上に、前記第2の光半導体素子が形成される領域を覆うと共に、少なくとも平面視で前記第1の半導体層群の残存部分の輪郭よりも広い範囲を覆う第2のマスクを前記第1の半導体層の残存部分及び前記第2の半導体層群上に形成する工程と、
前記第2のマスクを用いて前記第2の半導体層群をパターニングする工程と、
前記基板上に、前記3個以上の光半導体素子のうちの他の1つである第3の光半導体素子を構成する第3の半導体層群を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。 - 前記第2のマスクとして、前記伝搬方向に直交する方向における寸法が一定のものを用いることを特徴とする請求項1に記載の光半導体装置の製造方法。
- 前記第2のマスクとして、前記伝搬方向に直交する方向における寸法に関し、前記第2の光半導体素子が形成される領域を覆う部分が、残りの部分よりも小さいものを用いることを特徴とする請求項1に記載の光半導体装置の製造方法。
- 前記第2の光半導体素子は、前記第1及び第3の光半導体素子の間に位置することを特徴とする請求項3に記載の光半導体装置の製造方法。
- 前記第3の光半導体素子は、前記第1及び第2の光半導体素子の間に位置することを特徴とする請求項1に記載の光半導体装置の製造方法。
- 前記第1の半導体層群を形成する工程は、
前記基板上に第1のコア層を形成する工程と、
前記第1のコア層上に第1のクラッド層を形成する工程と、
前記第1のクラッド層上に第1のキャップ層を形成する工程と、
を有することを特徴とする請求項1に記載の光半導体装置の製造方法。 - 前記第1の半導体層群をパターニングする工程は、
ウェットエッチングにより前記第1のキャップ層の側面を後退させる工程と、
ウェットエッチングにより前記第1のクラッド層及び前記第1のコア層を加工する工程と、
を有することを特徴とする請求項6に記載の光半導体装置の製造方法。 - 前記第2の半導体層群を形成する工程において、前記第2の半導体層群の表面を前記第1のマスクの下面に接触させることを特徴とする請求項7に記載の光半導体装置の製造方法。
- 前記第1の半導体層群をパターニングする工程は、
ウェットエッチングにより前記第1のキャップ層の側面を後退させる工程と、
ドライエッチングにより前記第1のクラッド層の途中まで加工する工程と、
ウェットエッチングにより前記第1のクラッド層の残存部分及び前記コア層を加工する工程と、
を有することを特徴とする請求項6に記載の光半導体装置の製造方法。 - 前記第2の半導体層群を形成する工程において、前記第2の半導体層群の表面を前記第1のマスクの下面に接触させることを特徴とする請求項9に記載の光半導体装置の製造方法。
- 前記第2の半導体層群を形成する工程は、
前記基板上に第2のコア層を形成する工程と、
前記第2のコア層上に第2のクラッド層を形成する工程と、
前記第2のクラッド層上に第2のキャップ層を形成する工程と、
を有することを特徴とする請求項1に記載の光半導体装置の製造方法。 - 前記第2の半導体層群をパターニングする工程は、
ウェットエッチングにより前記第2のキャップ層の側面を後退させる工程と、
ウェットエッチングにより前記第2のクラッド層及び前記第2のコア層を加工する工程と、
を有することを特徴とする請求項11に記載の光半導体装置の製造方法。 - 前記第3の半導体層群を形成する工程において、前記第3の半導体層群の表面を前記第2のマスクの下面に接触させることを特徴とする請求項12に記載の光半導体装置の製造方法。
- 前記第2の半導体層群をパターニングする工程は、
ウェットエッチングにより前記第2のキャップ層の側面を後退させる工程と、
ドライエッチングにより前記第2のクラッド層の途中まで加工する工程と、
ウェットエッチングにより前記第2のクラッド層の残存部分及び前記第2のコア層を加工する工程と、
を有することを特徴とする請求項11に記載の光半導体装置の製造方法。 - 前記第3の半導体層群を形成する工程において、前記第3の半導体層群の表面を前記第2のマスクの下面に接触させることを特徴とする請求項14に記載の光半導体装置の製造方法。
- 前記第2のマスク、前記第2のキャップ層及び前記第1のキャップ層を除去する工程と、
前記第1乃至第3のクラッド層上にp型クラッド層及びp型コンタクト層を順次形成する工程と、
前記p型コンタクト層上にメサストライプ形成用の誘電体マスクをパターニングする工程と、
前記第1乃至第3のクラッド層、p型クラッド層及びp型コンタクト層に対して前記誘電体マスクを用いたエッチングを行うことにより、前記第1乃至第3のクラッド層、p型クラッド層及びp型コンタクト層を含むメサストライプを形成する工程と、
前記メサストライプの脇に半絶縁性層を形成する工程と、
前記誘電体マスクを除去する工程と、
前記p型コンタクト層上に第1の電極を形成し、前記基板の裏面に第2の電極を形成する工程と、
を有することを特徴とする請求項1に記載の光半導体装置の製造方法 - 基板上に、光学的な機能が互いに異なるn個(nは3以上の整数)の光半導体素子が光の伝搬方向に沿って並ぶ光半導体装置を製造する方法であって、
前記基板上に、前記n個の光半導体素子のうちの1つである第k(kは1以上n−1以下の整数)の光半導体素子を構成する第kの半導体層群を形成する工程と、
前記第kの半導体層群の上に、前記第kの光半導体素子が形成される領域を覆う第kのマスクを形成する工程と、
前記第kのマスクを用いて前記第kの半導体層群をパターニングする工程と、
を、kの値を1からn−1まで1ずつ上げながら繰り返す工程と、
前記基板上に、前記n個の光半導体素子のうちの1つである第nの光半導体素子を構成する第nの半導体層群を形成する工程と、
を有し、
前記第kのマスクとして、kの値が2以上の場合、前記第kの光半導体素子が形成される領域を覆うと共に、少なくとも平面視で前記第1乃至第(k−1)の半導体層群の残存部分の輪郭よりも広い範囲を覆うものを用いることを特徴とする光半導体装置の製造方法。 - 前記第kのマスクとして、前記伝搬方向に直交する方向における寸法に関し、前記第kの光半導体素子が形成される領域を覆う部分が、残りの部分よりも小さいものを用いることを特徴とする請求項17に記載の光半導体装置の製造方法。
- 前記第kの半導体層群を形成する工程は、
前記基板上に第kのコア層を形成する工程と、
前記第kのコア層上に第kのクラッド層を形成する工程と、
前記第kのクラッド層上に第kのキャップ層を形成する工程と、
を有することを特徴とする請求項17に記載の光半導体装置の製造方法。 - 前記第kの半導体層群をパターニングする工程は、ウェットエッチングにより前記第kのキャップ層の側面を後退させる工程を有することを特徴とする請求項19に記載の光半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/305562 WO2007108094A1 (ja) | 2006-03-20 | 2006-03-20 | 光半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007108094A1 true JPWO2007108094A1 (ja) | 2009-07-30 |
Family
ID=38522134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008506106A Pending JPWO2007108094A1 (ja) | 2006-03-20 | 2006-03-20 | 光半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2007108094A1 (ja) |
WO (1) | WO2007108094A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5109931B2 (ja) * | 2008-10-31 | 2012-12-26 | 日本電気株式会社 | 半導体光集積素子および半導体光集積素子の製造方法 |
JP5314435B2 (ja) * | 2009-01-14 | 2013-10-16 | 日本オクラロ株式会社 | 集積光デバイス及びその製造方法 |
JP2012204622A (ja) * | 2011-03-25 | 2012-10-22 | Sumitomo Electric Ind Ltd | 半導体集積素子を作製する方法 |
JP5786425B2 (ja) * | 2011-04-11 | 2015-09-30 | 住友電気工業株式会社 | 光集積素子の製造方法 |
JP2013149724A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297490A (ja) * | 1994-04-25 | 1995-11-10 | Nippon Telegr & Teleph Corp <Ntt> | 偏波応用光機能素子 |
JPH09102649A (ja) * | 1995-10-03 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子接合構造及びその接合部の製造方法 |
JPH09293926A (ja) * | 1996-04-26 | 1997-11-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH11307867A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 半導体光集積素子の作製方法及び半導体光集積素子 |
JP2001189523A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2002243964A (ja) * | 2001-02-22 | 2002-08-28 | Hitachi Ltd | 半導体光集積素子およびその製造方法 |
JP2002270947A (ja) * | 2001-03-08 | 2002-09-20 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置の製造方法 |
JP2004273993A (ja) * | 2003-03-12 | 2004-09-30 | Hitachi Ltd | 波長可変分布反射型半導体レーザ装置 |
JP2005142230A (ja) * | 2003-11-04 | 2005-06-02 | Sumitomo Electric Ind Ltd | 変調器集積半導体レーザ、光変調システムおよび光変調方法 |
JP2005150181A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Ltd | 半導体レーザの製造方法 |
JP2005286198A (ja) * | 2004-03-30 | 2005-10-13 | Sumitomo Electric Ind Ltd | 光集積素子 |
-
2006
- 2006-03-20 JP JP2008506106A patent/JPWO2007108094A1/ja active Pending
- 2006-03-20 WO PCT/JP2006/305562 patent/WO2007108094A1/ja active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297490A (ja) * | 1994-04-25 | 1995-11-10 | Nippon Telegr & Teleph Corp <Ntt> | 偏波応用光機能素子 |
JPH09102649A (ja) * | 1995-10-03 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子接合構造及びその接合部の製造方法 |
JPH09293926A (ja) * | 1996-04-26 | 1997-11-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH11307867A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 半導体光集積素子の作製方法及び半導体光集積素子 |
JP2001189523A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2002243964A (ja) * | 2001-02-22 | 2002-08-28 | Hitachi Ltd | 半導体光集積素子およびその製造方法 |
JP2002270947A (ja) * | 2001-03-08 | 2002-09-20 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置の製造方法 |
JP2004273993A (ja) * | 2003-03-12 | 2004-09-30 | Hitachi Ltd | 波長可変分布反射型半導体レーザ装置 |
JP2005142230A (ja) * | 2003-11-04 | 2005-06-02 | Sumitomo Electric Ind Ltd | 変調器集積半導体レーザ、光変調システムおよび光変調方法 |
JP2005150181A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Ltd | 半導体レーザの製造方法 |
JP2005286198A (ja) * | 2004-03-30 | 2005-10-13 | Sumitomo Electric Ind Ltd | 光集積素子 |
Also Published As
Publication number | Publication date |
---|---|
WO2007108094A1 (ja) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5326806B2 (ja) | 半導体光素子を作製する方法 | |
US20070018200A1 (en) | Single frequency laser | |
JPWO2007108094A1 (ja) | 光半導体装置の製造方法 | |
US20050189315A1 (en) | Method for manufacturing gratings in semiconductor materials | |
US5033816A (en) | Method for making a diffraction lattice on a semiconductor material | |
KR100413527B1 (ko) | 단일 집적 반도체 광소자 제작방법 | |
US6309904B1 (en) | Method of fabricating an optical integrated circuit | |
JPH0323634A (ja) | デバイスの製造方法 | |
JP5211728B2 (ja) | 半導体光素子を作製する方法 | |
JP4007609B2 (ja) | 半導体素子の作製方法 | |
CN115149399A (zh) | 光栅激光器及制备方法 | |
KR100427581B1 (ko) | 반도체 광소자의 제조방법 | |
JP2009194231A (ja) | 光半導体デバイスの作製方法 | |
US7282455B2 (en) | Method of producing a diffraction grating | |
JP4212040B2 (ja) | 複合光導波路 | |
JP3287331B2 (ja) | 半導体光素子の製造方法 | |
US20080242062A1 (en) | Fabrication of diverse structures on a common substrate through the use of non-selective area growth techniques | |
WO2022165899A1 (zh) | 一种半导体制造方法 | |
JP4696389B2 (ja) | 半導体光集積素子の製造方法 | |
KR100532333B1 (ko) | 레이저 다이오드의 회절격자 제조방법 | |
JP2008300737A (ja) | 半導体素子の製造方法 | |
US20020086550A1 (en) | Method of etching patterns into epitaxial material | |
JP2008047671A (ja) | 半導体光集積素子を作製する方法 | |
JPH0340481A (ja) | 半導体レーザ | |
JPH05327119A (ja) | 多波長集積化半導体レーザの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120522 |