JP2008300737A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2008300737A JP2008300737A JP2007146997A JP2007146997A JP2008300737A JP 2008300737 A JP2008300737 A JP 2008300737A JP 2007146997 A JP2007146997 A JP 2007146997A JP 2007146997 A JP2007146997 A JP 2007146997A JP 2008300737 A JP2008300737 A JP 2008300737A
- Authority
- JP
- Japan
- Prior art keywords
- diffraction grating
- pattern
- etching
- width
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】回折格子の深さを均一にすることが可能な半導体素子の製造方法を提供する。
【解決手段】回折格子を備える半導体素子の製造方法は、基板の上に、III−V族化合物半導体層を形成する第1の工程と、III−V族化合物半導体層上に、所定の軸の方向に配列された周期構造を有する回折格子のための複数のパターンを描画してマスクを形成する第2の工程と、マスクをエッチングマスクとして用いてIII−V族化合物半導体層をエッチングすることによって、回折格子を形成する第3の工程と、を含む。第2の工程においては、マスクを構成する一つのパターンにおいて、軸の方向と交差する方向である当該パターンの長さ方向における端部の幅が、長さ方向における中央部分の幅よりも大きい。
【選択図】図2
【解決手段】回折格子を備える半導体素子の製造方法は、基板の上に、III−V族化合物半導体層を形成する第1の工程と、III−V族化合物半導体層上に、所定の軸の方向に配列された周期構造を有する回折格子のための複数のパターンを描画してマスクを形成する第2の工程と、マスクをエッチングマスクとして用いてIII−V族化合物半導体層をエッチングすることによって、回折格子を形成する第3の工程と、を含む。第2の工程においては、マスクを構成する一つのパターンにおいて、軸の方向と交差する方向である当該パターンの長さ方向における端部の幅が、長さ方向における中央部分の幅よりも大きい。
【選択図】図2
Description
本発明は、半導体素子の製造方法に関するものである。
従来、例えば特許文献1〜3および非特許文献1に記載されているように、例えば位相シフト型等の分布帰還型(Distributed Feedback, DFB)半導体レーザが知られている。このようなDFB半導体レーザは、特定の周期に対応した波長の光のみを選択的に反射する特徴を有する回折格子を備えている。
回折格子を形成するために、従来、例えば電子線描画で回折格子のための描画パターンを形成した後にウェットエッチングを行っている。ウェットエッチング時のエッチャントとしては、例えば非特許文献2に記載されているように、飽和臭素水と臭化水素酸を配合したエッチング液を用いることができる。ここで、例えば所望の結合係数分布や光強度分布を得るために、回折格子パターン全体において均一なエッチングを行うことが好ましい。
特開平2−280394号公報
特開平3−110884号公報
特開平3−110885号公報
半導体フォトニクス光学、池上徹彦、土屋治彦、三上修、238~242、コロナ社、1995
InP Etchant for Submicron Patterns、T.Matsuoka and H.Nagai、J.Electro-chem.Soc、Vol.133,2485、1986
しかしながら、例えば飽和臭素水と臭化水素酸を配合したエッチング液を用いたウェットエッチングの場合には、エッチング時に低ダメージである利点はあるが、回折格子パターン全体を均一にエッチングできないという問題点がある。エッチング速度はエッチング液の拡散速度に左右されるため、回折格子パターン全体のうちで密度が粗い部分(例えばパターンの端部等)ではエッチングが早く進んでしまう。したがって、回折格子パターン全体としてエッチング速度にばらつきが生じ、エッチング後に形成された回折格子の深さが不均一となる。
均一な回折格子深さを得るための一つの方法として、一旦必要なストライプ幅より大きい幅の回折格子パターンを描画し、エッチング後に不均一な部分を除去する方法が考えられる。しかし、この方法を使うと、除去する面積分だけ無駄な描画面積が広がり、それにしたがって描画時間も長くかかってしまい、更にチップの集積度も減るといった問題点がある。
そこで、本発明は上記に鑑みてなされたもので、回折格子の深さの不均一さを低減することが可能な半導体素子の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体素子の製造方法は、基板の上に、III−V族化合物半導体層を形成する第1の工程と、III−V族化合物半導体層上に、所定の軸の方向に配列された周期構造を有する回折格子のための複数のパターンを描画してマスクを形成する第2の工程と、マスクをエッチングマスクとして用いてIII−V族化合物半導体層をエッチングすることによって、回折格子を形成する第3の工程と、を含み、第2の工程においては、マスクを構成する一つのパターンにおいて、軸の方向と交差する方向である当該パターンの長さ方向における端部の幅が、長さ方向における中央部分の幅よりも大きいことを特徴とする。
このような本発明の半導体素子の製造方法によれば、回折格子のためのパターンを描画する第2の工程において、周期構造を構成する一つの描画パターンの長さ方向における端部の幅が当該長さ方向における中央部分の幅よりも大きい。ここで、長さ方向とは、周期構造が伸びる軸の方向と交差する方向である。言い換えれば、二つの描画パターンが隣接する場合に、当該隣接する二つの描画パターンに挟まれているスペース部分において、当該スペースの上記長さ方向における端部の幅が、当該スペースの上記長さ方向における中央部分の幅よりも小さい。
このことにより、第3の工程においてエッチングを行って回折格子を形成する場合に、スペースの長さ方向における端部でのエッチング速度が遅くなるように調節することが可能となる。したがって、スペースの長さ方向における端部と中央部分との間でエッチング速度の差が発生することを抑制できる。その結果、エッチングされる部分である上記スペース全体において均一なエッチング速度を保ち、回折格子の深さを全体的に均一にすることが可能となる。
よって、均一な回折格子深さを得るために、例えば、一旦必要なストライプ幅より大きい幅の回折格子パターンを描画してエッチング後に不均一な部分を除去するといった場合に、除去する部分の面積を極力減らすことができる。したがって、無駄な描画面積が減ることに伴い、描画時間も短縮され、更にチップの集積度も向上させることができる。
また、半導体素子の製造方法の第3の工程においては、エッチングがウェットエッチングであっても良い。
この発明は、エッチング速度がエッチング液の拡散速度に左右されるウェットエッチングにより回折格子を形成する場合に、特に有用である。
また、半導体素子の製造方法における半導体素子は、分布帰還型半導体レーザであっても良い。
この発明は、回折格子を備える半導体素子として、例えば位相シフト型の分布帰還型半導体レーザといった分布帰還型半導体レーザを製造する場合に、特に有用である。
また、半導体素子の製造方法の第2の工程においては、電子線描画法を用いて描画を行っても良い。
半導体素子が例えば位相シフト型の分布帰還型半導体レーザである場合には、例えば位相シフト部を設けるために、電子線描画を行うことができる。また、半導体素子において、例えば回折格子パターンのラインアンドスペースに変調を加えるような場合には、電子線描画を行うことにより、半導体の共振器内部の光強度分布を分散させ、ホールバーニングを抑制することができる。
本発明によれば、回折格子の深さの不均一さを低減することができる。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体素子の製造方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図1および図3は、本実施形態に係る分布帰還型半導体レーザ(DFB半導体レーザ)を作製する方法の主要な工程における断面を模式的に示す図である。
図1(A)を参照すると、基板11が示されている。本実施形態では、基板11として、n型III−V化合物半導体基板を用いる。このIII−V化合物半導体基板としては、例えばInP等を含む化合物半導体ウェハ等が用いられる。
基板11の上に、第1導電型III−V化合物半導体膜13をエピタキシャル成長する。エピタキシャル成長は、例えば有機金属位相成長装置19を用いて行われる。このことは、下記のエピタキシャル成長においても同様である。第1導電型III−V化合物半導体膜13は、例えばn型クラッド層のために用いられ、例えばn型InP膜である。
第1導電型III−V化合物半導体膜13上に、例えばGaInAsPまたはAlGaInAsから構成される活性層15を成長する。活性層15は、第1導電型III−V化合物半導体膜13上に順に、例えば第1の光ガイド層、量子井戸構造、第2の光ガイド層を成長することによって得られる。
活性層15上には、例えばGaInAsPから構成されるIII−V化合物半導体膜17を成長する。III−V化合物半導体膜17は、例えば回折格子層のために用いられる。
次に、図1(B)に示されるように、III−V化合物半導体膜17上に電子ビーム(EB)用ポジ型レジスト膜21を形成する。そして、例えばステージ23aを有する電子ビーム(EB)描画装置23を用いて、EB用ポジ型レジスト膜21の回折格子パターンのスペースになる部分に電子ビームを照射し、現像により、回折格子パターンのスペースになる部分のEB用ポジ型レジスト膜21を除去し、回折格子パターンのラインアンドスペースを形成する。DFB半導体レーザが例えば位相シフト型のDFB半導体レーザである場合には、例えば位相シフト部を設けるために、電子ビーム描画を行う。また、DFB半導体レーザにおいて、例えば回折格子パターンのラインアンドスペースに変調を加えるような場合には、電子ビーム描画を行うことにより、半導体の共振器内部の光強度分布を分散させ、ホールバーニングを抑制することができる。
図2は、電子ビーム照射により形成された回折格子のための描画パターンを部分的に示す図面であって、図1(B)に示したEBレジスト膜21の主面21aの上から見た図である。図2を参照すると、例えば、デバイスに必要な回折格子の面積が250μm×1μmである場合に、310μm×5μmの領域に電子ビーム描画を行っている。シンボルD1はデバイスに必要な回折格子の一辺の長さを示しており、例えばD1=250μmである。シンボルD2はデバイスに必要な回折格子の他辺の長さを示しており、例えばD2=1μmである。シンボルD3は電子ビーム描画が行われる領域の一辺の長さを示しており、例えばD3=310μmである。シンボルD4は電子ビーム描画が行われる領域の他辺の長さを示しており、例えばD4=5μmである。言い換えれば、本実施形態において、D2:D4は1:5である。
図2には例えばパターンP1、パターンP2…等の複数の描画パターンが形成されており、各々の描画パターンは軸Aに沿って伸びる例えば周期PE=200nmの周期性を有する。パターンP1、パターンP2…等は、描画においては電子ビームが照射されない部分であって、現像により形成される回折格子パターンのラインアンドスペースにおけるラインとなる部分である。各描画パターンにおいて、一つの描画パターン(例えばパターンP1等)の長さ方向(例えば軸Aの伸びる方向とは直交する方向)における端部の幅が、一つの描画パターンの長さ方向における中央部分の幅よりも大きい。本実施形態において、シンボルD5は一つの描画パターンの長さ方向における端部の幅を示しており、例えばD5=150nmである。また、シンボルD6は一つの描画パターンの長さ方向における中央部分の幅を示しており、例えばD6=100nmである。つまり、一つの描画パターンの長さ方向における端部の幅D5は、一つの描画パターンの長さ方向における中央部分の幅D6の1.5倍である。
言い換えれば、隣接する二つの描画パターン(例えば描画パターンP1と描画パターンP2)に挟まれているスペース部分(例えばスペースS1)において、当該スペースの長さ方向(例えば軸Aの伸びる方向とは直交する方向)における端部の幅が、当該スペースの長さ方向における中央部分の幅よりも小さい。本実施形態において、シンボルD7はスペースの長さ方向における端部の幅を示しており、例えばD7=50nmである。また、シンボルD8はスペースの長さ方向における中央部分の幅を示しており、例えばD8=100nmである。つまり、一つのスペースの長さ方向における端部の幅D7は、一つのスペースの長さ方向における中央部分の幅D8の半分である。
図1(B)を再び参照すると、回折格子のためのパターンが上記のように描画された。図1(C)に示されるように、描画されたEB用ポジ型レジスト膜21を現像して、回折格子のための全体のパターン21bを作製する。
図1(D)は、図1(C)に示したような回折格子のためのパターンをマスクにして、回折格子層のためのIII−V化合物半導体膜17をエッチングして、エッチング後のIII−V化合物半導体膜17aを形成したことを示している。このエッチングとしては、飽和臭素水と臭化水素酸と純水を配合したエッチング液を使ったウェットエッチングを行うことができる。ウェットエッチングの一例として、例えば、飽和臭素水:臭化水素酸:純水の比率を1:10:400として、1〜2分ほどウェットエッチングすることにより、周期200〜240nmおよび深さ20〜50nmの回折格子を得ることができる。
次に、図3(A)に示すように、マスクとして使用したレジスト膜21bを除去する。エッチングされたIII−V化合物半導体膜17aの表面には、回折格子のための周期的な構造17bが形成されている。つまり、エッチングにより周期的な構造17bが形成された表面を有するIII−V化合物半導体膜17aが得られる。
次に、図3(B)に示されるように、III−V化合物半導体膜17a上に第2導電型III−V化合物半導体膜25を成長する。この成長により、第2導電型III−V化合物半導体膜25が周期的な構造17bを埋め込む。III−V化合物半導体膜17aの屈折率は、第2導電型III−V化合物半導体膜25の屈折率と異なっている。第2導電型III−V化合物半導体膜25は、例えばp型InPからなる。
第2導電型III−V化合物半導体膜25上には、第2導電型III−V化合物半導体膜27を成長する。第2導電型III−V化合物半導体膜27は、例えばp型InGaAsからなり、例えばコンタクト層のために用いられる。
次に、図3(C)に示されるように、第2導電型III−V化合物半導体膜27上に絶縁膜29を堆積する。絶縁膜29は、例えばシリコン酸化物またはシリコン窒化物等からなる。
次に、図3(D)に示されるように、絶縁膜29上にフォトレジスト膜31を形成する。半導体メサを形成するためのストライプパターンをフォトレジスト膜31に露光により転写する。露光されたフォトレジスト膜を現像して、半導体メサを形成するためのレジストパターン31a(図4(A)を参照)を形成する。
残りの製造工程を引き続き説明する。図4および図5は、DFB半導体レーザを作製する方法の主要な工程における断面を模式的に示す図である。なお、図1および図3が正面断面図であったとすると、図4および図5は側面断面図である。
図4(A)を参照すると、半導体メサを形成するために形成されたレジストパターン31aが示されている。レジストパターン31aは、図2にも示したD2の幅内に設けられている。
次に、図4(B)に示されるように、レジストパターン31aを用いて絶縁膜29をエッチングして、絶縁膜マスク29aを形成する。絶縁膜マスク29aは、半導体メサを形成するためにストライプ形状を有する。
次に、図4(C)に示されるように、絶縁膜マスク29aを用いて、第2導電型III−V化合物半導体膜27、第2導電型III−V化合物半導体膜25、III−V化合物半導体膜17a、活性層15および第1導電型III−V化合物半導体膜13をエッチングする。このエッチングにより、半導体メサ33が形成される。半導体メサ33は、エッチングされた第2導電型III−V化合物半導体膜27c、エッチングされた第2導電型III−V化合物半導体膜25c、エッチングされたIII−V化合物半導体膜17c、エッチングされた活性層15c、およびエッチングされた第1導電型III−V化合物半導体膜13cを形成する。エッチングが完了した後にも、絶縁膜マスク29aを除去しない。
次に、図5(A)に示されるように、絶縁膜マスク29aを用いてIII−V化合物半導体領域35を選択成長する。この成長により、III−V化合物半導体領域35は半導体メサ33を埋め込む。III−V化合物半導体領域35は、例えばp型InP層上に積層されたn型InP層を含むことができる。埋め込み成長後に、絶縁膜マスク29aを除去する。
次に、図5(B)に示されるように、DFB半導体レーザのためのオーミック電極およびパッド電極を形成して、基板生産物41を形成する。例えば、第2導電型III−V化合物半導体膜27c上に第1の電極37を形成すると共に、基板11の裏面11b上に第2の電極39を形成する。第1の電極37は、例えばアノード電極であり、また第2の電極39は、例えばカソード電極である。
最後に、図5(C)に示されるように、基板生産物41の切断を行って、DFB半導体レーザのための半導体チップ41aの作製を完成する。この切断は、例えば、図2に示した幅D1および幅D2内の領域を切断することで行われる。
続いて、本実施形態における作用及び効果について説明する。本実施形態によれば、回折格子のためのパターンを描画する際に、周期構造を構成する個々の描画パターンの長さ方向における端部の幅が当該長さ方向における中央部分の幅よりも大きい。言い換えれば、隣接する二つの描画パターンに挟まれているスペース部分において、当該スペースの上記長さ方向における端部の幅が、当該スペースの長さ方向における中央部分の幅よりも小さい。
このことにより、上記描画パターンをマスクとするエッチングを行って回折格子を形成する場合に、スペースの長さ方向における端部でのエッチング速度が遅くなるように調節することが可能となる。したがって、スペースの長さ方向における端部と中央部分との間でエッチング速度の差が発生することを抑制できる。その結果、エッチングされる部分である上記スペース全体において均一なエッチング速度を保ち、回折格子の深さを全体的に均一にすることが可能となる。
よって、均一な回折格子深さを得るために、例えば、一旦必要なストライプ幅より大きい幅の回折格子パターンを描画してエッチング後に不均一な部分を除去するといった場合に、除去する部分の面積を極力減らすことができる。したがって、無駄な描画面積が減ることに伴い、描画時間も短縮され、更にチップの集積度も向上させることができる。
本実施形態は、エッチング速度がエッチング液の拡散速度に左右されるウェットエッチングにより回折格子を形成する場合に、特に有用である。
本実施形態は、回折格子を備える半導体素子として、例えば位相シフト型の分布帰還型半導体レーザといった分布帰還型半導体レーザを製造する場合に、特に有用である。
本実施形態では、半導体素子が例えば位相シフト型の分布帰還型半導体レーザである場合には、例えば位相シフト部を設けるために、電子ビーム描画を行うことができる。また、半導体素子において、例えば回折格子パターンのラインアンドスペースに変調を加えるような場合には、電子ビーム描画を行うことにより、半導体の共振器内部の光強度分布を分散させ、ホールバーニングを抑制することができる。
以上で説明したことを一例とする本発明は、以下に述べるような新たな知見に基づいて為されたものである。
本発明者は、鋭意検討を重ねた結果、下記のことを見出した。すなわち、従来の電子線描画で回折格子のためのパターンを形成し、臭素を含むエッチング液で回折格子を掘り込む回折格子の形成方法の場合、エッチング液の拡散律速でエッチングが進む。そのためパターンの密度が粗い部分のエッチングが早く進む傾向にある。例えば図6に示すようなラインの幅Dl&sとスペースの幅Dl&sとが等しい回折格子のためのパターンでは、パターンの中央部分Cに比べてパターンの端部Eの方が深く掘り込まれてしまい、回折格子の深さが不均一になる問題があった。なお、図6において、例えば、Dl&s=100nm、周期PE=2Dl&sである。そこで、例えば、デバイスに必要な回折格子の領域である共振器長250μm×ストライプ幅1μmに対し、電子線描画による回折格子のためのパターンを310μm×15μmの領域で取って、エッチング後にパターン端の回折格子の深い部分を除外することにより、均一な回折格子深さを得ることができた。しかし、この方法では、余分な領域の描画が増えるため、電子線描画にかかる時間の増大が問題になった。なお、図6の共振器長250μmは、本実施形態の説明に参照された図2の幅D1に相当する。また、図6のストライプ幅1μmは図2の幅D2に相当し、図6で描画される領域の長さ310μmは図2の長さD3に相当し、図6で描画される領域の幅15μmは図2の幅D4の3倍に相当する。すなわち、図2においてD2:D4が1:5であったことに対して、図6においては、図2で言うD2:D4が1:15である。
これらの問題を解決するために、本発明者は、鋭意検討を重ねた結果、パターン間のスペース幅を細くするとエッチング速度が遅くなる現象である、いわゆる「マイクロローディング効果」を使い、パターン端のスペース幅を細くすることで、パターン端のエッチング速度を遅くし、パターン中心部分とパターン端部とのエッチング速度の差を調整し、パターン内の回折格子の深さを均一にすることができた。
このように、パターン内の回折格子深さを均一にすることにより、電子線描画領域を広くとらなくても良いといった利点がある。すなわち、従来、デバイスに必要な回折格子の領域である共振器長250μm×ストライプ幅1μmに対し、電子線描画による回折格子パターンを310μm×15μmの領域で取っていたことに比べると、上述した本実施形態では、電子線描画による回折格子パターンを310μm×5μmの領域で取っている。つまり、本実施形態によれば、描画面積を従来の3分の1にすることが可能になる。また、描画時間は描画面積に比例するため、本実施形態によれば描画時間も従来の3分の1に短縮することができる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。例えば、隣接する二つの描画パターンに挟まれているスペース部分において、当該スペースの長さ方向における端部の幅と、当該スペースの長さ方向における中央部分の幅との間の比率が、上記実施形態に限定されないことは言うまでもない。製造する半導体素子の寸法等に応じて、適宜調整可能である。また、個々の描画パターンに対しても同様なことが言える。更に、中央部分と端部との間における幅の変化は、本実施形態でのように段階的に変化してもよく、連続して傾斜しても良い。このように、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
11…基板、13…化合物半導体膜、15…活性層、17…III−V化合物半導体膜17、19…有機金属位相成長装置、21…電子ビームレジスト膜、21b…描画パターン、23…電子ビーム描画装置描画装置、25…第2導電型III−V化合物半導体膜、27…第2導電型III−V化合物半導体膜、29…絶縁膜、29a…絶縁膜マスク、31…フォトレジスト膜、31a…レジストパターン、33…半導体メサ、35…III−V化合物半導体領域、37…第1の電極、39…第2の電極、41…基板生産物、41a…半導体チップ。
Claims (4)
- 基板の上に、III−V族化合物半導体層を形成する第1の工程と、
前記III−V族化合物半導体層上に、所定の軸の方向に配列された周期構造を有する回折格子のための複数のパターンを描画してマスクを形成する第2の工程と、
前記マスクをエッチングマスクとして用いて前記III−V族化合物半導体層をエッチングすることによって、前記回折格子を形成する第3の工程と、
を含み、
前記第2の工程においては、前記マスクを構成する一つのパターンにおいて、前記軸の方向と交差する方向である当該パターンの長さ方向における端部の幅が、前記長さ方向における中央部分の幅よりも大きいことを特徴とする半導体素子の製造方法。 - 前記第3の工程においては、前記エッチングがウェットエッチングであることを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記半導体素子は、分布帰還型半導体レーザであることを特徴とする請求項1又は請求項2に記載の半導体素子の製造方法。
- 前記第2の工程においては、電子線描画法を用いて前記描画を行うことを特徴とする請求項1〜3何れか一項に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146997A JP2008300737A (ja) | 2007-06-01 | 2007-06-01 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146997A JP2008300737A (ja) | 2007-06-01 | 2007-06-01 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008300737A true JP2008300737A (ja) | 2008-12-11 |
Family
ID=40173931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007146997A Pending JP2008300737A (ja) | 2007-06-01 | 2007-06-01 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008300737A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8357555B2 (en) | 2010-06-09 | 2013-01-22 | Sumitomo Electric Industries, Ltd. | Method for producing semiconductor optical device |
US8486809B2 (en) | 2010-06-09 | 2013-07-16 | Sumitomo Electric Industries, Ltd. | Method for forming laminated resin film and method for producing semiconductor device |
-
2007
- 2007-06-01 JP JP2007146997A patent/JP2008300737A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8357555B2 (en) | 2010-06-09 | 2013-01-22 | Sumitomo Electric Industries, Ltd. | Method for producing semiconductor optical device |
US8486809B2 (en) | 2010-06-09 | 2013-07-16 | Sumitomo Electric Industries, Ltd. | Method for forming laminated resin film and method for producing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5082447B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
GB2561426A (en) | Process of forming epitaxial substrate and semiconductor optical device | |
US9793093B2 (en) | System for manufacturing semiconductor device | |
JP2007299796A (ja) | 半導体発光素子の製造方法 | |
JP2009111088A (ja) | 光半導体デバイスの作製方法 | |
JP2005019679A (ja) | 半導体レーザ素子 | |
JP5326810B2 (ja) | 半導体光素子を作製する方法 | |
JP2005286192A (ja) | 光集積素子 | |
JP2008300737A (ja) | 半導体素子の製造方法 | |
JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
JPWO2007108094A1 (ja) | 光半導体装置の製造方法 | |
JP2010108993A (ja) | バー状半導体レーザ素子およびその製造方法 | |
JP2009194231A (ja) | 光半導体デバイスの作製方法 | |
JP2007305871A (ja) | 分布帰還型半導体レーザを作製する方法 | |
JP6414306B2 (ja) | 半導体装置の製造方法、半導体装置 | |
JP2006032573A (ja) | 半導体素子の作製方法 | |
JP4992451B2 (ja) | 半導体レーザ、および半導体レーザを作製する方法 | |
JP2007165640A (ja) | 半導体光素子を作製する方法 | |
JP2009177075A (ja) | 量子細線構造を作製する方法およびdfbレーザ素子を作製する方法 | |
US7498613B2 (en) | Method of providing electrical separation in integrated devices and related device | |
JP2009087994A (ja) | 半導体レーザ素子の作製方法および半導体レーザ素子 | |
JP2010093156A (ja) | 半導体光素子 | |
JP2009054789A (ja) | 半導体レーザ素子の製造方法 | |
JP2009238913A (ja) | 分布帰還型半導体レーザ |