JP2002243964A - 半導体光集積素子およびその製造方法 - Google Patents

半導体光集積素子およびその製造方法

Info

Publication number
JP2002243964A
JP2002243964A JP2001045947A JP2001045947A JP2002243964A JP 2002243964 A JP2002243964 A JP 2002243964A JP 2001045947 A JP2001045947 A JP 2001045947A JP 2001045947 A JP2001045947 A JP 2001045947A JP 2002243964 A JP2002243964 A JP 2002243964A
Authority
JP
Japan
Prior art keywords
semiconductor optical
optical waveguide
waveguide layer
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001045947A
Other languages
English (en)
Other versions
JP4058245B2 (ja
Inventor
Akira Oya
彰 大家
Hiroshi Sato
宏 佐藤
Kazunori Shinoda
和典 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001045947A priority Critical patent/JP4058245B2/ja
Publication of JP2002243964A publication Critical patent/JP2002243964A/ja
Application granted granted Critical
Publication of JP4058245B2 publication Critical patent/JP4058245B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】バットジョイント接続により複数の半導体光素
子を集積した半導体光集積素子において、光導波路層の
バットジョイント接続部における段差や空隙の発生を抑
制し、結合損失が小さく、高信頼な半導体光集積素子を
提供する。 【解決手段】第1の半導体光素子の一部に誘電体マスク
を形成し、第1の光導波路層をドライエッチングにより
除去した後、ウエットエッチングにより第1の光導波路
層に適当な量のサイドエッチングを形成することによ
り、MOVPE選択成長による第2の光導波路層のバッ
トジョイント接続において、両者の光導波路がほぼ同一
の膜厚で連続的に接続することを可能とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は光導波路層を有する
半導体光集積素子およびその製造方法に係り、特に光伝
送装置などに用いられる半導体レーザ、光変調器、光増
幅器、光検出器、ビームスポット拡大器、光導波路など
の半導体光素子をバットジョイント接続により集積した
半導体光集積素子およびその製造方法に関するものであ
る。
【0002】
【従来の技術】光伝送装置の光送受信モジュールでは、
電気信号を光に変換して光ファイバに結合させるため、
光源である半導体レーザ、レーザ光に信号を変調する光
変調器、レーザ光を増幅するための光増幅器、光ファイ
バとの結合損失を改善するためのビームスポット拡大器
などの半導体光素子が集積されている。
【0003】これらの半導体光素子は、個別に作製して
ハイブリッドに実装することも可能であるが、素子間の
結合損失の低減やモジュール実装コスト低減の観点か
ら、同一基板上にモノリシックに集積化することが望ま
しい。
【0004】このための光素子集積化方法として、光部
品の光導波路層どうしを付き合わせ結合(バットジョイ
ント結合)させる方法がある。ここで、光導波路層と
は、各半導体光素子を構成する上下のクラッド層に挟ま
れた層の総称であり、例えば半導体レーザでは、多重量
子井戸(MQW)活性層と上下の光ガイド層の全てを含
むものとする。
【0005】従来のバットジョイント結合による半導体
光集積素子に関する技術としては、例えば特開平7−2
63655に「光集積回路およびその製造方法」が報告
されている。この方法では、バットジョイント結合によ
る分布帰還形(DFB)半導体レーザと電界吸収型光変
調器の集積方法の一例が示されている。
【0006】図4を用いて上記従来例における集積化の
概略を説明する。図4は、InP基板上にInGaAs
P系MQWからなるDFBレーザと光変調器を集積化し
た素子の構造および製造方法を説明するための導波方向
に沿った断面図である。
【0007】まず、部分的に回折格子を形成したn型I
nP基板11上に、InGaAsP下側光ガイド層1
2、MQW活性層13、InGaAsP上側光ガイド層
14、p型InPクラッド層15からなる半導体レーザ
多層構造を順次形成する(同図a)。次に、レーザとな
る領域に誘電体マスクパターン16を形成し、このマス
ク以外の領域のp型InPクラッド層15、InGaA
sP上側光ガイド層14、MQW活性層13をドライエ
ッチングにより除去し、InGaAsP下側光ガイド層
12を表面層とする(同図b)。
【0008】次に、誘電体パターン16をマスクとし
て、有機金属気相成長(MOVPE)選択成長法によ
り、MQW層22、p型InGaAsP上側光ガイド層
23、p型InPクラッド層24からなる電界吸収形変
調器構造を順次形成することにより、レーザ部と光変調
器部の光導波路層は直接バットジョイント接続される
(同図c)。ついで、誘電体マスク16を除去し、p型
InPクラッド層25、p型InGaAsコンタクト層
26、レーザ部p電極27および変調器部p電極28、
n電極29を形成する(同図d)。
【0009】
【発明が解決しようとする課題】上記のような従来の製
造方法によるバットジョイント結合では、ドライエッチ
ング時の結晶損傷が下側InGaAsP光ガイド層12
に残るため、変調器部MQW層をMOVPE再成長する
際に結晶性が低下し、素子の信頼性劣化の原因となる。
また、誘電体マスク端において、ドライエッチングによ
り除去されたレーザ部の光導波路層の側壁がほぼ垂直と
なっているため、MOVPE再成長時には誘電体マスク
上からの原料拡散により、接続部付近で変調器部の光導
波路層の膜厚が増大し、接続部での表面段差やMQW結
晶組成の変化が発生する。
【0010】本発明は、ドライエッチング後に損傷層を
除去するウエットエッチングを行う工程において、損傷
層を選択的に除去すると同時に、光導波路層であるMQ
W層に適当な量のサイドエッチングを形成することによ
り、バットジョイント接続形成時に光導波路層どうしが
ほぼ同一の膜厚で連続的に接続し、結合損失が小さく、
高信頼な半導体光集積素子を提供することを目的とす
る。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明はドライエッチングにより光導波路層を除去
する際、その光導波路層の一部を残し、さらに、残され
た導波路層を、光導波路層と下側クラッド層との間に選
択比を有するウエットエッチング溶液により除去する
際、光導波路層にサイドエッチングを形成することを特
徴とする。
【0012】ドライエッチング時に残される光導波路層
の厚さは20〜100nm程度であることが望ましく、
ウエットエッチング時に形成されるサイドエッチングの
量としては、光導波路層の横方向に100〜500nm
であることが望ましい。また、これらの形成工程におい
て、光導波路層と誘電体マスクの間の上側クラッド層の
厚さが20nm以上500nm以下であることが望まし
い。この理由は以下のとおりである。
【0013】まず、ドライエッチング時に半導体結晶が
受ける損傷層の厚さは、15〜20nmであるため、ド
ライエッチング時に光導波路層を20nm以上残し、光
導波路層と下側クラッド層との間に選択比を有するウエ
ットエッチング溶液を用いることにより、損傷層を確実
に除去することが可能である。
【0014】一方、光導波路層の横方向へのサイドエッ
チングに関しては、サイドエッチング量が0nm〜10
0nmである場合には、誘電体マスクを選択成長マスク
として用いてMOVPE成長により光導波路層をバット
ジョイント接続する際に、マスク上での有機金属原料の
拡散により、マスク端の接続部近傍で成長膜厚の増大や
結晶組成の変化が発生する。この結果、表面段差が生じ
たり、MQW活性層の結晶性が低下したりするため、半
導体光集積素子の特性が劣化する。
【0015】サイドエッチング量が500nm以上と大
きい場合には、バットジョイント接続する際、サイドエ
ッチングされた部分には気相拡散による原料が到達しに
くくなるため、成長後の接続部の膜厚が減少したり、空
隙が形成されたりすることになる。
【0016】このウエットエッチングにより形成する光
導波路層のサイドエッチングの量は、ドライエッチング
により光導波路層を除去する際に一部残される光導波路
層の結晶組成と厚さ、サイドエッチングを形成する光導
波路層の結晶組成と厚さ、誘電体マスク形状などに対応
して、ウエットエッチング液の混合比とエッチング時間
を調整することにより、所望の量に制御することが可能
である。また、上記形成方法において、光導波路層と誘
電体マスクの上側クラッド層の厚さは、ウエットエッチ
ングによりサイドエチングを形成する際、誘電体マスク
が庇状に露出しないためには、20nm以上であること
が望ましい。さらに、上側クラッド層の厚さが500n
m以上と大きい場合には、誘電体マスクを選択成長マス
クとして用いてMOVPE成長により光導波路層をバッ
トジョイント接続する際に、上側クラッド層側壁から横
方向へ結晶成長が発生して空隙が形成されることから、
500nm以下であることが望ましい。
【0017】
【発明の実施の形態】(実施形態1)図1は、本発明の
第1の実施形態に係る変調器集積分布帰還型半導体レー
ザの素子構造および製造方法を説明するための導波方向
に沿った断面図である。
【0018】まず、図1(a)に示すように、n型(1
00)InP基板11上の分布帰還型半導体レーザとな
る領域に回折格子を形成した後、MOVPE法により、
n型InGaAsP下側光ガイド層(バンドギャップ波
長λg=1.15μm、厚さ100nm)12、InG
aAsP(6nm厚)を井戸層とし、InGaAsP
(λg=1.30μm、10nm厚)を障壁層とする7
周期の歪MQW活性層(λg=1.55μm)13、p
型InGaAsP上側光ガイド層(λg=1.15μ
m、厚さ100nm)14、p型InPクラッド層(厚
さ200nm)15からなる半導体レーザ多層構造を順
次形成する。
【0019】さらに、通常のプラズマCVDとフォトリ
ソグラフ、エッチング工程により、レーザとなる領域に
矩形のSiN誘電体パターン(幅20μm)16を形成
する。
【0020】次に、図1(b)に示すように、SiNパ
ターン16をエッチングマスクとして、メタン系ドライ
エッチングにより、p型InPクラッド層15、InG
aAsP上側光ガイド層14、MQW活性層13、In
GaAsP下側光ガイド層12をエッチングする。この
際、InGaAsP下側光ガイド層12を50nm残し
てエッチングを停止させる。この残されたInGaAs
P下側光ガイド層12は、表面からの深さ15nmの領
域にドライエッチング時の損傷があることが確認され
た。
【0021】次に、燐酸、過酸化水素、水の混合エッチ
ング液により、図1(c)に示すように、残りのInG
aAsP下側光ガイド層12をエッチングする。このと
き、燐酸系エッチング液は、InGaAsP結晶とIn
P結晶で選択性を有するため、深さ方向にはn型InP
クラッド層11表面でエッチングが停止するが、InG
aAsP系結晶からなる光導波路層(12〜14)に対
しては横方向へのサイドエッチングが形成される。この
とき、光導波路層(12〜14)に対しするサイドエッ
チング量は、図1(c)に示すように、光導波路層のI
nGaAsP結晶の組成に対応した形状となり、MQW
活性層付近でサイドエッチング量が400nmとなる。
【0022】次に、図1(d)に示すように、上記Si
Nパターン16をマスクとして、MOVPE選択成長法
により、n型InGaAsP下側光ガイド層(λg=
1.10μm、厚さ100nm)21、InGaAsP
(7nm厚)を井戸層とし、InGaAsP(λg=
1.40μm、7nm厚)を障壁層とする8周期の歪M
QW層(λg=1.49μm)22、p型InGaAs
P上側光ガイド層(λg=1.10μm、厚さ100n
m)23、p型InPクラッド層(厚さ200nm)2
4からなる電界吸収形変調器構造を順次形成する。この
とき、レーザと変調器の接続部においては、段差や空隙
を形成することなく、ほぼ同一の膜厚で連続的にバット
ジョイント接合が形成される。
【0023】図2に、本実施例の製造工程において光導
波路層へのサイドエッチング量を変化させた場合の、バ
ットジョイント接続部で形成された段差を測定した結果
を示す。サイドエッチング量は、燐酸系エッチング液の
混合比とエッチング時間により変化させた。同図におい
て縦軸はバットジョイント接続部における、レーザ部と
変調器部の光導波路層の上端における段差量を示す。燐
酸系エッチングを行わない場合(サイドエッチング=
0)には、接続部では変調器部に約150nmの盛上り
が形成された。サイドエッチング量の増加とともに接続
部の段差は小さくなり、サイドエッチング量400nm
のとき、ほぼ段差なく接続された。さらにサイドエッチ
ング量を大きくすると、接続部には窪みが形成されるよ
うになり、サイドエッチング量550nmの場合には、
バットジョイント接続時にSiNマスク下部に空隙が形
成されるようになった。
【0024】このような上記サイドエッチング量の変化
に伴う接続部の段差形状の変化は、SiNマスク16上
から選択成長領域への原料の拡散で説明される。すなわ
ち、SiNマスク16上から拡散してきた原料は、Si
Nマスク16近傍の光導波路層の結晶成長に寄与するた
め、サイドエッチングが無い場合には、接続部の結晶の
膜厚が増大する。これに対して、サイドエッチングを形
成することにより、過剰原料がサイドエッチングされた
部分の結晶成長に消費されるため、SiNマスク形状に
あわせてサイドエチング量を適当に設定することによ
り、接続部をほぼ平坦に形成することが可能となる。サ
イドエッチング量がが大きすぎた場合には、サイドエッ
チング領域への原料供給量が不足するため、接続部に窪
みや空隙が形成される。
【0025】この後、図1(e)に示すように、p型I
nPクラッド層(厚さ2μm)25、p型InGaAs
コンタクト層(厚さ0.2μm)26を形成し、通常の
半導体光デバイス形成プロセス工程を経て、レーザ部p
電極27、変調器部p電極28、n電極29を形成し、
変調器集積分布帰還型半導体レーザを完成した。
【0026】このようにして製造した変調器集積分布帰
還型半導体レーザは、バットジョイント接続部で結晶が
連続的に接続されているため、導波路損失が低減し、光
出力が従来構造に比べて増大し、長期信頼性も改善され
た。 (実施形態2)図3は、本発明の第2の実施形態に係る
ビームスポット拡大器集積半導体レーザの素子構造およ
び製造方法を説明するための導波方向に沿った断面図で
ある。
【0027】まず、図3(a)に示すように、n型(1
00)InP基板11上にMOVPE法により、n型I
nGaAsP下側光ガイド層(バンドギャップ波長λg
=1.05μm、厚さ100nm)12、InGaAs
P(6nm厚)を井戸層とし、InGaAsP(λg=
1.05μm、10nm厚)を障壁層とする7周期の歪
MQW活性層(λg=1.30μm)13、p型InG
aAsP上側光ガイド層(λg=1.05μm、厚さ1
00nm)14、p型InPクラッド層(厚さ200n
m)15からなる半導体レーザ多層構造を順次形成す
る。
【0028】さらに、通常のプラズマCVDとフォトリ
ソグラフ、エッチング工程により、レーザとなる領域
に、幅200μmで、ビームスポット拡大器となる領域
の一部では幅30μmの開口部を有する凹形状のSiN
誘電体パターン16を形成する。
【0029】次に、図3(b)に示すように、SiNパ
ターン16をエッチングマスクとして、メタン系ドライ
エッチングにより、p型InPクラッド層15、InG
aAsP上側光ガイド層14、MQW活性層13、In
GaAsP下側光ガイド層12をエッチングする。この
際、InGaAsP下側光ガイド層12を30nm残し
てエッチングを停止させる。
【0030】次に、図3(c)に示すように、燐酸、過
酸化水素、水の混合エッチング液により、残りのInG
aAsP下側光ガイド層12をエッチングする。このと
き、燐酸系エッチング液は、InGaAsP結晶とIn
P結晶で選択性を有するため、深さ方向にはn型InP
クラッド層11表面でエッチングが停止するが、InG
aAsP系結晶からなる光導波路層(12〜14)に対
しては横方向へのサイドエッチングが300nm形成さ
れる。
【0031】次に、図3(d)に示すように、上記Si
Nパターン16をマスクとして、MOVPE選択成長法
により、InGaAsP光導波路層(λg=1.00μ
m、接続部厚さ320nm)31、InPクラッド層
(接続部厚さ200nm)32を形成する。このとき、
レーザ部とビームスポット拡大器の接続部においては、
段差や空隙を形成することなく、ほぼ同一の膜厚で連続
的にバットジョイント接合が形成される。SiN誘電体
パターン16が凹形状を有するため、MOVPE選択成
長の効果により、InGaAsP光導波路層31の膜厚
は、先端部では130nmとなり、膜厚テーパ型のビー
ムスポット拡大器が形成される。
【0032】この後、図3(e)に示すように、p型I
nPクラッド層(厚さ4μm)25、p型InGaAs
コンタクト層(厚さ0.2μm)26を形成し、通常の
半導体光デバイス形成プロセスを経て、ビームスポット
拡大器集積型半導体レーザを完成する。
【0033】このようにして製造したビームスポット拡
大器集積型半導体レーザは、出射端でのレーザ光スポッ
トが拡大されたため、シングルモードファイバとの結合
効率は−3dBとなった。
【0034】以上の実施形態においては、半導体レーザ
と光変調器、およびビームスポット拡大器のバットジョ
イント接続による集積化の場合について説明したが、こ
れ以外にも、光増幅器、光スイッチ、光導波路、光検出
器などの各種光素子を相互にバットジョイント接続によ
り集積する場合についても、本発明は同様に有効であ
る。
【0035】
【発明の効果】本発明に係る光導波路層を有する半導体
光集積素子およびその製造方法によれば、バットジョイ
ント接続部での段差や空隙の発生を抑制し、光導波路層
どうしを連続的に接続することにより、接続部での導波
路損失を低減し、高信頼な半導体光集積素子を実現する
ことが可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における変調器集積分
布帰還型半導体レーザの素子構造とその製造方法を説明
するための導波方向に沿った断面図。
【図2】本発明の第1の実施形態における光導波路層へ
のサイドエッチング量とバットジョイント接続部の光導
波路層段差の関係を示す測定図。
【図3】本発明の第2の実施形態におけるビームスポッ
ト拡大器集積型半導体レーザ構造とその製造方法を説明
するための導波方向に沿った断面図。
【図4】従来の実施形態における変調器集積分布帰還型
半導体レーザの素子構造とその製造方法を説明するため
の導波方向に沿った断面図。
【符号の説明】
11…n型InP基板、12…下側InGaAsP光ガ
イド層、13…レーザ部MQW層、14…上側InGa
AsP層、15…p型InPクラッド層、16…誘電体
マスク、21…下側InGaAsP光ガイド層、22…
変調器部MQW層、23…上側InGaAsP光ガイド
層、24…p型InPクラッド層、25…p型InPク
ラッド層、26…p型InGaAsコンタクト層、27
…レーザ部p電極、28…変調器部p電極、29…n電
極、31…InGaAsP導波路層、32…InPクラ
ッド層。
フロントページの続き (72)発明者 篠田 和典 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 2H047 KA04 KB08 MA07 PA01 PA05 PA21 PA24 QA02 QA07 RA00 RA08 TA32 5F073 AA45 AA64 AA74 AB12 AB21 AB25 AB28 CA12 DA05 DA23 DA24 DA35 EA29

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】上下のクラッド層に挟まれた光導波路層か
    らなる第1および第2の半導体光素子を、同一基板上に
    バットジョイント接続により集積した半導体光集積素子
    において、光導波路層が相互に連続的に接触し、かつそ
    の高さ方向の位置と厚さが接続部において略一致してい
    ることを特徴とする半導体光集積素子。
  2. 【請求項2】第1の半導体光素子と第2の半導体光素子
    のバットジョイント接続による集積化方法において、基
    板上に上記第1の半導体光素子を構成する光導波路層と
    上下のクラッド層を形成する工程と、上記第1の半導体
    光素子の上側クラッド層上に第1の半導体光素子領域に
    対応する形状の誘電体パターンを形成する工程と、上記
    誘電体パターンをマスクとして、上記第1の半導体光素
    子の上側クラッド層、および光導波路層の一部をドライ
    エッチングにより除去する工程と、上記誘電体パターン
    をマスクとして、上記第1の半導体光素子の光導波路層
    の残りの部分を、上記第1の半導体光素子の光導波路層
    を構成する半導体結晶に対して選択性を有するウエット
    エッチング溶液により除去する際、上記誘電体パターン
    端において上記第1の半導体光素子の光導波路層にサイ
    ドエッチングを形成する工程と、上記第2の半導体光素
    子を構成する光導波路層と上下のクラッド層を形成する
    際、上記第1の半導体光素子の光導波路と上記第2の半
    導体光素子を構成する光導波路層が、上記サイドエッチ
    ング部分で接続するように形成する工程からなることを
    特徴とする半導体光集積素子の製造方法。
  3. 【請求項3】上記第1および第2の半導体光素子の光導
    波路層が、上下の光ガイド層とこれらに挟まれた多重量
    子井戸層、もしくは単一の光導波路層からなることを特
    徴とする、請求項1記載の半導体光集積素子。
  4. 【請求項4】第1の半導体光素子の上側クラッド層上に
    形成した誘電体パターンをマスクとして、上記第1の半
    導体光素子の上側クラッド層、および光導波路層の一部
    をドライエッチングにより除去する工程において、残さ
    れた光導波路層の厚さが20nm以上100nm以下で
    あることを特徴とする請求項2記載の半導体光集積素子
    の製造方法。
  5. 【請求項5】第1の半導体光素子の上側クラッド層上に
    形成した誘電体パターンをマスクとして、上記第1の半
    導体光素子の光導波路層の一部をドライエッチングによ
    り除去した後、残された光導波路層を上記第1の半導体
    光素子の光導波路層を構成する半導体結晶に対して選択
    性を有するウエットエッチング溶液により除去する際、
    上記誘電体マスク端において上記第1の半導体光素子の
    光導波路層にサイドエッチングが形成される工程におい
    て、サイドエッチングの長さが100nm以上500n
    m以下であることを特徴とする請求項2または4記載の
    半導体光集積素子の製造方法。
  6. 【請求項6】上記第1の半導体光素子を構成する上側ク
    ラッド層の厚さが、20nm以上500nm以下である
    ことを特徴とする請求項1または3記載の半導体光集積
    素子。
  7. 【請求項7】半導体基板および上下クラッド層がInP
    からなり、光導波路層がInGaAsP、InGaAl
    Asもしくはこれら半導体からなる多重量子井戸構造、
    もしくはこれらの積層構造からなることを特徴とする請
    求項1、3および6のいずれか記載の半導体光集積素
    子。
  8. 【請求項8】上記第2の半導体光素子の光導波路層を、
    上記第1の半導体光素子の光導波路層と上記サイドエッ
    チング部分で接続するように形成する工程において、結
    晶成長に有機金属気相成長法を用いることを特徴とする
    請求項2、4および5のいずれか記載の半導体光集積素
    子の製造方法。
JP2001045947A 2001-02-22 2001-02-22 半導体光集積素子の製造方法 Expired - Fee Related JP4058245B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001045947A JP4058245B2 (ja) 2001-02-22 2001-02-22 半導体光集積素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001045947A JP4058245B2 (ja) 2001-02-22 2001-02-22 半導体光集積素子の製造方法

Publications (2)

Publication Number Publication Date
JP2002243964A true JP2002243964A (ja) 2002-08-28
JP4058245B2 JP4058245B2 (ja) 2008-03-05

Family

ID=18907652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001045947A Expired - Fee Related JP4058245B2 (ja) 2001-02-22 2001-02-22 半導体光集積素子の製造方法

Country Status (1)

Country Link
JP (1) JP4058245B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229016A (ja) * 2004-02-16 2005-08-25 Sharp Corp 半導体レーザ素子、半導体レーザ素子の製造方法、光伝送システム、および、光ディスク装置
JP2007109896A (ja) * 2005-10-13 2007-04-26 Mitsubishi Electric Corp 集積型光半導体装置とその製造方法
WO2007108094A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited 光半導体装置の製造方法
US7393710B2 (en) * 2004-10-26 2008-07-01 Samsung Electro-Mechanics Co., Ltd Fabrication method of multi-wavelength semiconductor laser device
US7711229B2 (en) 2007-06-20 2010-05-04 Opnext Japan, Inc. Optical integrated device and manufacturing method thereof
JP2010109215A (ja) * 2008-10-31 2010-05-13 Nec Corp 半導体光集積素子および半導体光集積素子の製造方法
JP2010232372A (ja) * 2009-03-26 2010-10-14 Furukawa Electric Co Ltd:The 集積型半導体光素子の製造方法および集積型半導体光素子
JP2010256760A (ja) * 2009-04-28 2010-11-11 Nec Corp 半導体マッハツェンダー光変調器及びその製造方法、半導体光集積素子及びその製造方法
JP2010256761A (ja) * 2009-04-28 2010-11-11 Nec Corp 半導体マッハツェンダー光変調器及びその製造方法、半導体光集積素子及びその製造方法
US8637337B2 (en) 2012-01-18 2014-01-28 Sumitomo Electric Industries, Ltd. Method for producing integrated optical device
US8637338B2 (en) 2012-01-18 2014-01-28 Sumitomo Electric Industries Ltd. Method for producing integrated optical device
US8741670B2 (en) 2012-01-18 2014-06-03 Sumitomo Electric Industries, Ltd. Method for producing integrated optical device
CN111541149A (zh) * 2020-05-15 2020-08-14 陕西源杰半导体技术有限公司 一种10g抗反射激光器及其制备工艺

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229016A (ja) * 2004-02-16 2005-08-25 Sharp Corp 半導体レーザ素子、半導体レーザ素子の製造方法、光伝送システム、および、光ディスク装置
US7393710B2 (en) * 2004-10-26 2008-07-01 Samsung Electro-Mechanics Co., Ltd Fabrication method of multi-wavelength semiconductor laser device
JP2007109896A (ja) * 2005-10-13 2007-04-26 Mitsubishi Electric Corp 集積型光半導体装置とその製造方法
WO2007108094A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited 光半導体装置の製造方法
JPWO2007108094A1 (ja) * 2006-03-20 2009-07-30 富士通株式会社 光半導体装置の製造方法
US7711229B2 (en) 2007-06-20 2010-05-04 Opnext Japan, Inc. Optical integrated device and manufacturing method thereof
JP2010109215A (ja) * 2008-10-31 2010-05-13 Nec Corp 半導体光集積素子および半導体光集積素子の製造方法
JP2010232372A (ja) * 2009-03-26 2010-10-14 Furukawa Electric Co Ltd:The 集積型半導体光素子の製造方法および集積型半導体光素子
JP2010256760A (ja) * 2009-04-28 2010-11-11 Nec Corp 半導体マッハツェンダー光変調器及びその製造方法、半導体光集積素子及びその製造方法
JP2010256761A (ja) * 2009-04-28 2010-11-11 Nec Corp 半導体マッハツェンダー光変調器及びその製造方法、半導体光集積素子及びその製造方法
US8637337B2 (en) 2012-01-18 2014-01-28 Sumitomo Electric Industries, Ltd. Method for producing integrated optical device
US8637338B2 (en) 2012-01-18 2014-01-28 Sumitomo Electric Industries Ltd. Method for producing integrated optical device
US8741670B2 (en) 2012-01-18 2014-06-03 Sumitomo Electric Industries, Ltd. Method for producing integrated optical device
CN111541149A (zh) * 2020-05-15 2020-08-14 陕西源杰半导体技术有限公司 一种10g抗反射激光器及其制备工艺

Also Published As

Publication number Publication date
JP4058245B2 (ja) 2008-03-05

Similar Documents

Publication Publication Date Title
US7340142B1 (en) Integrated optoelectronic device and method of fabricating the same
JP2010157691A5 (ja)
JP2002243964A (ja) 半導体光集積素子およびその製造方法
KR20150012525A (ko) 광학 장치 및 그의 제조방법
JP4857702B2 (ja) 集積型光半導体装置の製造方法
JP5718007B2 (ja) 半導体光導波路素子の製造方法
JPWO2005022223A1 (ja) 導波路型光デバイスおよびその製造方法
JP5314435B2 (ja) 集積光デバイス及びその製造方法
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JP2005142182A (ja) 光半導体素子およびその製造方法
US6432735B1 (en) High power single mode laser and method of fabrication
CN115051239A (zh) 可调谐电吸收调制激光器及其制备方法
JPH09237940A (ja) 半導体装置,及びその製造方法
JP4146974B2 (ja) 光半導体装置及び光伝送システム
JP2002217446A (ja) 光半導体集積素子及びその製造方法
JP2009038120A (ja) 半導体光集積素子およびその製造方法
JP5277877B2 (ja) 光導波路素子の製造方法
JP2542570B2 (ja) 光集積素子の製造方法
JPH11223739A (ja) 集積型光回路素子及びその製造方法
JP3501955B2 (ja) 半導体光機能素子およびその製造方法
JP2003060284A (ja) 光集積デバイスの作製方法
JP2001148542A (ja) 光半導体装置及びその製造方法並びに光通信装置
JP2000183443A (ja) スポットサイズ変換器付き半導体レーザ装置、及びその製造方法
KR100228396B1 (ko) 선택성 식각층을 이용한 고 효율의 광변조기 집적 단일파장 레이저 소자 제작방법
JPH1022572A (ja) 光ガイド層に回折格子が形成されている半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071217

R150 Certificate of patent or registration of utility model

Ref document number: 4058245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees