JPWO2005119637A1

JPWO2005119637A1 - プラズマディスプレイパネル駆動装置及びプラズマディスプレイ

Info

Publication number: JPWO2005119637A1
Application number: JP2006514104A
Authority: JP
Inventors: 井上　学; 学井上; 池田　敏; 敏池田; 新井　康弘; 康弘新井; 中田　秀樹; 秀樹中田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-06-02
Filing date: 2005-05-31
Publication date: 2008-04-03
Also published as: KR20070029635A; CN1898717A; WO2005119637A1; US20060038750A1

Abstract

プラズマディスプレイパネル（ＰＤＰ）（１０）の駆動装置は、放電維持期間中、維持電極（Ｘ）を固定電位（接地電位）に維持し、走査電極（Ｙ）に第一の正パルス電圧と第一の負パルス電圧とを交互に放電維持パルス電圧として印加する放電維持パルス発生部（２Ａ、４Ｂ）と、アドレス電極（Ａ）に時間的に変化する電圧を印加するアドレス電圧発生部（４Ｃ）とを備える。アドレス電圧発生部（４Ｃ）は、放電維持期間中、アドレス電極（Ａ）に一定の極性を持つ第二のパルス電圧を、放電維持パルス電圧のうち第二のパルス電圧と同極性のパルスに同期して印加する。

Description

本発明はプラズマディスプレイパネル（ＰＤＰ）の駆動装置及びプラズマディスプレイに関する。

プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイの表示部分、すなわちプラズマディスプレイパネル（ＰＤＰ）は、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。ＰＤＰは、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。

ＡＣ型ＰＤＰは例えば三電極面放電型構造を有する（例えば特許文献１参照）。その構造では、ＰＤＰの背面基板上にアドレス電極がパネルの縦方向に配置され、ＰＤＰの前面基板上に維持電極と走査電極と（それぞれ、Ｘ電極とＹ電極ともいう）が交互に、かつパネルの横方向に配置される。アドレス電極と走査電極とは一般に、一本ずつ個別に電位を変化させ得る。

互いに隣り合う維持電極と走査電極との対及びアドレス電極の交差点には放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、蛍光体を含む層（蛍光体層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対するパルス電圧の印加により放電セル中で放電が生じるとき、そのガスの分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を発生させる。こうして、放電セルが発光する。

ＰＤＰ駆動装置は一般に、ＰＤＰの維持電極、走査電極、及びアドレス電極の電位を、ＡＤＳ（ＡｄｄｒｅｓｓＤｉｓｐｌａｙ−ｐｅｒｉｏｄＳｅｐａｒａｔｉｏｎ）方式に従い制御する。ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドは、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰの全ての放電セルに対し上記三つの期間が共通に設定される（例えば特許文献１参照）。

初期化期間では、初期化パルス電圧が維持電極と走査電極との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。

アドレス期間では、走査パルス電圧が走査電極に対し順次印加され、アドレスパルス電圧がアドレス電極のいくつかに対し印加される。ここで、アドレスパルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつアドレスパルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電によりその放電セル表面には壁電荷が蓄積される。

放電維持期間では、放電維持パルス電圧が維持電極と走査電極との全ての対に対し同時に、かつ周期的に印加される。ここで、放電維持パルス電圧は放電開始電圧より低い。しかし、アドレス期間中に壁電荷が蓄積された放電セルでは壁電荷による電圧、すなわち壁電圧が放電維持パルス電圧に加わる。従って、維持電極と走査電極との間の電圧が放電開始電圧を超える。その結果、ガスによる放電が持続し、発光が生じる。

放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は発光すべきサブフィールドの選択により調整される。

ＰＤＰ駆動装置は一般に、走査電極駆動部、維持電極駆動部、及びアドレス電極駆動部の三つを含む。それら三つの駆動部が独立に、又は協働して、初期化パルス電圧、走査パルス電圧、アドレスパルス電圧、及び放電維持パルス電圧を発生させる。

それら三つの駆動部によるパルス電圧の発生には様々な態様がある。

例えば、従来のＰＤＰ駆動装置による放電維持パルス電圧の発生の態様について、次のようなものが知られる（例えば特許文献１参照）。

図１５は、そのＰＤＰ駆動装置について、放電維持期間での、走査電極駆動部１１０、維持電極駆動部１２０、アドレス電極駆動部１３０、及びＰＤＰ２００の等価回路を示す図である。図１５では、ＰＤＰ２００の等価回路が、維持電極Ｘ、走査電極Ｙ、及びアドレス電極Ａの間の浮遊容量ＣＸＹ、ＣＸＡ、及びＣＹＡ（以下、ＰＤＰ２００のパネル容量という）でのみ表される。放電セルでの放電時にＰＤＰ２００を流れる電流、すなわち放電電流の経路は省略される。

図１６は、放電維持期間中での、走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａの電位変化を示す波形図である。

放電維持期間中、走査電極駆動部１１０は走査電極Ｙを接地電位（≒０）に維持し、アドレス電極駆動部１３０はアドレス電極Ａを接地電位に維持する（図１６参照）。

維持電極駆動部１２０はハイサイドスイッチＱ１とローサイドスイッチＱ２とを含む。ハイサイドスイッチＱ１とローサイドスイッチＱ２とは電源１００の正電位端子１Ｐと負電位端子１Ｎとの間に直列に接続される。更に、その直列接続の接続点Ｊ１がＰＤＰ２００の維持電極Ｘに接続される。ここで、正電位端子１Ｐは一定の正電位＋Ｖｓに維持され、負電位端１Ｎ子は一定の負電位−Ｖｓに維持される。

放電維持期間中、ハイサイドスイッチＱ１とローサイドスイッチＱ２とは交互にオンオフする。それにより、維持電極Ｘに対して、正パルス電圧（パルス高：＋Ｖｓ）と負パルス電圧（パルス高：−Ｖｓ）とが交互に、放電維持パルス電圧として印加される（図１６参照）。
特開平０８−３２０６６７号公報

一般的にＰＤＰ駆動装置においては、放電維持期間中に維持電極等を駆動する回路と、アドレス期間及び初期化期間中に維持電極等を駆動する回路とがそれぞれ設けられている。放電維持期間中は、ＰＤＰには放電電流とパネル容量の充放電電流とから成る大電流が流れる。このため、放電維持期間中に維持電極等を駆動する回路は大型なものとなり、駆動装置全体の小型化の妨げとなっている。

本発明は上記課題を解決すべくなされたものであり、その目的とするところは、小型化を実現するＰＤＰ駆動装置ならびにプラズマディスプレイを提供することにある。

本発明によるＰＤＰ駆動装置はプラズマディスプレイに搭載される。ここで、そのプラズマディスプレイは次のようなＰＤＰを具備する。そのＰＤＰは、
内部に封入されたガスの放電により発光する放電セル、並びに、
所定の電圧を前記放電セルに対して印加するための維持電極、走査電極、及びアドレス電極、を有する。

本発明によるＰＤＰ駆動装置は放電維持パルス発生部及びアドレス電圧発生部を有する。

放電維持パルス発生部は、放電維持期間中、維持電極と走査電極とのうち、一方を所定電位（接地電位）に維持し、他方に対して第一の正パルス電圧と第一の負パルス電圧とを交互に、放電維持パルス電圧として印加する。アドレス電圧発生部はアドレス電極に時間的に変化する電圧を印加する。なお、アドレス電圧発生部は、アドレス電極に、一定の極性を持つ第二のパルス電圧を、放電維持パルス電圧のうち第二のパルス電圧と同極性のパルスに同期して印加してもよい。

本発明による上記のＰＤＰ駆動装置では、放電維持期間中、維持電極又は走査電極のいずれかが接地電位に維持される。すなわち、維持電極駆動部又は走査電極駆動部のいずれかは放電維持パルス発生部を含まない。それにより、駆動装置全体の面積が削減され、かつ回路設計の柔軟性が高まるので、本発明による上記のＰＤＰ駆動装置は小型化が容易である。

本発明による上記のＰＤＰ駆動装置は更に、維持電極又は走査電極のいずれかに対して第一の正パルス電圧又は負パルス電圧を印加するとき、アドレス電極に第二のパルス電圧を印加する。好ましくは、第二のパルス電圧の振幅が大きくとも、放電維持パルス電圧のうち第二のパルス電圧と同極性のパルスの振幅と等しい。そのとき以下のように、アドレス電極を通した放電が抑制される。

放電維持期間の開始時、アドレス電極側には壁電荷が蓄積される。その壁電荷は特に一定の極性を持つ。

例えば、その壁電荷の極性が正であるときを想定する。

その場合、第一の負パルス電圧の印加期間に負極性の第二のパルス電圧が印加される。そのとき、第一の負パルス電圧の印加先の電極とアドレス電極との間の電圧が、維持電極と走査電極との間の電圧より低い。従って、アドレス電極側では正の壁電荷の消去が抑えられる。すなわち、アドレス電極には放電電流が実質上流れない。更に、アドレス電極側では電子による衝撃が低減する。

一方、第一の正パルス電圧の印加期間では、アドレス電極側に蓄積される正の壁電荷が一定に維持される。すなわち、アドレス電極には放電電流が流れない。

上記の想定とは逆に、アドレス電極側に蓄積される壁電荷の極性が負であるときは、第一の正パルス電圧の印加期間に正極性の第二のパルス電圧が印加されれば良い。

以上の結果、放電維持期間全体を通して、アドレス電極側では実質的に一定の壁電荷が維持される。すなわち、アドレス電極には放電電流が実質上流れない。アドレス電極側では更に電子／イオン衝撃が低減するので、蛍光体の劣化が効果的に防止される。

こうして、本発明による上記のＰＤＰ駆動装置は、ＰＤＰの消費電力を小さく維持し、かつＰＤＰの寿命を長く維持する。

また、アドレス電圧発生部は、放電維持期間中、放電維持パルス電圧が最大値から最小値へ変化する間に、アドレス電極の電位を接地電位から負の所定電位に変化させ、かつ、放電維持パルス電圧が最小値から最大値へ変化する間にアドレス電極の電位を負の所定電位から接地電位に変化させてもよい。

または、アドレス電圧発生部は、放電維持期間中、ＰＤＰのアドレス電極の電位を少なくとも２つの異なる電位に制御するとともに、第一の正パルス電圧を印加中にアドレス電極の電位を低下させ、第一の負パルス電圧を印加中にアドレス電極の電位を上昇させてもよい。または、アドレス電圧発生部は、放電維持期間中、前記放電維持パルス電圧が最大値から最小値へ変化する間に、前記アドレス電極の電位を低下させ、かつ、前記放電維持パルス電圧が最小値から最大値へ変化する間に前記アドレス電極の電位を上昇させてもよい。

好ましくはアドレス電圧発生部がアドレス電極に印加する低い方の電圧は接地電位である。このように維持放電期間中に、１回の放電が終了した後にアドレス電極の電位を上昇あるいは低下させることで、アドレス電極側の壁電荷を調整することができる。その結果、アドレス電極には放電電流が実質上流れない。アドレス電極側では更に電子／イオン衝撃が低減するので、蛍光体の劣化が効果的に防止される。こうして、本発明による上記のＰＤＰ駆動装置は、ＰＤＰの消費電力を小さく維持し、かつＰＤＰの寿命を長く維持する。

本発明による上記のＰＤＰ駆動装置は好ましくは、初期化期間中、維持電極を接地電位に維持し、走査電極に対して初期化パルス電圧を印加する、初期化パルス発生部と、アドレス期間中、維持電極を接地電位に維持し、走査電極に対して走査パルス電圧を印加する、走査パルス発生部とを有する。そのとき、放電維持パルス発生部が放電維持期間中、維持電極を接地電位に維持する。

それにより、維持電極が実質上常に、接地電位に維持される。従って、ＰＤＰ駆動装置の維持電極との接続部、すなわち維持電極駆動部が、パルス発生部を一切含まなくても良い。好ましくは、各パルス電圧の発生部と電源とがＰＤＰの走査電極側に集中して配置される。すなわちＰＤＰ駆動装置のノイズ源と熱源とがＰＤＰの走査電極側に集約される。従って、ノイズ／熱対策が容易である。例えばチューナ等、比較的ノイズに弱い高周波回路がＰＤＰの維持電極側に配置されるとき、ＰＤＰ駆動装置からのノイズによる悪影響を効果的に回避できる。更に、例えばファン等の冷却装置による冷却範囲がＰＤＰの走査電極側に限定されても良いので、その冷却効率が効果的に向上できる。したがって、省エネルギーの観点でも好適なＰＤＰ駆動装置あるいはプラズマディスプレイを提供することができる。また、部品の削減もできるため、安価なＰＤＰ駆動装置あるいはプラズマディスプレイを提供することができる。

本発明によるＰＤＰ駆動装置では上記の通り、放電維持期間中、維持電極又は走査電極のいずれかが接地電位に維持される。すなわち、維持電極駆動部又は走査電極駆動部のいずれかは放電維持パルス発生部を含まないので、駆動装置全体の面積が削減され、かつ回路設計の柔軟性が高まる。

こうして、本発明による上記のＰＤＰ駆動装置は小型化が容易である。

本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。ＰＤＰ１０と本発明の実施形態１によるＰＤＰ駆動装置３０との等価回路を示すブロック図である。本発明の実施形態１による第一の放電維持パルス発生部２Ａの等価回路図である。本発明の実施形態１による他の好適な第一の放電維持パルス発生部２Ａの等価回路図である。本発明の実施形態１による第二の放電維持パルス発生部４Ｂの等価回路図である。本発明の実施形態１について、放電維持期間での、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａの電位変化、並びに、第一の放電維持パルス発生部２Ａに含まれるスイッチ素子Ｑ１、Ｑ２、Ｑ３Ａ、Ｑ４Ａ、Ｑ３Ｂ、Ｑ４Ｂ、Ｑ７のオン期間、及び、第二の放電維持パルス発生部４Ｂに含まれるスイッチ素子Ｑ５、Ｑ６、Ｑ３Ｃ、Ｑ４Ｃのオン期間を示す波形図である。本発明の実施形態１について、他の好適な放電維持期間での、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａの電位変化、並びに、第一の放電維持パルス発生部２Ａに含まれるスイッチ素子Ｑ１、Ｑ２、Ｑ３Ｄ、Ｑ４Ｄ、Ｑ７のオン期間、及び、第二の放電維持パルス発生部４Ｂに含まれるスイッチ素子Ｑ５、Ｑ６、Ｑ３Ｃ、Ｑ４Ｃのオン期間を示す波形図である。ＰＤＰ１０と本発明の実施形態２によるＰＤＰ駆動装置３０との等価回路を示すブロック図である。本発明の実施形態２による走査電極駆動部２の等価回路図である。本発明の実施形態２によるアドレス電極駆動部４の等価回路図である。本発明の実施形態２について、初期化期間、アドレス期間、及び放電維持期間のそれぞれでの、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及び、アドレス電極Ａそれぞれの電位変化、並びに走査電極駆動部２に含まれるスイッチ素子Ｑ１、Ｑ２、ＱＳ１、ＱＳ２、Ｑ７、ＱＢ、ＱＲ１、ＱＲ２、ＱＹ１、ＱＹ２のオン期間、及び、アドレス電極駆動部４に含まれるスイッチ素子Ｑ５、Ｑ６、ＱＳ３、Ｑ８、ＱＡ１、ＱＡ２のオン期間を示す波形図である。ＰＤＰ１０と本発明の実施形態３によるＰＤＰ駆動装置３０との等価回路を示すブロック図である。本発明の実施形態３について、放電維持期間での、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａの電位変化、並びに、第一の放電維持パルス発生部２Ａに含まれるスイッチ素子Ｑ１、Ｑ２、Ｑ３Ａ、Ｑ４Ａ、Ｑ３Ｂ、Ｑ４Ｂ、Ｑ７のオン期間、及び、第二の放電維持パルス発生部４Ｂに含まれるスイッチ素子Ｑ５、Ｑ６、Ｑ３Ｃ、Ｑ４Ｃのオン期間を示す波形図である。本発明の実施形態３について、他の好適な放電維持期間での、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａの電位変化、並びに、第一の放電維持パルス発生部２Ａに含まれるスイッチ素子Ｑ１、Ｑ２、Ｑ３Ｄ、Ｑ４Ｄ、Ｑ７のオン期間、及び、第二の放電維持パルス発生部４Ｂに含まれるスイッチ素子Ｑ５、Ｑ６、Ｑ３Ｃ、Ｑ４Ｃのオン期間を示す波形図である。ＰＤＰ１０と本発明の実施形態４によるＰＤＰ駆動装置３０との等価回路を示すブロック図である。本発明の実施形態４によるアドレス電極駆動部４の等価回路図である。本発明の実施形態４について、初期化期間、アドレス期間、及び放電維持期間のそれぞれでの、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及び、アドレス電極Ａそれぞれの電位変化、並びに走査電極駆動部２に含まれるスイッチ素子Ｑ１、Ｑ２、ＱＳ１、ＱＳ２、Ｑ７、ＱＢ、ＱＲ１、ＱＲ２、ＱＹ１、ＱＹ２のオン期間、及び、アドレス電極駆動部４に含まれるスイッチ素子Ｑ５、Ｑ６、ＱＳ４、Ｑ９、ＱＡ１、ＱＡ２、Ｑ３Ｃ、Ｑ４Ｃのオン期間を示す波形図である。従来のＰＤＰ駆動装置について、放電維持期間での、走査電極駆動部１１０、維持電極駆動部１２０、アドレス電極駆動部１３０、及びＰＤＰ２００の等価回路を示す図である。従来のＰＤＰ駆動装置について、放電維持期間中での、走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａの電位変化を示す波形図である。

符号の説明

１二つの直流電圧源の直列接続
１Ｐ直流電圧源１の正電位端子
１Ｎ直流電圧源１の負電位端子
２走査電極駆動部
２Ａ第一の放電維持パルス発生部
２Ｂ第一の初期化／走査パルス発生部
２Ｃ第一の放電維持パルス発生部２Ａの出力端子
３維持電極駆動部
３Ａ第二の初期化／走査パルス発生部
４アドレス電極駆動部
４Ａアドレス電源部
４Ｂ第二の放電維持パルス発生部
４Ｃアドレスパルス発生部
４Ｄ第二の放電維持パルス発生部４Ｂの出力端子
４Ｇアドレス電源部４Ａの高電位端子
４Ｎアドレス電源部４Ａの低電位端子
１０ＰＤＰ
ＸＰＤＰ１０の維持電極
ＹＰＤＰ１０の走査電極
ＡＰＤＰ１０のアドレス電極
ＣＸＹ維持電極Ｘ−走査電極Ｙ間のパネル容量
ＣＸＡ維持電極Ｘ−アドレス電極Ａ間のパネル容量
ＣＹＡ走査電極Ｙ−アドレス電極Ａ間のパネル容量

以下、本発明の最良の実施形態について、図面を参照しつつ説明する。

実施形態１
本実施形態では、放電維持期間中において維持電極（または走査電極でもよい）の電位を一定値に固定して駆動するＰＤＰ駆動装置の構成、動作を説明する。放電維持期間中において維持電極（または走査電極）の電位を一定値に固定することで、放電維持期間中に維持電極（または走査電極）を駆動するための回路を省略でき、駆動装置の小型化、省電力化が図れる。

図１は、本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、ＰＤＰ１０、力率改善コンバータ（ＰＦＣ）２０、ＰＤＰ駆動装置３０、及び制御部４０を有する。ＰＤＰ１０は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ１０の背面基板上にはアドレス電極Ａ１、Ａ２、Ａ３、…がパネルの縦方向に配置される。ＰＤＰ１０の前面基板上には維持電極Ｘ１、Ｘ２、Ｘ３、…と走査電極Ｙ１、Ｙ２、Ｙ３、…とが交互に、かつパネルの横方向に配置される。維持電極Ｘ１、Ｘ２、Ｘ３、…は互いに接続され、電位が実質的に等しい。アドレス電極Ａ１、Ａ２、Ａ３、…と走査電極Ｙ１、Ｙ２、Ｙ３、…とは一本ずつ個別に電位を変化させ得る。互いに隣り合う維持電極と走査電極との対（例えば維持電極Ｘ２と走査電極Ｙ２との対）及びアドレス電極（例えばアドレス電極Ａ２）の交差点には放電セルが設置される（例えば、図１に示される斜線部Ｐ参照）。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び蛍光体を含む層（蛍光体層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき、放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を発生させる。こうして放電セルが発光する。

ＰＦＣ２０は外部の商用交流電源ＡＣへ接続される。ＰＦＣ２０は商用交流電源ＡＣから交流電力を入力し、その交流電力を直流電力へ変換する。ＰＦＣ２０は更にそのスイッチング動作により、商用交流電源ＡＣからの入力について力率を実質的に１と等しく保つ。プラズマディスプレイはＰＦＣ２０に代え、力率改善を行わないＡＣ−ＤＣコンバータを有しても良い。その他に、ダイオードブリッジとコンデンサとで構成される全波整流回路や倍電圧整流回路を有するだけでも良い。

ＰＤＰ駆動装置３０は、ＤＣ−ＤＣコンバータ１、走査電極駆動部２、維持電極駆動部３、及びアドレス電極駆動部４を含む。ＤＣ−ＤＣコンバータ１はＰＦＣ２０の出力電圧を正の直流電圧＋Ｖｓと負の直流電圧−Ｖｓとに変換し、二つの出力端子１Ｐと１Ｎとをそれぞれ、正電位＋Ｖｓと負電位−Ｖｓとに維持する。ここで、正負二つの直流電圧の大きさＶｓは好ましくは等しい。以下、それらの出力端子を正電位端子１Ｐと負電位端子１Ｎという。走査電極駆動部２、維持電極駆動部３、及びアドレス電極駆動部４はそれぞれスイッチ素子を含み、それらのスイッチ素子のスイッチングによりパルス電圧を発生させる。走査電極駆動部２の入力端子はＤＣ−ＤＣコンバータ１の正電位端子１Ｐと負電位端子１Ｎとに接続される。走査電極駆動部２の出力端子はＰＤＰ１０の走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれに個別に接続される。走査電極駆動部２は走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれの電位を個別に制御する。維持電極駆動部３はＰＤＰ１０の維持電極Ｘ１、Ｘ２、Ｘ３、…に接続される。維持電極駆動部３は維持電極Ｘ１、Ｘ２、Ｘ３、…の電位を一様に制御する。アドレス電極駆動部４はＰＤＰ１０のアドレス電極Ａ１、Ａ２、Ａ３、…のそれぞれに個別に接続される。アドレス電極駆動部４はアドレス電極Ａ１、Ａ２、Ａ３、…のそれぞれの電位を個別に制御する。制御部４０は、走査電極駆動部２、維持電極駆動部３、及びアドレス電極駆動部４それぞれのスイッチングを制御する。そのスイッチング制御はＡＤＳ（ＡｄｄｒｅｓｓＤｉｓｐｌａｙ−ｐｅｒｉｏｄＳｅｐａｒａｔｉｏｎ）方式に従う。ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰ２０の全ての放電セルに対し、上記三つの期間が共通に設定される。

初期化期間では、初期化パルス電圧が、ＰＤＰ１０の維持電極Ｘ１、Ｘ２、Ｘ３、…と走査電極Ｙ１、Ｙ２、Ｙ３、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。

アドレス期間では、走査パルス電圧が、走査電極Ｙ１、Ｙ２、Ｙ３、…に対して順次印加される。走査パルス電圧に同期して、アドレスパルス電圧がアドレス電極Ａ１、Ａ２、Ａ３、…のいくつかに対して印加される。ここで、アドレスパルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つＹ２に印加され、かつアドレスパルス電圧がアドレス電極の一つＡ２に印加されるとき、その走査電極Ｙ２とアドレス電極Ａ２との交差点Ｐに位置する放電セルで放電が生じる。その放電によりその放電セルＰ表面には壁電荷が蓄積される。

放電維持期間では、放電維持パルス電圧が維持電極Ｘ１、Ｘ２、Ｘ３、…と走査電極Ｙ１、Ｙ２、Ｙ３、…との間に同時に、かつ周期的に印加される。ここで、放電維持パルス電圧は放電開始電圧より低い。しかし、アドレス期間中に壁電荷が蓄積された放電セルＰでは放電維持パルス電圧に壁電圧が加わるので、維持電極と走査電極との間の電圧が放電開始電圧を超える。従って、ガスによる放電が持続し、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。

制御部４０は映像信号に基づき、アドレスパルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ１０には映像信号に対応する映像が再現される。

図２は、ＰＤＰ１０と本発明の実施形態１によるＰＤＰ駆動装置３０との等価回路を示すブロック図である。ここで、ＰＤＰ１０の等価回路はパネル容量、すなわち、維持電極Ｘ、走査電極Ｙ、及びアドレス電極Ａの間の浮遊容量ＣＸＹ、ＣＸＡ、及びＣＹＡでのみ表される。放電セルでの放電時にＰＤＰ１０を流れる電流、すなわち放電電流の経路は省略される。

本発明の実施形態１によるＰＤＰ駆動装置３０では従来のＰＤＰ駆動装置とは異なり、維持電極駆動部３が放電維持パルス発生部を含まず、代わりにアドレス電極駆動部４が放電維持パルス発生部を含む。それにより、ＰＤＰ駆動装置３０は放電維持期間での動作に特徴を持つ。以下では、放電維持期間での動作に係る構成と動作とを主に説明する。

ＤＣ−ＤＣコンバータ１は二つの直流電圧源の直列接続と等価である。二つの直流電圧源の電圧は共にＶｓである。更に、二つの直流電圧源の接続点は接地される。それにより、正電位端子１Ｐと負電位端子１Ｎとはそれぞれ、正電位＋Ｖｓと負電位−Ｖｓとに維持される。

走査電極駆動部２は、第一の放電維持パルス発生部２Ａと第一の初期化／走査パルス発生部２Ｂとを有する。
図３Ａは、第一の放電維持パルス発生部２Ａの等価回路図である。

第一の放電維持パルス発生部２Ａは、第一のハイサイド維持スイッチ素子Ｑ１、第一のローサイド維持スイッチ素子Ｑ２、双方向スイッチ部Ｑ７、及び電力回収部６を含む。

二つの維持スイッチ素子Ｑ１、Ｑ２は例えばＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。以下は、スイッチ素子はＭＯＳＦＥＴであることを前提として説明するため、スイッチ素子の端子としてゲート、ドレイン、ソースを使用するが、ＩＧＢＴの場合に対応する端子名はベース、コレクタ、エミッタであることはいうまでもない。

第一のハイサイド維持スイッチ素子Ｑ１のドレインは正電位端子１Ｐに接続される。第一のハイサイド維持スイッチ素子Ｑ１のソースは第一のローサイド維持スイッチ素子Ｑ２のドレインに接続される。第一のローサイド維持スイッチ素子Ｑ２のソースは負電位端子１Ｎに接続される。第一のハイサイド維持スイッチ素子Ｑ１と第一のローサイド維持スイッチ素子Ｑ２との間の接続点Ｊ１は第一の放電維持パルス発生部２Ａの出力端子２Ｃに接続される。

双方向スイッチ部Ｑ７は二つのスイッチ素子の直列接続であり、スイッチ素子のソースが互いに接続される。あるいは、スイッチ素子のドレインが互いに接続される。それにより、二つのスイッチ素子が共にオフするとき、いずれの向きにも電流が流れない。二つのスイッチ素子のオン／オフ状態は常に等しく制御される。双方向スイッチ部Ｑ７は上記の出力端子２Ｃと接地端子との間に接続される。

電力回収部６は二つの相似な電力回収回路６Ａ、６Ｂを含む。第一の電力回収回路６Ａは、第一の回収コンデンサＣＡ、第一のハイサイドダイオードＤ１Ａ、第一のローサイドダイオードＤ２Ａ、第一のハイサイド回収スイッチ素子Ｑ３Ａ、第一のローサイド回収スイッチ素子Ｑ４Ａ、及び第一の回収インダクタＬＡを含む。第一の回収コンデンサＣＡの容量は、ＰＤＰ１０のパネル容量ＣＸＹ、ＣＸＡ、及びＣＹＡのいずれよりも十分に大きい。第一の回収コンデンサＣＡの高電位端子Ｊ３Ａは、正電位端子１Ｐの電位＋Ｖｓの半値＋Ｖｓ／２と実質的に等しい電位に維持される。

第一の回収コンデンサＣＡの低電位端子は接地され、高電位端子Ｊ３Ａは第一のハイサイドダイオードＤ１Ａのアノードに接続される。第一のハイサイドダイオードＤ１Ａのカソードは第一のハイサイド回収スイッチ素子Ｑ３Ａのドレインに接続される。第一のハイサイド回収スイッチ素子Ｑ３Ａのソースは第一のローサイド回収スイッチ素子Ｑ４Ａのドレインに接続される。第一のローサイド回収スイッチ素子Ｑ４Ａのソースは第一のローサイドダイオードＤ２Ａのアノードに接続される。第一のローサイドダイオードＤ２Ａのカソードは第一の回収コンデンサＣＡの高電位端子Ｊ３Ａに接続される。

第一のハイサイド回収スイッチ素子Ｑ３Ａと第一のローサイド回収スイッチ素子Ｑ４Ａとの間の接続点Ｊ２Ａは第一の回収インダクタＬＡの一端に接続される。第一の回収インダクタＬＡの他端は第一の放電維持パルス発生部２Ａの出力端子２Ｃに接続される。

第二の電力回収回路６Ｂは、第二の回収コンデンサＣＢ、第二のハイサイドダイオードＤ１Ｂ、第二のローサイドダイオードＤ２Ｂ、第二のハイサイド回収スイッチ素子Ｑ３Ｂ、第二のローサイド回収スイッチ素子Ｑ４Ｂ、及び第二の回収インダクタＬＢを含む。

それらの構成要素の特性、及び相互の接続は第一の電力回収回路６Ａとほぼ同様である。但し、第二の回収コンデンサＣＢは、第一の回収コンデンサＣＡとは極性が逆である。すなわち、第二の回収コンデンサＣＢの高電位端子が接地され、低電位端子Ｊ３Ｂが第二のハイサイドダイオードＤ１Ｂと第二のローサイドダイオードＤ２Ｂとに接続される。更に、第二の回収コンデンサＣＢの低電位端子Ｊ３Ｂは、負電位端子１Ｎの電位−Ｖｓの半値−Ｖｓ／２と実質的に等しい電位に維持される。

第一の初期化／走査パルス発生部２Ｂは、放電維持期間では、第一の放電維持パルス発生部２Ａの出力端子２Ｃと走査電極Ｙとの間を単に短絡させる（図２参照）。一方、初期化／アドレス期間では、第一の初期化／走査パルス発生部２Ｂは例えば、従来のものと同様に動作しても良い。従って、第一の初期化／走査パルス発生部２Ｂの詳細は省略される。

維持電極駆動部３は第二の初期化／走査パルス発生部３Ａと接地スイッチ３Ｂとを含む（図２参照）。

第二の初期化／走査パルス発生部３Ａは、放電維持期間では、接地スイッチ３Ｂと維持電極Ｘとの間を単に短絡させる。一方、初期化／アドレス期間では、第二の初期化／走査パルス発生部３Ａは例えば、従来のものと同様に動作しても良い。従って、第二の初期化／走査パルス発生部３Ａの詳細は省略される。

接地スイッチ３Ｂは放電維持期間にオンし、維持電極Ｘを接地する。ここで、接地電位は０Ｖであり、好ましくは、ＰＤＰ１０のシャーシ（図示せず）が接地導体として利用される。

アドレス電極駆動部４は、アドレス電源４Ａ、第二の放電維持パルス発生部４Ｂ、及びアドレスパルス発生部４Ｃを含む（図２参照）。

アドレス電源４Ａは負の直流電圧源であり、すなわち、高電位端子４Ｇを接地し、低電位端子４Ｎを一定の負電位−Ｖａに維持する。ここで、アドレス電源４Ａの出力電圧Ｖａは好ましくはＤＣ−ＤＣコンバータ１の出力電圧Ｖｓ以下である：Ｖａ≦Ｖｓ。

図４は、第二の放電維持パルス発生部４Ｂの等価回路図である。

第二の放電維持パルス発生部４Ｂは、第二のハイサイド維持スイッチ素子Ｑ５、第二のローサイド維持スイッチ素子Ｑ６、及び第三の電力回収回路６Ｃを含む。第二のハイサイド維持スイッチ素子Ｑ５のドレインは高電位端子４Ｇに接続される。第二のハイサイド維持スイッチ素子Ｑ５のソースは第二のローサイド維持スイッチ素子Ｑ６のドレインに接続される。第二のローサイド維持スイッチ素子Ｑ６のソースは低電位端子４Ｎに接続される。

第二のハイサイド維持スイッチ素子Ｑ５と第二のローサイド維持スイッチ素子Ｑ６との間の接続点Ｊ４は第二の放電維持パルス発生部４Ｂの出力端子４Ｄに接続される。

第三の電力回収回路６Ｃは、第三の回収コンデンサＣＣ、第三のハイサイドダイオードＤ１Ｃ、第三のローサイドダイオードＤ２Ｃ、第三のハイサイド回収スイッチ素子Ｑ３Ｃ、第三のローサイド回収スイッチ素子Ｑ４Ｃ、及び第三の回収インダクタＬＣを含む。

それらの構成要素の特性、及び相互の接続は第二の電力回収回路６Ｂとほぼ同様である（図３Ａ参照）。但し、第三の回収コンデンサＣＣの低電位端子Ｊ３Ｃは、負電位端子４Ｎの電位−Ｖａの半値−Ｖａ／２と実質的に等しい電位に維持される。

アドレスパルス発生部４Ｃは、放電維持期間では、第二の放電維持パルス発生部４Ｂの出力端子４Ｄとアドレス電極Ａとの間を単に短絡させる（図２参照）。一方、初期化／アドレス期間では、アドレスパルス発生部４Ｃは例えば従来のものと同様に動作しても良い。従って、アドレスパルス発生部４Ｃの詳細は省略される。

放電維持期間では、第一の放電維持パルス発生部２Ａが、走査電極Ｙに対して第一の正パルス電圧と第一の負パルス電圧とを、以下のように交互に印加する。一方、維持電極Ｘは接地スイッチ３Ｂ（図２参照）を通して接地される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは放電が持続するので、発光が生じる。

更に、第二の放電維持パルス発生部４Ｂが、アドレス電極Ａに対して負極性の第二のパルス電圧を、以下のように第一の負パルス電圧と同期して印加する。すなわち、走査電極Ｙが負電位−Ｖｓに維持されるとき、アドレス電極Ａと走査電極Ｙとの間の電圧Ｖｓ−Ｖａが維持電極Ｘと走査電極Ｙとの間の電圧Ｖｓより低い。その結果、放電維持期間全体を通してアドレス電極Ａと他の電極Ｘ、Ｙとの間では放電が生じない。

図５Ａは、放電維持期間での、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａの電位変化、並びに、第一の放電維持パルス発生部２Ａに含まれるスイッチ素子Ｑ１、Ｑ２、Ｑ３Ａ、Ｑ４Ａ、Ｑ３Ｂ、Ｑ４Ｂ、Ｑ７のオン期間、及び、第二の放電維持パルス発生部４Ｂに含まれるスイッチ素子Ｑ５、Ｑ６、Ｑ３Ｃ、Ｑ４Ｃのオン期間を示す波形図である。図５Ａでは、それぞれのスイッチ素子のオン期間が斜線部で示される。

放電維持期間中、第一の初期化／走査パルス発生部２Ｂは第一の放電維持パルス発生部２Ａの出力端子２Ｃと走査電極Ｙとの間を短絡させ、アドレスパルス発生部４Ｃは第二の放電維持パルス発生部４Ｂの出力端子４Ｄとアドレス電極Ａとの間を短絡させる（図２参照）。更に、維持電極駆動部３は維持電極Ｘを接地電位に維持する。

放電維持期間では、次の八つのモードＩ〜ＶＩＩＩが反復される（図５Ａ参照）。ここで、モードＩＩ〜ＩＶが第一の正パルス電圧の印加期間に相当し、モードＶＩ〜ＶＩＩＩが第一の負パルス電圧と第二のパルス電圧との印加期間に相当する。

＜モードＩ＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７だけがオン状態に維持され、残りのスイッチ素子Ｑ１、Ｑ２、Ｑ３Ａ、Ｑ４Ａ、Ｑ４Ｂがオフ状態に維持される（図３Ａ参照）。それにより、走査電極Ｙが接地電位（≒０）に維持される。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、残りのスイッチ素子Ｑ６、Ｑ４Ｃがオフ状態に維持される（図４参照）。それにより、アドレス電極Ａが接地電位に維持される。なお、図５Ａでは、スイッチ素子Ｑ３ＢならびにＱ３Ｃはオフとなっているが、スイッチ素子Ｑ３ＢはモードＩの期間中に、スイッチ素子Ｑ３ＣはモードＩからモードＶまでの期間中にそれぞれオフすればよい。

＜モードＩＩ＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７がオフし、第一のハイサイド回収スイッチ素子Ｑ３Ａがオンする。それにより、接地端子→第一の回収コンデンサＣＡ→第一のハイサイドダイオードＤ１Ａ→第一のハイサイド回収スイッチ素子Ｑ３Ａ→第一の回収インダクタＬＡ→出力端子２Ｃの経路が導通する（矢印は電流の向きを表す。図３Ａ参照）。更に、出力端子２Ｃ→維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ→接地スイッチ３Ｂ→接地端子の経路が導通する（矢印は電流の向きを表す。図２参照）。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、残りのスイッチ素子Ｑ６、Ｑ４Ｃがオフ状態に維持される（図４参照）。それにより、第一の放電維持パルス発生部２Ａの出力端子２Ｃ→走査電極Ｙ−アドレス電極Ａ間のパネル容量ＣＹＡ→第二の放電維持パルス発生部４Ｂの出力端子４Ｄ→第二のハイサイド維持スイッチ素子Ｑ５→アドレス電源４Ａの高電位端子４Ｇ→接地端子の経路が導通する（矢印は電流の向きを表す。図２、４参照）。

そのとき、第一の回収インダクタＬＡと維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹとの直列回路、及び第一の回収インダクタＬＡと走査電極Ｙ−アドレス電極Ａ間のパネル容量ＣＹＡとの直列回路がそれぞれ、第一の回収コンデンサＣＡから電圧Ｖｓ／２を印加され、共振する。従って、走査電極Ｙの電位が滑らかに上昇する。

＜モードＩＩＩ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第一のハイサイドダイオードＤ１Ａがオフする。更に、走査電極Ｙの電位がＤＣ−ＤＣコンバータ１の正電位端子１Ｐの電位＋Ｖｓ（すなわち、放電維持パルス電圧の上限）まで達する。そのとき、第一のハイサイド維持スイッチ素子Ｑ１がオンする（図３Ａ参照）。それにより、走査電極Ｙの電位が放電維持パルス電圧の上限＋Ｖｓに維持される。なお、図５Ａでは、モードＩＩＩの期間中には第一のハイサイド回収スイッチ素子Ｑ３Ａはオフとなっているが、モードＩＩＩの期間中にオンからオフにすればよい。

アドレス期間に壁電荷が蓄積されるＰＤＰ１０の放電セルでは、放電維持パルス電圧の上限＋Ｖｓに壁電圧が加わるので、走査電極Ｙと維持電極Ｘとの間の電圧が放電開始電圧を超える。従って、放電が持続するので、発光が生じる。そのとき、放電電流を維持するための電力がＤＣ−ＤＣコンバータ１から正電位端子１Ｐと第一のハイサイド維持スイッチ素子Ｑ１とを通してＰＤＰ１０に供給される。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、残りのスイッチ素子Ｑ６、Ｑ４Ｃがオフ状態に維持される（図４参照）。それにより、アドレス電極Ａが接地電位（≒０）に維持される。そのとき、走査電極Ｙ−アドレス電極Ａ間のパネル容量ＣＹＡには両電極間の電圧＋Ｖｓに応じた電荷が蓄積される。すなわち、ＰＤＰ１０の放電セルでは、特にアドレス電極Ａ側に正の壁電荷が蓄積される。

＜モードＩＶ＞
走査電極Ｙの電位が所定時間、放電維持パルス電圧の上限＋Ｖｓに維持された後、第一の放電維持パルス発生部２Ａでは、第一のハイサイド維持スイッチ素子Ｑ１がオフし、第一のローサイド回収スイッチ素子Ｑ４Ａがオンする。それにより、接地端子←第一の回収コンデンサＣＡ←第一のローサイドダイオードＤ２Ａ←第一のローサイド回収スイッチ素子Ｑ４Ａ←第一の回収インダクタＬＡ←出力端子２Ｃの経路が導通する（矢印は電流の向きを表す。図３Ａ参照）。更に、出力端子２Ｃ←維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ←接地スイッチ３Ｂ←接地端子の経路が導通する（矢印は電流の向きを表す。図２参照）。第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、残りのスイッチ素子Ｑ６、Ｑ４Ｃがオフ状態に維持される（図４参照）。それにより、第一の放電維持パルス発生部２Ａの出力端子２Ｃ←走査電極Ｙ−アドレス電極Ａ間のパネル容量ＣＹＡ←第二の放電維持パルス発生部４Ｂの出力端子４Ｄ←第二のハイサイド維持スイッチ素子Ｑ５←アドレス電源４Ａの高電位端子４Ｇ←接地端子の経路が導通する（矢印は電流の向きを表す。図２、４参照）。

そのとき、第一の回収インダクタＬＡと維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹとの直列回路、及び第一の回収インダクタＬＡと走査電極Ｙ−アドレス電極Ａ間のパネル容量ＣＹＡとの直列回路がそれぞれ、第一の回収コンデンサＣＡから電圧Ｖｓ／２を印加され、共振する。従って、走査電極Ｙの電位が滑らかに下降する。

＜モードＶ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第一のローサイドダイオードＤ２Ａがオフする。更に、走査電極Ｙの電位が接地電位（≒０）まで達する。そのとき、双方向スイッチ部Ｑ７がオンする（図３Ａ参照）。それにより、走査電極Ｙが接地電位に維持される。なお、図５Ａでは、モードＶの期間中には第一のローサイド回収スイッチ素子Ｑ４Ａはオフとなっているが、モードＶの期間中にオンからオフにすればよい。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、残りのスイッチ素子Ｑ６、Ｑ４Ｃがオフ状態に維持される（図４参照）。それにより、アドレス電極Ａが接地電位に維持される。

＜モードＶＩ＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７がオフし、第二のローサイド回収スイッチ素子Ｑ４Ｂがオンする。それにより、接地端子←第二の回収コンデンサＣＢ←第二のローサイドダイオードＤ２Ｂ←第二のローサイド回収スイッチ素子Ｑ４Ｂ←第二の回収インダクタＬＢ←出力端子２Ｃ←維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ←接地スイッチ３Ｂ←接地端子のループが導通する（矢印は電流の向きを表す。図２、３参照）。

そのとき、第二の回収インダクタＬＢ、及び維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹの直列回路が第二の回収コンデンサＣＢから電圧−Ｖｓ／２を印加され、共振する。従って、走査電極Ｙの電位が滑らかに下降する。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオフし、第三のローサイド回収スイッチ素子Ｑ４Ｃがオンする（図４参照）。それにより、接地端子→接地スイッチ３Ｂ→維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡ→第二の放電維持パルス発生部４Ｂの出力端子４Ｄ→第三の回収インダクタＬＣ→第三のローサイド回収スイッチ素子Ｑ４Ｃ→第三のローサイドダイオードＤ２Ｃ→第三の回収コンデンサＣＣ→接地端子のループが導通する（矢印は電流の向きを表す。図２、４参照）。

そのとき、第三の回収インダクタＬＣ、及び維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡの直列回路が第三の回収コンデンサＣＣから電圧−Ｖａ／２を印加され、共振する。従って、アドレス電極Ａの電位が滑らかに下降する。

＜モードＶＩＩ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第二のローサイドダイオードＤ２Ｂがオフする。更に、走査電極Ｙの電位がＤＣ−ＤＣコンバータ１の負電位端子１Ｎの電位−Ｖｓ（すなわち、放電維持パルス電圧の下限）まで達する。そのとき、第一のローサイド維持スイッチ素子Ｑ２がオンする（図３Ａ参照）。それにより、走査電極Ｙの電位が放電維持パルス電圧の下限−Ｖｓに維持される。なお、図５Ａでは、モードＶＩＩの期間中には第二のローサイド回収スイッチ素子Ｑ４Ｂはオフとなっているが、モードＶＩＩの期間中にオフすればよい。

アドレス期間に壁電荷が蓄積されるＰＤＰ１０の放電セルでは、放電維持パルス電圧の下限−Ｖｓに壁電圧が加わるので、走査電極Ｙと維持電極Ｘとの間の電圧が放電開始電圧を超える。従って、放電が持続するので、発光が生じる。そのとき、放電電流を維持するための電力がＤＣ−ＤＣコンバータ１から負電位端子１Ｎと第一のローサイド維持スイッチ素子Ｑ２とを通してＰＤＰ１０に供給される。

第二の放電維持パルス発生部４Ｂでは、共振電流が実質的に零まで減衰すると、第三のローサイドダイオードＤ２Ｃがオフする。更に、アドレス電極Ａの電位がアドレス電源４Ａの低電位端子４Ｎの電位−Ｖａまで達する。そのとき、第二のローサイド維持スイッチ素子Ｑ６がオンする（図４参照）。それにより、アドレス電極Ａの電位が低電位端子４Ｎの電位−Ｖａに維持される。なお、図５Ａでは、モードＶＩＩの期間中には第三のローサイド回収スイッチ素子Ｑ４Ｃはオフとなっているが、モードＶＩＩの期間中にオフすればよい。

ここで、アドレス電極Ａの電位−Ｖａは接地電位（≒０）より低く、走査電極Ｙの電位−Ｖｓ以上である：−Ｖｓ≦−Ｖａ＜０。好ましくは、アドレス電極Ａの電位−Ｖａは走査電極Ｙの電位−Ｖｓに近い。それにより、放電セルのアドレス電極Ａ側には正の壁電荷が維持される。

＜モードＶＩＩＩ＞
第一の放電維持パルス発生部２Ａでは、第一のローサイド維持スイッチ素子Ｑ２がオフし、第二のハイサイド回収スイッチ素子Ｑ３Ｂがオンする。それにより、接地端子→第二の回収コンデンサＣＢ→第二のハイサイドダイオードＤ１Ｂ→第二のハイサイド回収スイッチ素子Ｑ３Ｂ→第二の回収インダクタＬＢ→出力端子２Ｃ→維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ→接地スイッチ３Ｂ→接地端子のループが導通する（矢印は電流の向きを表す。図２、３参照）。

そのとき、第二の回収インダクタＬＢ、及び維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹの直列回路が第二の回収コンデンサＣＢから電圧−Ｖｓ／２を印加され、共振する。従って、走査電極Ｙの電位が滑らかに上昇する。

共振電流が実質的に零まで減衰すると、第二のハイサイドダイオードＤ１Ｂがオフし、走査電極Ｙの電位が接地電位（≒０）まで達する。そのとき、双方向スイッチ部Ｑ７がオンすることで走査電極Ｙが接地電位に維持され、モードＩと同じとなる（図３Ａ参照）。

第二の放電維持パルス発生部４Ｂでは、第二のローサイド維持スイッチ素子Ｑ６がオフし、第三のハイサイド回収スイッチ素子Ｑ３Ｃがオンする（図４参照）。それにより、接地端子←接地スイッチ３Ｂ←維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡ←第二の放電維持パルス発生部４Ｂの出力端子４Ｄ←第三の回収インダクタＬＣ←第三のハイサイド回収スイッチ素子Ｑ４Ｃ←第三のハイサイドダイオードＤ１Ｃ←第三の回収コンデンサＣＣ←接地端子のループが導通する（矢印は電流の向きを表す。図２、４参照）。

そのとき、第三の回収インダクタＬＣ、及び維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡの直列回路が第三の回収コンデンサＣＣから電圧−Ｖａ／２を印加され、共振する。従って、アドレス電極Ａの電位が滑らかに上昇する。

共振電流が実質的に零まで減衰するとき、第三のハイサイドダイオードＤ１Ｃがオフし、アドレス電極Ａの電位が接地電位（≒０）まで達する。そのとき、第二のハイサイド維持スイッチ素子Ｑ５がオンしてアドレス電極Ａが接地電位に維持され、モードＩと同じとなる（図３Ａ参照）。

モードＩＩとＶＩとでは、維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹが充電される。各モードでの充電に必要な電力は第一の回収コンデンサＣＡ、及び第二の回収コンデンサＣＢのそれぞれからパネル容量ＣＸＹへ供給される。一方、モードＩＶとＶＩＩＩとでは、維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹが放電する。それにより、モードＩＩとＶＩとで供給される電力がパネル容量ＣＸＹから第一の回収コンデンサＣＡ、及び第二の回収コンデンサＣＢのそれぞれへ回収される。

同様に、モードＶＩで第三の回収コンデンサＣＣからパネル容量ＣＸＡへ供給される電力は、モードＶＩＩＩでパネル容量ＣＸＡから第三の回収コンデンサＣＣへ回収される。

こうして、放電維持パルス電圧の立ち上がり／立ち下がりでは、ＰＤＰ１０のパネル容量ＣＸＹ、ＣＸＡ、ＣＹＡと回収インダクタＬＡ、ＬＢ、ＬＣとが共振し、それらの間で電力が効率良く交換される。すなわち、放電維持パルス電圧の印加時、パネル容量の充放電に起因する無効電力が低減する。

上記の通り、本発明の実施形態１によるＰＤＰ駆動装置３０では、放電維持期間中、維持電極駆動部３が維持電極Ｘを接地する。すなわち、維持電極Ｘの電位を一定値に固定する。これにより、維持電極駆動部３は放電維持パルス発生部を含む必要がなくなる。

上記の例では、図５Ａに示すように、放電維持期間中、アドレス電極Ａには、走査電極Ｙの負パルスに完全に同期して負パルスが印加されているが、これに限定されない。例えば、アドレス電極Ａの電位は、走査電極Ｙの電位が最小値（−Ｖｓ）に達するまでに最小値（−Ｖａ）に達し、かつ、走査電極Ｙの電位が最大値（Ｖｓ）に達するまでに最大値（０）に達するよう制御されてもよい。

なお、放電維持期間中、上記の例とは逆に、走査電極駆動部２が走査電極Ｙを接地し、すなわち走査電極Ｙの電位を一定値に固定し、維持電極駆動部３が第一の放電維持パルス発生部２Ａを含むように構成しても良い。その場合、走査電極駆動部２は放電維持パルス発生部を含む必要がなくなる。

以上のように放電維持期間中、維持電極Ｘ（または走査電極Ｙでもよい）を接地（一定値に固定）することで、維持電極駆動部３（または走査電極駆動部２）において放電維持パルス発生部を除去できる。これにより、放電維持パルス発生部だけ駆動装置全体の面積を低減でき、かつ回路設計の柔軟性が高まる。それ故、本発明の実施形態１によるＰＤＰ駆動装置３０は小型化が容易である。

ところで、特許文献１のＰＤＰ駆動装置では、放電維持期間中、維持電極とともにアドレス電極も常に接地電位に維持されている。そのため、走査電極Ｙが正の電位あるいは負の電位に維持されるごとに、アドレス電極側から放電電流が流れ、ＰＤＰの省電力化において問題があった。また、アドレス電極側には実質上、壁電荷が残留しないので、蛍光体層での電子／イオン衝撃が激しく、蛍光体が損傷を受けやすく、ＰＤＰの長寿命化においても問題があった。これに対し、本実施形態のＰＤＰ駆動装置によれば、アドレス電極の電位を一定電位に固定せず、走査電極の電位に応じて変化させるため、上記の特許文献１の問題は生じ得ない。以下にこれを説明する。

ＰＤＰ１０の各放電セルでは、放電維持期間の開始時、アドレス電極Ａ側に正の壁電荷が蓄積される可能性が高い。

本発明の実施形態１によるＰＤＰ駆動装置３０は放電維持期間中、走査電極Ｙに対する第一の負パルス電圧の印加に同期して、アドレス電極Ａに対して負極性の第二のパルス電圧を印加する（図５ＡのモードＶＩ〜ＶＩＩＩ参照）。

それにより、第一の負パルス電圧の印加期間では、アドレス電極Ａと走査電極Ｙとの間の電圧が維持電極Ｘと走査電極Ｙとの間の電圧より低い。従って、アドレス電極Ａ側では正の壁電荷の消去が抑えられる。すなわち、アドレス電極Ａには放電電流が実質上流れない。更に、アドレス電極Ａ側では電子による衝撃が低減する。

一方、第一の正パルス電圧の印加期間（図５ＡのモードＩＩ〜ＩＶ参照）では、アドレス電極Ａ側に蓄積される正の壁電荷が一定に維持される。すなわち、アドレス電極Ａには放電電流が流れない。

以上の結果、アドレス電極Ａ側では放電維持期間全体を通して、正の壁電荷が一定に維持される。すなわち、アドレス電極Ａには放電電流が実質上流れず、更にアドレス電極Ａ側での電子／イオン衝撃が低減する。

こうして、本発明の実施形態１によるＰＤＰ駆動装置３０によれば、ＰＤＰ１０の消費電力を小さく維持でき、かつＰＤＰ１０の長寿命化が図れる。

ここで、放電維持期間の開始時、アドレス電極Ａ側に蓄積される壁電荷の極性が負である可能性が高いときは、第二のパルス電圧の極性が正に設定されれば良い。その場合、第二のパルス電圧は、走査電極Ｙに対する第一の正パルス電圧の印加に同期してアドレス電極Ａに対して印加される。

アドレス電極Ａ側に蓄積される壁電荷の極性は実際には特定しにくい。従って、例えば実験により、放電維持期間中、正負各極性を持つ第二のパルス電圧を実際に印加し、アドレス電極Ａに流れる放電電流の量を比較する。その放電電流量がより少ないときの極性が第二のパルス電圧の極性として決定されても良い。

第二のパルス電圧は第一の正／負パルス電圧よりパルス幅が小さくても良い。第二のパルス電圧のパルス幅は好ましくは、放電セルでの一回の放電が持続する時間に相当する。その場合、第二のパルス電圧の立ち上がりが第一の正／負パルス電圧の立ち上がりに同期すれば良い。

ここで、第一の放電維持パルス発生部２Ａの他の好適な実施例として、図３Ｂにその等価回路図を示す。第一の放電維持パルス発生部２Ａは、第一のハイサイド維持スイッチ素子Ｑ１、第一のローサイド維持スイッチ素子Ｑ２、双方向スイッチ部Ｑ７、及び電力回収部６Ｄを含む。電力回収部６Ｄの回路は、第四の回収インダクタＬＤ、第四のハイサイドダイオードＤ１Ｄ、第四のローサイドダイオードＤ２Ｄ、第四のハイサイド回収スイッチ素子Ｑ３Ｄ、第四のローサイド回収スイッチ素子Ｑ４Ｄを含む。電力回収部６Ａならびに６Ｂと異なるのは、回収コンデンサＣＡあるいはＣＢが削除され、接続点Ｊ３Ｄが直接接地している点であり、その他の各部の接続形態は同様である。図３Ｂのような電力回収部を用いる場合の放電維持期間中の動作は、図５Ｂのようになる。

＜モードＩ＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７がオフし、第四のハイサイド回収スイッチ素子Ｑ３Ｄがオンする。それにより、接地端子→第四のハイサイドダイオードＤ１Ｄ→第四のハイサイド回収スイッチ素子Ｑ３Ｄ→第四の回収インダクタＬＤ→出力端子２Ｃの経路が導通する（矢印は電流の向きを表す。図３Ｂ参照）。更に、出力端子２Ｃ→維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ→接地スイッチ３Ｂ→接地端子の経路が導通する（矢印は電流の向きを表す。図２参照）。そのとき、第四の回収インダクタＬＤと維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹとの直列回路が共振する。従って、走査電極Ｙの電位が滑らかに上昇する。

第二の放電維持パルス発生部４Ｂでは、第二のローサイド維持スイッチ素子Ｑ６がオフし、第三のハイサイド回収スイッチ素子Ｑ３Ｃがオンする（図４参照）。それにより、接地端子←接地スイッチ３Ｂ←維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡ←第二の放電維持パルス発生部４Ｂの出力端子４Ｄ←第三の回収インダクタＬＣ←第三のハイサイド回収スイッチ素子Ｑ４Ｃ←第三のハイサイドダイオードＤ１Ｃ←第三の回収コンデンサＣＣ←接地端子のループが導通する（矢印は電流の向きを表す。図２、４参照）。そのとき、第三の回収インダクタＬＣ、及び維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡの直列回路が第三の回収コンデンサＣＣから電圧−Ｖａ／２を印加され、共振する。従って、アドレス電極Ａの電位が滑らかに上昇する。

＜モードＩＩ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第四のハイサイドダイオードＤ１Ｄがオフする。更に、走査電極Ｙの電位がＤＣ−ＤＣコンバータ１の正電位端子１Ｐの電位＋Ｖｓ（すなわち、放電維持パルス電圧の上限）まで達する。そのとき、第一のハイサイド維持スイッチ素子Ｑ１がオンする（図３Ｂ参照）。それにより、走査電極Ｙの電位が放電維持パルス電圧の上限＋Ｖｓに維持される。なお、図５Ｂでは、モードＩＩの期間中には第四のハイサイド回収スイッチ素子Ｑ３Ｄはオフとなっているが、モードＩＩの期間中にオンからオフにすればよい。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、スイッチ素子Ｑ６、Ｑ４Ｃがオフ状態に維持される（図４参照）。それにより、アドレス電極Ａが接地電位（≒０）に維持される。なお、図５Ｂでは、モードＩＩの期間中には第三のハイサイド回収スイッチ素子Ｑ３Ｃはオフとなっているが、モードＩＩの期間中にオンからオフにすればよい。

＜モードＩＩＩ＞
第一の放電維持パルス発生部２Ａでは、第一のハイサイド維持スイッチ素子Ｑ１がオフし、第四のローサイド回収スイッチ素子Ｑ４Ｄがオンする。それにより、接地端子←第四のローサイドダイオードＤ２Ｄ←第四のローサイド回収スイッチ素子Ｑ４Ｄ←第四の回収インダクタＬＤ←出力端子２Ｃの経路が導通する（矢印は電流の向きを表す。図３Ｂ参照）。更に、出力端子２Ｃ←維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ←接地スイッチ３Ｂ←接地端子の経路が導通する（矢印は電流の向きを表す。図２参照）。そのとき、第四の回収インダクタＬＤと維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹとの直列回路が共振する。従って、走査電極Ｙの電位が滑らかに下降する。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオフし、第三のローサイド回収スイッチ素子Ｑ４Ｃがオンする（図４参照）。それにより、接地端子→接地スイッチ３Ｂ→維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡ→第二の放電維持パルス発生部４Ｂの出力端子４Ｄ→第三の回収インダクタＬＣ→第三のローサイド回収スイッチ素子Ｑ４Ｃ→第三のローサイドダイオードＤ２Ｃ→第三の回収コンデンサＣＣ→接地端子のループが導通する（矢印は電流の向きを表す。図２、４参照）。そのとき、第三の回収インダクタＬＣ、及び維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡの直列回路が第三の回収コンデンサＣＣから電圧−Ｖａ／２を印加され、共振する。従って、アドレス電極Ａの電位が滑らかに下降する。

＜モードＩＶ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第四のローサイドダイオードＤ２Ｄがオフする。更に、走査電極Ｙの電位がＤＣ−ＤＣコンバータ１の負電位端子１Ｎの電位−Ｖｓ（すなわち、放電維持パルス電圧の下限）まで達する。そのとき、第一のローサイド維持スイッチ素子Ｑ２がオンする（図３Ｂ参照）。それにより、走査電極Ｙの電位が放電維持パルス電圧の下限−Ｖｓに維持される。なお、図５Ｂでは、モードＩＶの期間中には第四のローサイド回収スイッチ素子Ｑ４Ｄはオフとなっているが、モードＩＶの期間中にオフすればよい。

第二の放電維持パルス発生部４Ｂでは、共振電流が実質的に零まで減衰すると、第三のローサイドダイオードＤ２Ｃがオフする。更に、アドレス電極Ａの電位がアドレス電源４Ａの低電位端子４Ｎの電位−Ｖａまで達する。そのとき、第二のローサイド維持スイッチ素子Ｑ６がオンする（図４参照）。それにより、アドレス電極Ａの電位が低電位端子４Ｎの電位−Ｖａに維持される。なお、図５Ｂでは、モードＩＶの期間中には第三のローサイド回収スイッチ素子Ｑ４Ｃはオフとなっているが、モードＩＶの期間中にオフすればよい。

実施形態２
実施形態１では、放電維持期間中においてのみ維持電極（または走査電極）の電位を一定値に固定して駆動するＰＤＰ駆動装置の構成、動作を説明したが、本実施形態では、放電維持期間に加えて初期化期間及びアドレス期間においても維持電極（または走査電極）の電位を一定値に固定して駆動するＰＤＰ駆動装置の構成、動作を説明する。本実施形態によれば、維持電極（または走査電極）を駆動するための回路を完全に省略できるため、ＰＤＰ駆動装置のさらなる小型化が図れる。

本発明の実施形態２によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図１参照）と同様な構成を有する。従って、その構成についての説明は上記の実施形態１についての説明、及び図１を援用する。

図６は、ＰＤＰ１０と本発明の実施形態２によるＰＤＰ駆動装置３０との等価回路を示すブロック図である。図２と図６とでは、同様な構成要素に対して同じ符号が付される。

本発明の実施形態２では上記の実施形態１とは異なり、維持電極駆動部３が初期化／走査パルス発生部を含まず、代わりにアドレス電極駆動部４が第二の初期化パルス発生部４Ｅを含む。それにより、維持電極駆動部３が実質的な回路を含まず、単に維持電極Ｘと接地端子との接続部に過ぎない。すなわち、維持電極Ｘは常に接地電位（≒０）に維持される。

図７は、走査電極駆動部２の等価回路図である。走査電極駆動部２は、第一の放電維持パルス発生部２Ａと第一の初期化／走査パルス発生部２Ｂとを有する。

第一の放電維持パルス発生部２Ａの構成は上記の実施形態１による第一の放電維持パルス発生部２Ａの構成と同様である（図３Ａあるいは図３Ｂ参照）。従って、図３Ａ、図３Ｂと図７とでは、同様な構成要素に対して同じ符号が付される。更に、それら同様な構成要素についての説明は上記の実施形態１についての説明を援用する。

特に、電力回収部６の回路構成は上記の実施形態１による電力回収部６の回路構成（図３Ａあるいは図３Ｂ参照）と同様である。従って、図７では、電力回収部６の等価回路については図示を省略する。更に、その等価回路についての説明は上記の実施形態１についての説明、及び図３Ａあるいは図３Ｂを援用する。

第一の初期化／走査パルス発生部２Ｂは、三つの定電圧源Ｅ１、Ｅ２、Ｅ３；二つのランプ波形発生部ＱＲ１、ＱＲ２；二つの分離スイッチ素子ＱＳ１、ＱＳ２；バイパススイッチ素子ＱＢ；及び、走査スイッチ部２Ｄを含む。

三つの定電圧源Ｅ１、Ｅ２、Ｅ３はそれぞれ、例えばＤＣ−ＤＣコンバータ１から印加される直流電圧に基づき、正極と負極との間の電圧を一定値Ｖ１、Ｖ２、Ｖ３に維持する。

第一の定電圧源Ｅ１の電圧Ｖ１は初期化パルス電圧の上限と正電位端子１Ｐの電位＋Ｖｓとの差に等しい。すなわち、（初期化パルス電圧の上限）＝Ｖｓ＋Ｖ１。

第二の定電圧源Ｅ２の電圧Ｖ２は走査パルス電圧とは逆極性を持ち、走査パルス電圧の下限と大きさが等しい。すなわち、（走査パルス電圧の下限）＝−Ｖ２。ここで、初期化パルス電圧の下限は走査パルス電圧の下限と等しい。

第三の定電圧源Ｅ３の電圧Ｖ３は走査パルス電圧の振幅（上限と下限との差）と等しい。すなわち、（走査パルス電圧の上限）＝Ｖ３−Ｖ２。

二つのランプ波形発生部ＱＲ１、ＱＲ２はそれぞれ、例えばＮＭＯＳを含む。そのＮＭＯＳのゲートとドレインとは少なくともコンデンサを含む回路で接続される。ランプ波形発生部ＱＲ１、ＱＲ２がオンするとき、各波形発生部のドレインとソース間電圧が実質的に一定の速度で零まで変化する。

走査スイッチ部２Ｄは実際には複数の走査電極Ｙ１、Ｙ２、…（図１参照）と同数だけ設けられ、走査電極Ｙ１、Ｙ２、…のそれぞれに一つずつ接続される。

走査スイッチ部２Ｄのそれぞれは、ハイサイド走査スイッチ素子ＱＹ１とローサイド走査スイッチ素子ＱＹ２との直列接続を含む。

ハイサイド走査スイッチ素子ＱＹ１のソースはローサイド走査スイッチ素子ＱＹ２のドレインに接続される。その接続点Ｊ５は更に、対応する走査電極Ｙに接続される。

二つの分離スイッチ素子ＱＳ１、ＱＳ２が、第一の放電維持パルス発生部２Ａの出力端子２Ｃとローサイド走査スイッチ素子ＱＹ２のソースとの間に直列に接続される。ここで、二つの分離スイッチ素子ＱＳ１とＱＳ２との間は、互いのドレインが接続される。一方、第一の分離スイッチ素子ＱＳ１のソースが第一の放電維持パルス発生部２Ａの出力端子２Ｃに接続され、第二の分離スイッチ素子ＱＳ２のソースがローサイド走査スイッチ素子ＱＹ２のソースに接続される。

放電維持期間では二つの分離スイッチ素子ＱＳ１、ＱＳ２、及びローサイド走査スイッチ素子ＱＹ２がオンし、第一の放電維持パルス発生部２Ａの出力端子２Ｃと走査電極Ｙとの間を短絡させる（上記の実施形態１についての説明を参照）。そのとき、それらのスイッチ素子ＱＳ１、ＱＳ２、及びＱＹ２にはＰＤＰ１０の放電電流及びパネル容量の充放電電流が流れる。従って、二つの分離スイッチ素子ＱＳ１、ＱＳ２は好ましくは、電流容量が大きい。例えば、分離スイッチ素子ＱＳ１、ＱＳ２はそれぞれ、複数のスイッチ素子の並列接続であっても良い。

第一の定電圧源Ｅ１の負極は第一の分離スイッチ素子ＱＳ１のソースに接続され、正極はハイサイドランプ波形発生部ＱＲ１のドレインに接続される。ハイサイドランプ波形発生部ＱＲ１のソースは第一の分離スイッチ素子ＱＳ１のドレインに接続される。すなわち、第一の定電圧源Ｅ１とハイサイドランプ波形発生部ＱＲ１との直列接続が、第一の分離スイッチ素子ＱＳ１と並列に接続される。

第二の定電圧源Ｅ２の正極は接地され、負極はローサイドランプ波形発生部ＱＲ２とバイパススイッチ素子ＱＢとのそれぞれのソースに接続される。ローサイドランプ波形発生部ＱＲ２とバイパススイッチ素子ＱＢとのそれぞれのドレインはローサイド走査スイッチ素子ＱＹ２のソースに接続される。すなわち、ローサイドランプ波形発生部ＱＲ２とバイパススイッチ素子ＱＢとがローサイド走査スイッチ素子ＱＹ２のソースと第二の定電圧源Ｅ２の負極との間に、並列に、かつ同じ極性で接続される。ここで、ローサイドランプ波形発生部ＱＲ２の電流容量が十分に大きいとき、バイパススイッチ素子ＱＢは設置されなくても良い。

第三の定電圧源Ｅ３の正極はハイサイド走査スイッチ素子ＱＹ１のドレインに接続され、負極はローサイド走査スイッチ素子ＱＹ２のソースに接続される。

なお、初期化／走査パルス発生部２Ｂは上述した回路構成以外の回路であってもよい。ＰＤＰ１０に必要な初期化および走査が可能な電圧を走査電極に印加できる回路構成であればよく、本願の発明は初期化／走査パルス発生部２Ｂの回路構成が上述したものに限定されない。

図８は、アドレス電極駆動部４の等価回路図である。

アドレス電極駆動部４は、第二の放電維持パルス発生部４Ｂ、アドレスパルス発生部４Ｃ、及び第二の初期化パルス発生部４Ｅを有する。

第二の放電維持パルス発生部４Ｂの構成は上記の実施形態１による第二の放電維持パルス発生部４Ｂの構成と同様である（図４参照）。従って、図４と図８とでは、同様な構成要素に対して同じ符号が付される。更に、それら同様な構成要素についての説明は上記の実施形態１についての説明を援用する。

特に、第三の電力回収回路６Ｃの構成は上記の実施形態１による第三の電力回収回路６Ｃの構成（図４参照）と同様である。従って、図８では、第三の電力回収回路６Ｃの等価回路については図示を省略する。更に、その等価回路についての説明は上記の実施形態１についての説明、及び図４を援用する。

第二の初期化パルス発生部４Ｅは、第四の定電圧源Ｅ４、ハイサイドスイッチ素子である第三の分離スイッチ素子ＱＳ３、及びローサイドスイッチ素子Ｑ８を含む。

アドレスパルス発生部４Ｃは第五の定電圧源Ｅ５とアドレススイッチ部４Ｆとを含む。

二つの定電圧源Ｅ４、Ｅ５はそれぞれ、例えばＤＣ−ＤＣコンバータ１から印加される直流電圧に基づき、正極と負極との間の電圧を一定値Ｖ４、Ｖ５に維持する。

第四の定電圧源Ｅ４の電圧Ｖ４はアドレスパルス電圧とは逆極性を持ち、アドレスパルス電圧の下限と大きさが等しい。すなわち、（アドレスパルス電圧の下限）＝−Ｖ４。

ここで、第四の定電圧源Ｅ４の電圧Ｖ４はアドレス電源４Ａ（図６参照）の出力電圧Ｖａより高くても低くても良い。図８では、第四の定電圧源Ｅ４の電圧Ｖ４がアドレス電源４Ａの出力電圧Ｖａより高い場合が例示される：Ｖ４＞Ｖａ。

第五の定電圧源Ｅ５の電圧Ｖ５は、アドレスパルス電圧の振幅（上限と下限との差）と等しい。すなわち、（アドレスパルス電圧の上限）＝Ｖ５−Ｖ４。第五の定電圧源Ｅ５の電圧Ｖ５は特に、第四の定電圧源Ｅ４の電圧Ｖ４より低い：Ｖ５＜Ｖ４。それにより、アドレスパルス電圧の上限は負である。

第三の分離スイッチ素子ＱＳ３とローサイドスイッチ素子Ｑ８とは例えば、ＭＯＳＦＥＴで
ある。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。

アドレススイッチ部４Ｆは実際には複数のアドレス電極Ａ１、Ａ２、…（図１参照）と同数だけ設けられ、アドレス電極Ａ１、Ａ２、…のそれぞれに一つずつ接続される。

アドレススイッチ部４Ｆのそれぞれは、ハイサイドアドレススイッチ素子ＱＡ１とローサイドアドレススイッチ素子ＱＡ２との直列接続を含む。

二つのアドレススイッチ素子ＱＡ１、ＱＡ２は例えば、ＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。

ハイサイドアドレススイッチ素子ＱＡ１のソースはローサイドアドレススイッチ素子ＱＡ２のドレインに接続される。その接続点Ｊ６は更に、対応するアドレス電極Ａに接続される。

第五の定電圧源Ｅ５の正極は、ハイサイドアドレススイッチ素子ＱＡ１のドレインに接続され、負極はローサイドアドレススイッチ素子ＱＡ２のソースに接続される。

第四の定電圧源Ｅ４の電圧Ｖ４がアドレス電源４Ａの出力電圧Ｖａより高い場合（Ｖ４＞Ｖａ）、図８に示されるように、第三の分離スイッチ素子ＱＳ３のソースがローサイドアドレススイッチ素子ＱＡ２のソースに接続され、ドレインが第二の放電維持パルス発生部４Ｂの出力端子４Ｄに接続される。放電維持期間では、第三の分離スイッチ素子ＱＳ３とローサイドアドレススイッチ素子ＱＡ２とがオンし、第二の放電維持パルス発生部４Ｂの出力端子４Ｄとアドレス電極Ａとの間を短絡させる（上記の実施形態１についての説明を参照）。

第四の定電圧源Ｅ４の正極は接地され、負極はローサイドスイッチ素子Ｑ８のソースに接続される。ローサイドスイッチ素子Ｑ８のドレインが第三の分離スイッチ素子ＱＳ３のソースに接続される。

第四の定電圧源Ｅ４の電圧Ｖ４がアドレス電源４Ａの出力電圧Ｖａより低い場合（Ｖ４＜Ｖａ）、図８とは異なり、ローサイドアドレススイッチ素子ＱＡ２のソースと第二の放電維持パルス発生部４Ｂの出力端子４Ｄとの間は短絡される（図示せず）。

更に、第三の分離スイッチ素子ＱＳ３とローサイドスイッチ素子Ｑ８とは互いに逆極性で直列に接続され、双方向スイッチを構成する。その双方向スイッチは第四の定電圧源Ｅ４の負極とローサイドアドレススイッチ素子ＱＡ２のソースとの間に接続される（図示せず）。

図９は、本発明の実施形態２について、初期化期間、アドレス期間、及び放電維持期間のそれぞれでの、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａそれぞれの電位変化、並びに走査電極駆動部２に含まれるスイッチ素子Ｑ１、Ｑ２、ＱＳ１、ＱＳ２、Ｑ７、ＱＢ、ＱＲ１、ＱＲ２、ＱＹ１、ＱＹ２のオン期間、及び、アドレス電極駆動部４に含まれるスイッチ素子Ｑ５、Ｑ６、ＱＳ３、Ｑ８、ＱＡ１、ＱＡ２のオン期間を示す波形図である。図９では、それぞれのスイッチ素子のオン期間が斜線部で示される。

ここで、第四の定電圧源Ｅ４の電圧Ｖ４がアドレス電源４Ａの出力電圧Ｖａより高い場合（Ｖ４＞Ｖａ）が想定される。第四の定電圧源Ｅ４の電圧Ｖ４がアドレス電源４Ａの出力電圧Ｖａより低い場合（Ｖ４＜Ｖａ）、第三の分離スイッチ素子ＱＳ３のオン期間は図９に示されるローサイドスイッチ素子Ｑ８のオン期間と一致する。

本発明の実施形態２によるＰＤＰ駆動装置３０では従来の駆動装置とは異なり、維持電極Ｘが常に接地電位（≒０）に維持される。

初期化期間では、走査電極Ｙとアドレス電極Ａとの電位が初期化パルス電圧の印加で変化する。

初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードＩ〜ＶＩに分けられる。

＜モードＩ＞
走査電極駆動部２では二つの分離スイッチ素子ＱＳ１、ＱＳ２、双方向スイッチ部Ｑ７、及びローサイド走査スイッチ素子ＱＹ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される（図７参照）。それにより走査電極Ｙが接地電位（≒０）に維持される。

アドレス電極駆動部４では第二のハイサイド維持スイッチ素子Ｑ５、第三の分離スイッチ素子ＱＳ３、及びローサイドアドレススイッチ素子ＱＡ２がオン状態に維持される。残りのスイッチ素子はオフ状態に維持される（図８参照）。それによりアドレス電極Ａは接地電位に維持される。

＜モードＩＩ＞
走査電極駆動部２では第一のハイサイド維持スイッチ素子Ｑ１がオンし、双方向スイッチ部Ｑ７がオフする。そのとき、二つの分離スイッチ素子ＱＳ１、ＱＳ２、及び、ローサイド走査スイッチ素子ＱＹ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Ｙの電位が正電位端子１Ｐの電位＋Ｖｓまで上昇する。

アドレス電極駆動部４ではモードＩの状態が維持される。それによりアドレス電極Ａは接地電位（≒０）に維持される。

＜モードＩＩＩ＞
走査電極駆動部２では第一の分離スイッチ素子ＱＳ１がオフし、ハイサイドランプ波形発生部ＱＲ１がオンする。そのとき、第一のハイサイド維持スイッチ素子Ｑ１、第二の分離スイッチ素子ＱＳ２、及びローサイド走査スイッチ素子ＱＹ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Ｙの電位が一定の速度で、正電位端子１Ｐの電位＋Ｖｓから初期化パルス電圧の上限Ｖｓ＋Ｖ１まで上昇する。

こうして、ＰＤＰ１０の全ての放電セルでは一様に、印加電圧が初期化パルス電圧の上限Ｖｓ＋Ｖ１まで比較的緩やかに上昇する。それにより一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。

＜モードＩＶ＞
走査電極駆動部２では第一の分離スイッチ素子ＱＳ１がオンし、ハイサイドランプ波形発生部ＱＲ１がオフする。そのとき、第一のハイサイド維持スイッチ素子Ｑ１、第二の分離スイッチ素子ＱＳ２、及びローサイド走査スイッチ素子ＱＹ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Ｙの電位が正電位端子１Ｐの電位＋Ｖｓまで下降する。

こうして、ＰＤＰ１０の全ての放電セルでは放電が停止し、微弱な発光が止まる。

＜モードＶ＞
走査電極駆動部２ではモードＩＶの状態が維持される。従って、走査電極Ｙの電位が正電位端子１Ｐの電位＋Ｖｓに維持される。

アドレス電極駆動部４では、第二のハイサイド維持スイッチ素子Ｑ５と第三の分離スイッチ素子ＱＳ３とがオフし、ローサイドスイッチ素子Ｑ８がオンする。そのとき、ローサイドアドレススイッチ素子ＱＡ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それによりアドレス電極Ａの電位がアドレスパルス電圧の下限−Ｖ４まで下降する。ここで、アドレス電極Ａと他の電極との間で放電が生じないように、アドレスパルス電圧の下限−Ｖ４は設定される。
＜モードＶＩ＞
走査電極駆動部２では、第一のハイサイド維持スイッチ素子Ｑ１と第二の分離スイッチ素子ＱＳ２とがオフし、ローサイドランプ波形発生部ＱＲ２がオンする。そのとき、第一の分離スイッチ素子ＱＳ１とローサイド走査スイッチ素子ＱＹ２とがオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Ｙの電位が一定の速度で、正電位端子１Ｐの電位＋Ｖｓから初期化パルス電圧の下限−Ｖ２まで下降する。

アドレス電極駆動部４ではモードＶの状態が維持される。それによりアドレス電極Ａはアドレスパルス電圧の下限−Ｖ４に維持される。

こうして、ＰＤＰ１０の放電セルにはモードＩＩ〜Ｖでの印加電圧とは逆極性の電圧が印加される。それにより、放電セルの全てで壁電荷が一様に除去され、均一化される。そのとき、印加電圧は比較的緩やかに下降するので、放電セルの発光は微弱に抑えられる。

特にアドレス電極Ａが負電位−Ｖ４に維持されるので、放電セルのアドレス電極Ａ側では電子による衝撃が抑えられる。

アドレス期間中、走査電極駆動部２では、ローサイドランプ波形発生部ＱＲ２がオフし、バイパススイッチ素子ＱＢがオンする。それにより、ローサイド走査スイッチ素子ＱＹ２のソース（あるいはエミッタ）は走査パルス電圧の下限−Ｖ２に維持される。更に例えば、双方向スイッチ部Ｑ７がオンする。そのとき、第一の分離スイッチ素子ＱＳ１がオン状態に維持される。

アドレス電極駆動部４では、ローサイドスイッチ素子Ｑ８がオン状態に維持され、第三の分離スイッチ素子ＱＳ３がオフ状態に維持される。それにより、ローサイドアドレススイッチ素子ＱＡ２のソース（あるいはエミッタ）がアドレスパルス電圧の下限−Ｖ４に維持される。

アドレス期間の開始時、走査電極駆動部２は全ての走査電極Ｙ１、Ｙ２、Ｙ３、…（図１参照）について、ハイサイド走査スイッチ素子ＱＹ１をオン状態に維持し、ローサイド走査スイッチ素子ＱＹ２をオフ状態に維持する。それにより、全ての走査電極Ｙの電位が一様に走査パルス電圧の上限Ｖ３−Ｖ２に維持される。

走査電極駆動部２は続いて、走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれの電位を順次、次のように変化させる（図９に示される走査パルス電圧ＳＰ参照）。走査電極の一つＹが選択されるとき、その走査電極Ｙに接続されるハイサイド走査スイッチ素子ＱＹ１がオフし、ローサイド走査スイッチ素子ＱＹ２がオンする。それにより、その走査電極Ｙの電位が走査パルス電圧の下限−Ｖ２まで下降する。その走査電極Ｙの電位が所定時間、走査パルス電圧の下限−Ｖ２に維持されるとき、その走査電極Ｙに接続されるローサイド走査スイッチ素子ＱＹ２がオフし、ハイサイド走査スイッチ素子ＱＹ１がオンする。それにより、その走査電極Ｙの電位が走査パルス電圧の上限Ｖ３−Ｖ２まで上昇する。

走査電極駆動部２は走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれに接続される走査スイッチ素子対Ｑ１Ｙ、Ｑ２Ｙについて、上記と同様なスイッチング動作を順次行う。こうして、走査パルス電圧ＳＰが走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれに対し順次、印加される。

アドレス期間の開始時、アドレス電極駆動部４は全てのアドレス電極Ａ１、Ａ２、Ａ３、…（図１参照）について、ローサイドアドレススイッチ素子ＱＡ２をオン状態に維持し、ハイサイドアドレススイッチ素子ＱＡ１をオフ状態に維持する。それにより、全てのアドレス電極Ａの電位が一様にアドレスパルス電圧の下限−Ｖ４に維持される。そのとき、走査電極Ｙとアドレス電極Ａとの間には、走査パルス電圧の上限Ｖ３−Ｖ２とアドレスパルス電圧の下限−Ｖ４との差に相当する電圧Ｖ３−Ｖ２＋Ｖ４が維持される。

アドレス期間中、アドレス電極駆動部４は、外部から入力される映像信号に基づきアドレス電極の一つＡを選択し、その選択されたアドレス電極Ａの電位を所定時間、アドレスパルス電圧の上限Ｖ５−Ｖ４まで上昇させる。

例えば図９に示される区間ＳＰでは、走査パルス電圧が走査電極の一つＹに印加されると同時にアドレスパルス電圧がアドレス電極の一つＡに印加される。そのとき、その走査電極Ｙとアドレス電極Ａとの間には、走査パルス電圧の下限−Ｖ２とアドレスパルス電圧の上限Ｖ５−Ｖ４との差に相当する電圧−Ｖ２＋Ｖ４−Ｖ５が印加される。その電圧は走査電極とアドレス電極との他の組合せの間の電圧より高い。従って、区間ＳＰで同時に選択される走査電極Ｙとアドレス電極Ａとの間の交差点に位置する放電セルでは、走査電極Ｙとアドレス電極Ａとの間で放電が生じる。それにより、その放電セルの特に走査電極Ｙ上には、他の放電セルより多量の壁電荷が蓄積される。

放電維持期間中、走査電極駆動部２は、二つの分離スイッチ素子ＱＳ１、ＱＳ２、及びローサイド走査スイッチ素子ＱＹ２をオン状態に維持する。それにより、第一の放電維持パルス発生部２Ａの出力端子２Ｃと走査電極Ｙとの間を短絡させる。一方、アドレス電極駆動部４は第三の分離スイッチ素子ＱＳ３とローサイドアドレススイッチ素子ＱＡ２とをオン状態に維持する。それにより、第二の放電維持パルス発生部４Ｂの出力端子４Ｄとアドレス電極Ａとの間を短絡させる。

その状態で、第一の放電維持パルス発生部２Ａと第二の放電維持パルス発生部４Ｂとが上記の実施形態１と同様に動作する。それにより、放電維持パルス電圧が走査電極Ｙとアドレス電極Ａとに対して実施形態１と同様に印加される（図５Ａ参照）。そのとき、アドレス期間に比較的多量の壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。

上記の通り、本発明の実施形態２によるＰＤＰ駆動装置３０は、維持電極Ｘが常に接地電位に維持される。すなわち、維持電極駆動部３が維持電極Ｘと接地端子との間の単なる接続部で良い。その代わり、アドレス電極駆動部４がアドレスパルス発生部４Ｃの他に、第二の放電維持パルス発生部４Ｂと第二の初期化パルス発生部４Ｅとを含む必要がある。

これにより、維持電極Ｘの電位を駆動するための駆動回路を完全に除去することができ、実施の形態１の場合に対して更に回路規模を低減できる。更に、各パルス電圧の発生部と電源とがＰＤＰ１０の走査電極Ｙ側に集中して配置可能となる。すなわちＰＤＰ駆動装置３０のノイズ源と熱源とがＰＤＰ１０の走査電極Ｙ側に集約されるため、ノイズ／熱対策が容易となる。

例えばチューナ等、比較的ノイズに弱い高周波回路は、ＰＤＰ１０の維持電極Ｘ側に配置すれば良い。そのとき、ＰＤＰ駆動装置３０からのノイズによる悪影響が効果的に回避される。

また、例えばファン等の冷却装置による冷却範囲がＰＤＰ１０の走査電極Ｙ側に限定されても良い。そのとき、その冷却効率が効果的に向上する。

なお、図９では放電維持期間中の電圧波形として図３Ａに示した回収回路部を想定した波形を記載したが、図３Ｂに示した回収回路部を用いてもよく、その場合の放電維持期間中の電圧波形および各スイッチ素子のオンオフ状態は図５Ｂのようになる。

実施形態３
実施形態１、２では、放電維持期間において維持電極（または走査電極）の電位を一定値に固定しつつ、アドレス電極Ａに対して負極性のパルス電圧を印加する例を説明したが、本実施形態では、アドレス電極Ａに対して正極性のパルス電圧を印加しつつ、放電維持期間において維持電極（または走査電極）の電位を一定値に固定する例を説明する。

本発明の実施形態３によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図１参照）と同様な構成を有する。従って、その構成についての説明は上記の実施形態１についての説明、及び図１を援用する。

図１０は、ＰＤＰ１０と本発明の実施形態３によるＰＤＰ駆動装置３０との等価回路を示すブロック図である。図２と図１０とでは、同様な構成要素に対して同じ符号が付される。

本発明の実施形態３では、アドレス電極駆動部４に含まれる第二の放電維持パルス発生部４Ｂに印加される電圧の接地基準が、実施形態１と異なる。すなわち、アドレス電源４Ｈは正の直流電圧源であり、すなわち、高電位端子４Ｇを一定の正電位Ｖｅとし、低電位端子４Ｎを接地電位に維持する。

第二の放電維持パルス発生部４Ｂの具体的な回路構成は図４と同様であるため、上記の実施形態１についての説明及び図４を援用する。実施形態１との違いは、上述したように高電位端子４Ｇと低電位端子４Ｎに印加される電圧が異なる点であるため、回収コンデンサＣＣの電位は実質的にはＶｅ／２となる。

第一の放電維持パルス発生部２Ａの回路構成が実施形態１の図３Ａの場合における第二の放電維持パルス発生部４Ｂの維持放電期間中の具体的な動作およびＰＤＰ１０に印加される各電圧波形を図１１Ａに示す。

図１１Ａに示すように、本実施形態では、維持放電期間中において、維持電極Ｘの電位を接地電位に制御するとともに、アドレス電極Ａの電位を走査電極Ｙの電位変化に応じて正電位Ｖｅまたは接地電位０のいずれかに制御している。より具体的には、走査電極Ｙの電位が最大値（Ｖｓ）にある期間中に、アドレス電極Ａの電位を正電位Ｖｅから接地電位０に変化させ、走査電極Ｙの電位が最小値（−Ｖｓ）にある期間中に、アドレス電極Ａの電位を接地電位０から正電位Ｖｅに変化させている。なお、アドレス電極Ａの電位は、走査電極Ｙの電位が最小値（−Ｖｓ）から立ち上がった後、再度最小値（−Ｖｓ）に立ち下がるまでの期間中に、正電位Ｖｅから接地電位０に達するように変化させ、かつ、走査電極Ｙの電位が最小値（−Ｖｓ）に達した後、最大値（Ｖｓ）に達するまでの期間中に接地電位０から正電位Ｖｅに達するように変化させればよい。例えば、図１１Ａにおいて、アドレス電極Ａの電位は、モードＸＩＩからモードＶＩＩＩまでの間に正電位Ｖｅから接地電位０に達するように、かつ、モードＩＸからモードＩＩまでの間に接地電位０から正電位Ｖｅに達するように変化させればよい。

印加する電圧の変化に応じ、次の１２のモードＩ〜ＸＩＩに分けられる。

＜モードＩ＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７がオン状態に維持され、第一のハイサイド維持スイッチ素子Ｑ１、第一のローサイド維持スイッチ素子Ｑ２、第一のハイサイド回収スイッチ素子Ｑ３Ａ、第二のハイサイド回収スイッチ素子Ｑ４Ａ、第二のローサイド回収スイッチ素子Ｑ４Ｂがオフ状態に維持される（図３Ａ参照）。それにより、走査電極Ｙが接地電位（≒０）に維持される。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、第二のローサイド維持スイッチ素子Ｑ６、第三のハイサイド回収スイッチ素子Ｑ４Ｃがオフ状態に維持される（図４参照）。それにより、アドレス電極Ａが高電位（≒Ｖｅ）に維持される。なお、図１１Ａでは、第二のハイサイド回収スイッチ素子Ｑ３Ｂならびに第三のハイサイド回収スイッチ素子Ｑ３Ｃはオフとなっているが、オンでもよい。第二のハイサイド回収スイッチ素子Ｑ３ＢはモードＶＩＩを終了する期間までにオフすればよく、モードＩからモードＶＩＩまでのいずれの期間にオフしてもよい。また、第三のハイサイド回収スイッチ素子Ｑ３Ｃは、モードＩＩＩを終了する期間までにオフすればよく、モードＩからモードＩＩＩあるいはモードＸＩ、モードＸＩＩのいずれの期間にオフしてもよい。

＜モードＩＩ＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７がオフし、第一のハイサイド回収スイッチ素子Ｑ３Ａがオンする。それにより、接地端子→第一の回収コンデンサＣＡ→第一のハイサイドダイオードＤ１Ａ→第一のハイサイド回収スイッチ素子Ｑ３Ａ→第一の回収インダクタＬＡ→出力端子２Ｃの経路が導通する（矢印は電流の向きを表す。図３Ａ参照）。更に、出力端子２Ｃ→維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ→接地スイッチ３Ｂ→接地端子の経路が導通する（矢印は電流の向きを表す。図１０参照）。そのとき、第一の回収インダクタＬＡと維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹとの直列回路が第一の回収コンデンサＣＡから電圧Ｖｓ／２を印加され、共振する。従って、走査電極Ｙの電位が滑らかに上昇する。第二の放電維持パルス発生部４Ｂでは、モードＩと同様の動作をする。

＜モードＩＩＩ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第一のハイサイドダイオードＤ１Ａがオフする。更に、走査電極Ｙの電位がＤＣ−ＤＣコンバータ１の正電位端子１Ｐの電位＋Ｖｓ（すなわち、放電維持パルス電圧の上限）まで達する。そのとき、第一のハイサイド維持スイッチ素子Ｑ１がオンする（図３Ａ参照）。それにより、走査電極Ｙの電位が放電維持パルス電圧の上限＋Ｖｓに維持される。なお、図１１Ａでは、第一のハイサイド回収スイッチ素子Ｑ３Ａはオフとなっているが、オンでもよい。第一のハイサイド回収スイッチ素子Ｑ３ＡはモードＶを終了する期間までにオフすればよく、モードＩＩＩからモードＶまでのいずれの期間にオフしてもよい。

第二の放電維持パルス発生部４Ｂでは、モードＩと同様の動作をする。

＜モードＩＶ＞
第一の放電維持パルス発生部２Ａでは、モードＩＩＩと同様の動作をするが、放電は終了している。第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオフし、第三のローサイド回収スイッチ素子Ｑ４Ｃがオンする（図４参照）。それにより、接地端子→接地スイッチ３Ｂ→維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡ→第二の放電維持パルス発生部４Ｂの出力端子４Ｄ→第三の回収インダクタＬＣ→第三のローサイド回収スイッチ素子Ｑ４Ｃ→第三のローサイドダイオードＤ２Ｃ→第三の回収コンデンサＣＣ→接地端子のループが導通する（矢印は電流の向きを表す。図１０、４参照）。そのとき、第三の回収インダクタＬＣ、及び維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡの直列回路が第三の回収コンデンサＣＣから電圧Ｖｅ／２を印加され、共振する。従って、アドレス電極Ａの電位が滑らかに下降する。

＜モードＶ＞
第一の放電維持パルス発生部２Ａでは、モードＩＶと同様の動作をする。第二の放電維持パルス発生部４Ｂでは、共振電流が実質的に零まで減衰すると、第三のローサイドダイオードＤ２Ｃがオフする。更に、アドレス電極Ａの電位がアドレス電源４Ｈの低電位端子４Ｎの電位すなわち接地電位まで達する。そのとき、第二のローサイド維持スイッチ素子Ｑ６がオンする（図４参照）。それにより、アドレス電極Ａの電位が接地電位に維持される。なお、図１１Ａでは、モードＶの期間中には第三のローサイド回収スイッチ素子Ｑ４Ｃはオフとなっているが、オンでもよい。第三のローサイド回収スイッチ素子Ｑ４ＣはモードＩＸが終了するまでにオフすればよく、モードＶからモードＩＸまでのいずれの期間にオフしてもよい。

＜モードＶＩ＞
走査電極Ｙの電位が所定時間、放電維持パルス電圧の上限＋Ｖｓに維持された後、第一の放電維持パルス発生部２Ａでは、第一のハイサイド維持スイッチ素子Ｑ１がオフし、第一のローサイド回収スイッチ素子Ｑ４Ａがオンする。それにより、接地端子←第一の回収コンデンサＣＡ←第一のローサイドダイオードＤ２Ａ←第一のローサイド回収スイッチ素子Ｑ４Ａ←第一の回収インダクタＬＡ←出力端子２Ｃの経路が導通する（矢印は電流の向きを表す。図３Ａ参照）。更に、出力端子２Ｃ←維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ←接地スイッチ３Ｂ←接地端子の経路が導通する（矢印は電流の向きを表す。図１０参照）。そのとき、第一の回収インダクタＬＡと維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹとの直列回路が第一の回収コンデンサＣＡから電圧Ｖｓ／２を印加され、共振する。従って、走査電極Ｙの電位が滑らかに下降する。第二の放電維持パルス発生部４Ｂでは、モードＶと同じ動作をする。

＜モードＶＩＩ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第一のローサイドダイオードＤ２Ａがオフする。更に、走査電極Ｙの電位が接地電位（≒０）まで達する。そのとき、双方向スイッチ部Ｑ７がオンする（図３Ａ参照）。それにより、走査電極Ｙが接地電位に維持される。なお、図１１Ａでは、モードＶＩＩの期間中には第一のローサイド回収スイッチ素子Ｑ４Ａはオフとなっているが、オンでもよい。第一のローサイド回収スイッチ素子Ｑ４ＡはモードＩが終了するまでにオフすればよく、モードＶＩＩからモードＸＩＩおよびモードＩまでのいずれの期間にオフしてもよい。第二の放電維持パルス発生部４Ｂでは、モードＶＩと同じ動作をする。

＜モードＶＩＩＩ＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７がオフし、第二のローサイド回収スイッチ素子Ｑ４Ｂがオンする。それにより、接地端子←第二の回収コンデンサＣＢ←第二のローサイドダイオードＤ２Ｂ←第二のローサイド回収スイッチ素子Ｑ４Ｂ←第二の回収インダクタＬＢ←出力端子２Ｃ←維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ←接地スイッチ３Ｂ←接地端子のループが導通する（矢印は電流の向きを表す。図２、３Ａ参照）。そのとき、第二の回収インダクタＬＢ、及び維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹの直列回路が第二の回収コンデンサＣＢから電圧−Ｖｓ／２を印加され、共振する。従って、走査電極Ｙの電位が滑らかに下降する。第二の放電維持パルス発生部４Ｂでは、モードＶＩＩと同じ動作をする。

＜モードＩＸ＞
第一の放電維持パルス発生部２Ａでは、モードＶＩＩＩにて発生している共振電流が実質的に零まで減衰すると、第二のローサイドダイオードＤ２Ｂがオフする。更に、走査電極Ｙの電位がＤＣ−ＤＣコンバータ１の負電位端子１Ｎの電位−Ｖｓ（すなわち、放電維持パルス電圧の下限）まで達する。そのとき、第一のローサイド維持スイッチ素子Ｑ２がオンする（図３Ａ参照）。それにより、走査電極Ｙの電位が放電維持パルス電圧の下限−Ｖｓに維持される。なお、図１１Ａでは、モードＩＸの期間中には第二のローサイド回収スイッチ素子Ｑ４Ｂはオフとなっているが、オンでもよい。第二のローサイド回収スイッチ素子Ｑ４ＢはモードＸＩが終了するまでにオフすればよく、モードＩＸからモードＸＩまでのいずれの期間にオフしてもよい。

アドレス期間に壁電荷が蓄積されるＰＤＰ１０の放電セルでは、放電維持パルス電圧の下限−Ｖｓに壁電圧が加わるので、走査電極Ｙと維持電極Ｘとの間の電圧が放電開始電圧を超える。従って、放電が持続するので、発光が生じる。そのとき、放電電流を維持するための電力がＤＣ−ＤＣコンバータ１から負電位端子１Ｎと第一のローサイド維持スイッチ素子Ｑ２とを通してＰＤＰ１０に供給される。第二の放電維持パルス発生部４Ｂでは、モードＶＩＩＩと同じ動作をする。

＜モードＸ＞
第一の放電維持パルス発生部２Ａでは、モードＩＸと同様の動作をする。第二の放電維持パルス発生部４Ｂでは、第二のローサイド維持スイッチ素子Ｑ６がオフし、第三のハイサイド回収スイッチ素子Ｑ３Ｃがオンする（図４参照）。それにより、接地端子←接地スイッチ３Ｂ←維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡ←第二の放電維持パルス発生部４Ｂの出力端子４Ｄ←第三の回収インダクタＬＣ←第三のハイサイド回収スイッチ素子Ｑ３Ｃ←第三のハイサイドダイオードＤ１Ｃ←第三の回収コンデンサＣＣ←接地端子のループが導通する（矢印は電流の向きを表す。図１０、４参照）。そのとき、第三の回収インダクタＬＣ、及び維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡの直列回路が第三の回収コンデンサＣＣから電圧Ｖｅ／２を印加され、共振する。従って、アドレス電極Ａの電位が滑らかに上昇する。

＜モードＸＩ＞
第一の放電維持パルス発生部２Ａでは、モードＸと同様の動作をする。第二の放電維持パルス発生部４Ｂでは、モードＸにて発生している共振電流が実質的に零まで減衰するとき、第三のハイサイドダイオードＤ１Ｃがオフし、アドレス電極Ａの電位が高電位電圧Ｖｅまで達する。そのとき、第二のハイサイド維持スイッチ素子Ｑ５がオンしてアドレス電極Ａが高電位Ｖｅに維持される（図４参照）。ここで、アドレス電極Ａの電位Ｖｅは走査電極Ｙの電位Ｖｓに近い。

＜モードＸＩＩ＞
第一の放電維持パルス発生部２Ａでは、第一のローサイド維持スイッチ素子Ｑ２がオフし、第二のハイサイド回収スイッチ素子Ｑ３Ｂがオンする。それにより、接地端子→第二の回収コンデンサＣＢ→第二のハイサイドダイオードＤ１Ｂ→第二のハイサイド回収スイッチ素子Ｑ３Ｂ→第二の回収インダクタＬＢ→出力端子２Ｃ→維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ→接地スイッチ３Ｂ→接地端子のループが導通する（矢印は電流の向きを表す。図１０、３Ａ参照）。

次に電力回収部６が図３Ｂである場合の駆動方法を図１１Ｂを用いて説明する。図１１Ｂに、電力回収部６が図３Ｂである場合の本実施形態の駆動方法による駆動波形を示す。

＜モードＩ＞
第一の放電維持パルス発生部２Ａでは、第一のハイサイド維持スイッチ素子Ｑ１、第一のローサイド維持スイッチ素子Ｑ２、第四のローサイド回収スイッチ素子Ｑ４Ｄがオフ状態に維持され、第四のハイサイド回収スイッチ素子Ｑ３Ｄがオンされる。それにより、接地端子→第四のハイサイドダイオードＤ１Ｄ→第四のハイサイド回収スイッチ素子Ｑ３Ｄ→第四の回収インダクタＬＤ→出力端子２Ｃの経路が導通する（矢印は電流の向きを表す。図３Ｂ参照）。更に、出力端子２Ｃ→維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ→接地スイッチ３Ｂ→接地端子の経路が導通する（矢印は電流の向きを表す。図１０参照）。そのとき、第四の回収インダクタＬＤと維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹとの直列回路が共振する。従って、走査電極Ｙの電位が滑らかに上昇する。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、第二のローサイド維持スイッチ素子Ｑ６、第三のハイサイド回収スイッチ素子Ｑ４Ｃがオフ状態に維持される（図４参照）。それにより、アドレス電極Ａが高電位（≒Ｖｅ）に維持される。なお、図１１Ｂでは第三のハイサイド回収スイッチ素子Ｑ３Ｃはオフとなっているがオンでもよい。第三のハイサイド回収スイッチ素子Ｑ３Ｃは、モードＩＩを終了する期間までにオフすればよく、モードＶＩＩＩとモードＩからモードＩＩのいずれの期間にオフしてもよい。

＜モードＩＩ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第四のハイサイドダイオードＤ１Ｄがオフする。更に、走査電極Ｙの電位がＤＣ−ＤＣコンバータ１の正電位端子１Ｐの電位＋Ｖｓ（すなわち、放電維持パルス電圧の上限）まで達する。そのとき、第一のハイサイド維持スイッチ素子Ｑ１がオンする（図３Ｂ参照）。それにより、走査電極Ｙの電位が放電維持パルス電圧の上限＋Ｖｓに維持される。なお、図１１Ｂでは、第四のハイサイド回収スイッチ素子Ｑ３Ｄはオフとなっているが、オンでもよい。第四のハイサイド回収スイッチ素子Ｑ３ＤはモードＩＶを終了する期間までにオフすればよく、モードＩＩからモードＩＶまでのいずれの期間にオフしてもよい。

＜モードＩＩＩ＞
第一の放電維持パルス発生部２Ａでは、モードＩＩＩと同様の動作をするが、放電は終了している。第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオフし、第三のローサイド回収スイッチ素子Ｑ４Ｃがオンする（図４参照）。それにより、接地端子→接地スイッチ３Ｂ→維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡ→第二の放電維持パルス発生部４Ｂの出力端子４Ｄ→第三の回収インダクタＬＣ→第三のローサイド回収スイッチ素子Ｑ４Ｃ→第三のローサイドダイオードＤ２Ｃ→第三の回収コンデンサＣＣ→接地端子のループが導通する（矢印は電流の向きを表す。図１０、４参照）。そのとき、第三の回収インダクタＬＣ、及び維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡの直列回路が第三の回収コンデンサＣＣから電圧Ｖｅ／２を印加され、共振する。従って、アドレス電極Ａの電位が滑らかに下降する。

＜モードＩＶ＞
第一の放電維持パルス発生部２Ａでは、モードＩＩＩと同様の動作をする。第二の放電維持パルス発生部４Ｂでは、モードＩＩＩにて発生した共振電流が実質的に零まで減衰すると、第三のローサイドダイオードＤ２Ｃがオフする。更に、アドレス電極Ａの電位がアドレス電源４Ｈの低電位端子４Ｎの電位すなわち接地電位まで達する。そのとき、第二のローサイド維持スイッチ素子Ｑ６がオンする（図４参照）。それにより、アドレス電極Ａの電位が接地電位に維持される。なお、図１１Ｂでは、モードＩＶの期間中には第三のローサイド回収スイッチ素子Ｑ４Ｃはオフとなっているが、オンでもよい。第三のローサイド回収スイッチ素子Ｑ４ＣはモードＶＩが終了するまでにオフすればよく、モードＩＶからモードＶＩまでのいずれの期間にオフしてもよい。

＜モードＶ＞
走査電極Ｙの電位が所定時間、放電維持パルス電圧の上限＋Ｖｓに維持された後、第一の放電維持パルス発生部２Ａでは、第一のハイサイド維持スイッチ素子Ｑ１がオフし、第四のローサイド回収スイッチ素子Ｑ４Ｄがオンする。それにより、接地端子←第四のローサイドダイオードＤ２Ｄ←第四のローサイド回収スイッチ素子Ｑ４Ｄ←第四の回収インダクタＬＤ←出力端子２Ｃの経路が導通する（矢印は電流の向きを表す。図３Ｂ参照）。更に、出力端子２Ｃ←維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹ←接地スイッチ３Ｂ←接地端子の経路が導通する（矢印は電流の向きを表す。図１０参照）。そのとき、第四の回収インダクタＬＤと維持電極Ｘ−走査電極Ｙ間のパネル容量ＣＸＹとの直列回路が共振する。従って、走査電極Ｙの電位が滑らかに下降する。第二の放電維持パルス発生部４Ｂでは、モードＩＶと同じ動作をする。

＜モードＶＩ＞
第一の放電維持パルス発生部２Ａでは、共振電流が実質的に零まで減衰すると、第四のローサイドダイオードＤ２Ｄがオフする。更に、走査電極Ｙの電位がＤＣ−ＤＣコンバータ１の負電位端子１Ｎの電位−Ｖｓ（すなわち、放電維持パルス電圧の下限）まで達する。そのとき、第一のローサイド維持スイッチ素子Ｑ２がオンする（図３Ｂ参照）。それにより、走査電極Ｙの電位が放電維持パルス電圧の下限−Ｖｓに維持される。なお、図１１Ｂでは、モードＶＩの期間中には第四のローサイド回収スイッチ素子Ｑ４Ｄはオフとなっているが、オンでもよい。第四のローサイド回収スイッチ素子Ｑ４ＤはモードＶＩＩＩが終了するまでにオフすればよく、モードＶＩからモードＶＩＩＩまでのいずれの期間にオフしてもよい。

アドレス期間に壁電荷が蓄積されるＰＤＰ１０の放電セルでは、放電維持パルス電圧の下限−Ｖｓに壁電圧が加わるので、走査電極Ｙと維持電極Ｘとの間の電圧が放電開始電圧を超える。従って、放電が持続するので、発光が生じる。そのとき、放電電流を維持するための電力がＤＣ−ＤＣコンバータ１から負電位端子１Ｎと第一のローサイド維持スイッチ素子Ｑ２とを通してＰＤＰ１０に供給される。第二の放電維持パルス発生部４Ｂでは、モードＶＩと同じ動作をする。

＜モードＶＩＩ＞
第一の放電維持パルス発生部２Ａでは、モードＶＩと同様の動作をする。第二の放電維持パルス発生部４Ｂでは、第二のローサイド維持スイッチ素子Ｑ６がオフし、第三のハイサイド回収スイッチ素子Ｑ３Ｃがオンする（図４参照）。それにより、接地端子←接地スイッチ３Ｂ←維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡ←第二の放電維持パルス発生部４Ｂの出力端子４Ｄ←第三の回収インダクタＬＣ←第三のハイサイド回収スイッチ素子Ｑ３Ｃ←第三のハイサイドダイオードＤ１Ｃ←第三の回収コンデンサＣＣ←接地端子のループが導通する（矢印は電流の向きを表す。図１０、４参照）。そのとき、第三の回収インダクタＬＣ、及び維持電極Ｘ−アドレス電極Ａ間のパネル容量ＣＸＡの直列回路が第三の回収コンデンサＣＣから電圧Ｖｅ／２を印加され、共振する。従って、アドレス電極Ａの電位が滑らかに上昇する。

＜モードＶＩＩＩ＞
第一の放電維持パルス発生部２Ａでは、モードＶＩＩと同様の動作をする。第二の放電維持パルス発生部４Ｂでは、モードＶＩＩにて発生している共振電流が実質的に零まで減衰するとき、第三のハイサイドダイオードＤ１Ｃがオフし、アドレス電極Ａの電位が高電位電圧Ｖｅまで達する。そのとき、第二のハイサイド維持スイッチ素子Ｑ５がオンしてアドレス電極Ａが高電位Ｖｅに維持される（図４参照）。ここで、アドレス電極Ａの電位Ｖｅは走査電極Ｙの電位Ｖｓに近い。

その後、各スイッチ素子の動作は＜モードＩ＞に戻り、放電維持期間中は継続される。

上記の通り、本発明の実施形態３によるＰＤＰ駆動装置３０では、放電維持期間中、維持電極駆動部３が維持電極Ｘを接地するため、維持電極駆動部３は放電維持パルス発生部を含む必要がない。また、放電維持期間中、上記の例とは逆に、走査電極駆動部２が走査電極Ｙを接地し、維持電極駆動部３が第一の放電維持パルス発生部２Ａを含んでも良い。その場合、走査電極駆動部２は放電維持パルス発生部を含む必要がない。これにより、走査電極駆動部２又は維持電極駆動部３において放電維持パルス発生部を除去できるので駆動装置全体の面積が低減し、かつ回路設計の柔軟性が高まる。それ故、本発明の実施形態３によるＰＤＰ駆動装置３０は小型化が容易である。

実施形態４
実施の形態３では、放電維持期間中において、アドレス電極Ａに対して正極性のパルス電圧を印加しつつ維持電極（または走査電極）の電位を一定値に固定する例を説明した。本実施形態では、放電維持期間に加えてさらに初期化期間及びアドレス期間においても、アドレス電極Ａに対して正極性のパルス電圧を印加しつつ維持電極（または走査電極）の電位を一定値に固定する例を説明する。

本発明の実施形態４によるプラズマディスプレイは上記の実施形態２によるプラズマディスプレイ（図６参照）と同様な構成を有する。従って、その構成についての説明は上記の実施形態２についての説明、及び図６を援用する。

図１２は、ＰＤＰ１０と本発明の実施形態４によるＰＤＰ駆動装置３０との等価回路を示すブロック図である。図６と図１２とでは、同様な構成要素に対して同じ符号が付される。

本発明の実施形態４では上記の実施形態２とは異なり、アドレス電極駆動部４に含まれる第二の放電維持パルス発生部４Ｂに印加される電圧の接地基準が、実施形態２と異なる。すなわち、アドレス電源４Ｈは正の直流電圧源であり、すなわち、高電位端子４Ｇを一定の正電位Ｖｅとし、低電位端子４Ｎを接地電位に維持する。走査電極駆動部２は実施形態２と同様のため、その構成についての説明は上記の実施形態２についての説明および図７を援用する。

図１３は、アドレス電極駆動部４の等価回路図である。アドレス電極駆動部４は、第二の放電維持パルス発生部４Ｂ、アドレスパルス発生部４Ｃ、及び第二の初期化パルス発生部４Ｅを有する。第二の放電維持パルス発生部４Ｂの構成は上記の実施形態３による第二の放電維持パルス発生部４Ｂの構成と同様である。また、アドレスパルス発生部４Ｃの構成は上記の実施形態２によるアドレスパルス発生部４Ｃの構成と同様である。従って、図８と図１３とでは、同様な構成要素に対して同じ符号が付される。更に、それら同様な構成要素についての説明は上記の実施形態２ならびに実施形態３についての説明を援用する。特に、第三の電力回収回路６Ｃの構成は上記の実施形態３による第三の電力回収回路６Ｃの構成と同様である。

第三の初期化パルス発生部４Ｊは、第六の定電圧源Ｅ６、ハイサイドスイッチＱ９、及び第四の分離スイッチ素子ＱＳ４を含む。定電圧源Ｅ６はそれぞれ、例えばＤＣ−ＤＣコンバータ１から印加される直流電圧に基づき、正極と負極との間の電圧を一定値Ｖ６に維持する。

ここで、第六の定電圧源Ｅ６の電圧Ｖ６はアドレス電源４Ｈ（図１２参照）の出力電圧Ｖｅより高くても低くても良い。図１３では、第六の定電圧源Ｅ６の電圧Ｖ６がアドレス電源４Ｈの出力電圧Ｖｅより高い場合が例示される：Ｖ６＞Ｖｅ。

アドレススイッチ部４Ｆは実際には複数のアドレス電極Ａ１、Ａ２、…（図１参照）と同数だけ設けられ、アドレス電極Ａ１、Ａ２、…のそれぞれに一つずつ接続される。アドレススイッチ部４Ｆのそれぞれは、ハイサイドアドレススイッチ素子ＱＡ１とローサイドアドレススイッチ素子ＱＡ２との直列接続を含む。ハイサイドアドレススイッチ素子ＱＡ１のソースはローサイドアドレススイッチ素子ＱＡ２のドレインに接続される。その接続点Ｊ６は更に、対応するアドレス電極Ａに接続される。

第五の定電圧源Ｅ５の正極は、ハイサイドアドレススイッチ素子ＱＡ１のドレインに接続され、負極はローサイドアドレススイッチ素子ＱＡ２のソースに接続される。第六の定電圧源Ｅ６の電圧Ｖ６がアドレス電源４Ｈの出力電圧Ｖｅより高い場合（Ｖ６＞Ｖｅ）、図１３に示されるように、第四の分離スイッチ素子ＱＳ４のドレインがハイサイドアドレススイッチ素子ＱＡ２のソースに接続され、ソースが第二の放電維持パルス発生部４Ｂの出力端子４Ｄに接続される。放電維持期間では、第四の分離スイッチ素子ＱＳ４とローサイドアドレススイッチ素子ＱＡ２とがオンし、第二の放電維持パルス発生部４Ｂの出力端子４Ｄとアドレス電極Ａとの間を短絡させる（上記の実施形態１についての説明を参照）。

第六の定電圧源Ｅ６の負極は接地され、正極はハイサイドスイッチ素子Ｑ９のドレインに接続される。ハイサイドスイッチ素子Ｑ９のソースが第四の分離スイッチ素子ＱＳ４のドレインに接続される。

第六の定電圧源Ｅ６の電圧Ｖ６がアドレス電源４Ｈの出力電圧Ｖｅより低い場合（Ｖ６＜Ｖｅ）、図１３とは異なり、ローサイドアドレススイッチ素子ＱＡ２のソースと第二の放電維持パルス発生部４Ｂの出力端子４Ｄとの間は短絡され、ハイサイドスイッチ素子Ｑ９のドレインと第六の定電圧源Ｅ６との間にダイオードを挿入した回路となる。ダイオードのアノード側は第六の定電圧源Ｅ６と接続され、ダイオードのカソード側はハイサイドスイッチ素子Ｑ９のドレインと接続される（図示せず）。

図１４は、本発明の実施形態４について、初期化期間、アドレス期間、及び放電維持期間のそれぞれでの、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａそれぞれの電位変化、並びに走査電極駆動部２に含まれるスイッチ素子Ｑ１、Ｑ２、ＱＳ１、ＱＳ２、Ｑ７、ＱＢ、ＱＲ１、ＱＲ２、ＱＹ１、ＱＹ２のオン期間、及び、アドレス電極駆動部４に含まれるスイッチ素子Ｑ５、Ｑ６、ＱＳ４、Ｑ９、Ｑ３Ｃ、Ｑ４Ｃ、ＱＡ１、ＱＡ２のオン期間を示す波形図である。図１４では、それぞれのスイッチ素子のオン期間が斜線部で示される。

なお、第六の定電圧源Ｅ６の電圧Ｖ６がアドレス電源４Ｈの出力電圧Ｖｅより低い場合（Ｖ６＜Ｖｅ）、第四の分離スイッチ素子ＱＳ４は短絡されていてないので無関係となる。

本発明の実施形態４によるＰＤＰ駆動装置３０では従来の駆動装置とは異なり、維持電極Ｘが常に接地電位（≒０）に維持される。

初期化期間では、走査電極Ｙとアドレス電極Ａとの電位が初期化パルス電圧の印加で変化する。初期化パルス電圧の変化に応じ、初期化期間は次の七つのモードＩ〜ＶＩＩに分けられる。

アドレス電極駆動部４では第二のローサイド維持スイッチ素子Ｑ６、第四の分離スイッチ素子ＱＳ４、及びローサイドアドレススイッチ素子ＱＡ２がオン状態に維持される。残りのスイッチ素子はオフ状態に維持される（図１３参照）。それによりアドレス電極Ａは接地電位に維持される。

＜モードＩＩ＞
走査電極駆動部２ではモードＩの状態を維持する。アドレス電極駆動部４ではハイサイドスイッチ素子Ｑ９がオンし、第四の分離す一致素子ＱＳ４がオフする。それにより、アドレス電極Ａは第六の定電圧源Ｅ６の電位Ｖ６に維持される。

＜モードＩＩＩ＞
走査電極駆動部２では第一のハイサイド維持スイッチ素子Ｑ１がオンし、双方向スイッチ部Ｑ７がオフする。そのとき、二つの分離スイッチ素子ＱＳ１、ＱＳ２、及び、ローサイド走査スイッチ素子ＱＹ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Ｙの電位が正電位端子１Ｐの電位＋Ｖｓまで上昇する。アドレス電極駆動部４ではモードＩＩの状態が維持される。

＜モードＩＶ＞
走査電極駆動部２では第一の分離スイッチ素子ＱＳ１がオフし、ハイサイドランプ波形発生部ＱＲ１がオンする。そのとき、第一のハイサイド維持スイッチ素子Ｑ１、第二の分離スイッチ素子ＱＳ２、及びローサイド走査スイッチ素子ＱＹ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Ｙの電位が一定の速度で、正電位端子１Ｐの電位＋Ｖｓから初期化パルス電圧の上限Ｖｓ＋Ｖ１まで上昇する。

アドレス電極駆動部４ではモードＩＩＩの状態が維持される。

＜モードＶ＞
走査電極駆動部２では第一の分離スイッチ素子ＱＳ１がオンし、ハイサイドランプ波形発生部ＱＲ１がオフする。そのとき、第一のハイサイド維持スイッチ素子Ｑ１、第二の分離スイッチ素子ＱＳ２、及びローサイド走査スイッチ素子ＱＹ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Ｙの電位が正電位端子１Ｐの電位＋Ｖｓまで下降する。アドレス電極駆動部４ではモードＩＶの状態が維持される。こうして、ＰＤＰ１０の全ての放電セルでは放電が停止し、微弱な発光が止まる。

＜モードＶＩ＞
走査電極駆動部２ではモードＶの状態が維持される。従って、走査電極Ｙの電位が正電位端子１Ｐの電位＋Ｖｓに維持される。

アドレス電極駆動部４では、ハイサイドスイッチ素子Ｑ９がオフし、第二のローサイド維持スイッチ素子Ｑ６と第四の分離スイッチ素子ＱＳ４がオンする。そのとき、ローサイドアドレススイッチ素子ＱＡ２がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それによりアドレス電極Ａの電位が接地電位まで下降する。

＜モードＶＩＩ＞
走査電極駆動部２では、第一のハイサイド維持スイッチ素子Ｑ１と第二の分離スイッチ素子ＱＳ２とがオフし、ローサイドランプ波形発生部ＱＲ２がオンする。そのとき、第一の分離スイッチ素子ＱＳ１とローサイド走査スイッチ素子ＱＹ２とがオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Ｙの電位が一定の速度で、正電位端子１Ｐの電位＋Ｖｓから初期化パルス電圧の下限−Ｖ２まで下降する。アドレス電極駆動部４ではモードＶＩの状態が維持される。こうして、ＰＤＰ１０の放電セルの全てで壁電荷が一様に除去され、均一化される。そのとき、印加電圧は比較的緩やかに上昇あるいは下降するので、放電セルの発光は微弱に抑えられる。

アドレス電極駆動部４では、ローサイド維持スイッチ素子Ｑ６と第四の分離スイッチ素子ＱＳ４がオン状態に維持される。それにより、ローサイドアドレススイッチ素子ＱＡ２のソースが接地電位に維持される。

走査電極駆動部２は続いて、走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれの電位を順次、次のように変化させる（図１４に示される走査パルス電圧ＳＰ参照）。走査電極の一つＹが選択されるとき、その走査電極Ｙに接続されるハイサイド走査スイッチ素子ＱＹ１がオフし、ローサイド走査スイッチ素子ＱＹ２がオンする。それにより、その走査電極Ｙの電位が走査パルス電圧の下限−Ｖ２まで下降する。その走査電極Ｙの電位が所定時間、走査パルス電圧の下限−Ｖ２に維持されるとき、その走査電極Ｙに接続されるローサイド走査スイッチ素子ＱＹ２がオフし、ハイサイド走査スイッチ素子ＱＹ１がオンする。それにより、その走査電極Ｙの電位が走査パルス電圧の上限Ｖ３−Ｖ２まで上昇する。

アドレス期間の開始時、アドレス電極駆動部４は全てのアドレス電極Ａ１、Ａ２、Ａ３、…（図１参照）について、ローサイドアドレススイッチ素子ＱＡ２をオン状態に維持し、ハイサイドアドレススイッチ素子ＱＡ１をオフ状態に維持する。それにより、全てのアドレス電極Ａの電位が一様に接地電位に維持される。

アドレス期間中、アドレス電極駆動部４は、外部から入力される映像信号に基づきアドレス電極の一つＡを選択し、その選択されたアドレス電極Ａの電位を所定時間、アドレスパルス電圧の上限Ｖａまで上昇させる。

例えば図１４に示される区間ＳＰでは、走査パルス電圧が走査電極Ｙの一つに印加されると同時にアドレスパルス電圧がアドレス電極の一つＡに印加される。そのとき、その走査電極Ｙとアドレス電極Ａとの間には、走査パルス電圧の下限−Ｖ２とアドレスパルス電圧の上限Ｖａとの差に相当する電圧−Ｖ２＋Ｖａが印加される。その電圧は走査電極とアドレス電極との他の組合せの間の電圧より高い。従って、区間ＳＰで同時に選択される走査電極Ｙとアドレス電極Ａとの間の交差点に位置する放電セルでは、走査電極Ｙとアドレス電極Ａとの間で放電が生じる。それにより、その放電セルの特に走査電極Ｙ上には、他の放電セルより多量の壁電荷が蓄積される。

放電維持期間中、走査電極駆動部２は、二つの分離スイッチ素子ＱＳ１、ＱＳ２、及びローサイド走査スイッチ素子ＱＹ２をオン状態に維持する。それにより、第一の放電維持パルス発生部２Ａの出力端子２Ｃと走査電極Ｙとの間を短絡させる。一方、アドレス電極駆動部４は第四の分離スイッチ素子ＱＳ４とローサイドアドレススイッチ素子ＱＡ２とをオン状態に維持する。それにより、第二の放電維持パルス発生部４Ｂの出力端子４Ｄとアドレス電極Ａとの間を短絡させる。

その状態で、第一の放電維持パルス発生部２Ａと第二の放電維持パルス発生部４Ｂとが上記の実施形態３と同様に動作する。それにより、放電維持パルス電圧が走査電極Ｙとアドレス電極Ａとに対して実施形態３と同様に印加される（図１１Ａ参照）。そのとき、アドレス期間に比較的多量の壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。

上記の通り、本発明の実施形態４によるＰＤＰ駆動装置３０は、維持電極Ｘが常に接地電位に維持される。すなわち、維持電極駆動部３が維持電極Ｘと接地端子との間の単なる接続部で良い。その代わり、アドレス電極駆動部４がアドレスパルス発生部４Ｃの他に、第二の放電維持パルス発生部４Ｂと第三の初期化パルス発生部４Ｊとを含む。よって実質的に維持電極駆動部３を除去でき、ＰＤＰ駆動装置の小型化が図れる。

また、各パルス電圧の発生部と電源とがＰＤＰ１０の走査電極Ｙ側に集中して配置される。すなわちＰＤＰ駆動装置３０のノイズ源と熱源とがＰＤＰ１０の走査電極Ｙ側に集約される。従って、ノイズ／熱対策が容易である。

更に、例えばファン等の冷却装置による冷却範囲がＰＤＰ１０の走査電極Ｙ側に限定されても良い。そのとき、その冷却効率が効果的に向上する。

なお、図１４では放電維持期間中の電圧波形として図３Ａに示した回収回路部を想定した波形を記載したが、図３Ｂに示した回収回路部を用いてもよく、その場合の放電維持期間中の電圧波形および各スイッチ素子のオンオフ状態は図１１Ｂのようになる。

本発明は、特定の実施形態について説明されてきたが、当業者にとっては他の多くの変形例、修正、他の利用が明らかである。それゆえ、本発明は、ここでの特定の開示に限定されず、添付の請求の範囲によってのみ限定され得る。なお、本出願は日本国特許出願、特願２００４−１６４５９３号（２００４年６月２日提出）に関連し、それらの内容は参照することにより本文中に組み入れられる。

本発明は、プラズマディスプレイパネルの駆動装置及びプラズマディスプレイを備えた表示装置に有用である。

ＰＤＰ駆動装置は一般に、ＰＤＰの維持電極、走査電極、及びアドレス電極の電位を、ＡＤＳ（Address Display-period Separation）方式に従い制御する。ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドは、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰの全ての放電セルに対し上記三つの期間が共通に設定される（例えば特許文献１参照）。

図15は、そのＰＤＰ駆動装置について、放電維持期間での、走査電極駆動部110、維持電極駆動部120、アドレス電極駆動部130、及びＰＤＰ200の等価回路を示す図である。図15では、ＰＤＰ200の等価回路が、維持電極X、走査電極Y、及びアドレス電極Aの間の浮遊容量CXY、CXA、及びCYA（以下、ＰＤＰ200のパネル容量という）でのみ表される。放電セルでの放電時にＰＤＰ200を流れる電流、すなわち放電電流の経路は省略される。

図16は、放電維持期間中での、走査電極Y、維持電極X、及びアドレス電極Aの電位変化を示す波形図である。

放電維持期間中、走査電極駆動部110は走査電極Yを接地電位（≒0）に維持し、アドレス電極駆動部130はアドレス電極Aを接地電位に維持する（図16参照）。

維持電極駆動部120はハイサイドスイッチQ1とローサイドスイッチQ2とを含む。ハイサイドスイッチQ1とローサイドスイッチQ2とは電源100の正電位端子1Pと負電位端子1Nとの間に直列に接続される。更に、その直列接続の接続点J1がＰＤＰ200の維持電極Xに接続される。ここで、正電位端子1Pは一定の正電位＋Vsに維持され、負電位端1N子は一定の負電位−Vsに維持される。

放電維持期間中、ハイサイドスイッチQ1とローサイドスイッチQ2とは交互にオンオフする。それにより、維持電極Xに対して、正パルス電圧（パルス高：＋Vs）と負パルス電圧（パルス高：−Vs）とが交互に、放電維持パルス電圧として印加される（図16参照）。
特開平08−320667号公報

例えば、その壁電荷の極性が正であるときを想定する。

図1は、本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、ＰＤＰ１０、力率改善コンバータ（ＰＦＣ）２０、ＰＤＰ駆動装置３０、及び制御部４０を有する。ＰＤＰ１０は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ１０の背面基板上にはアドレス電極Ａ１、Ａ２、Ａ３、…がパネルの縦方向に配置される。ＰＤＰ１０の前面基板上には維持電極Ｘ１、Ｘ２、Ｘ３、…と走査電極Ｙ１、Ｙ２、Ｙ３、…とが交互に、かつパネルの横方向に配置される。維持電極Ｘ１、Ｘ２、Ｘ３、…は互いに接続され、電位が実質的に等しい。アドレス電極Ａ１、Ａ２、Ａ３、…と走査電極Ｙ１、Ｙ２、Ｙ３、…とは一本ずつ個別に電位を変化させ得る。互いに隣り合う維持電極と走査電極との対（例えば維持電極Ｘ２と走査電極Ｙ２との対）及びアドレス電極（例えばアドレス電極Ａ２）の交差点には放電セルが設置される（例えば、図１に示される斜線部Ｐ参照）。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び蛍光体を含む層（蛍光体層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき、放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を発生させる。こうして放電セルが発光する。

ＰＤＰ駆動装置３０は、ＤＣ−ＤＣコンバータ１、走査電極駆動部２、維持電極駆動部３、及びアドレス電極駆動部４を含む。ＤＣ−ＤＣコンバータ１はＰＦＣ２０の出力電圧を正の直流電圧＋Ｖｓと負の直流電圧−Ｖｓとに変換し、二つの出力端子１Ｐと１Ｎとをそれぞれ、正電位＋Ｖｓと負電位−Ｖｓとに維持する。ここで、正負二つの直流電圧の大きさＶｓは好ましくは等しい。以下、それらの出力端子を正電位端子１Ｐと負電位端子１Ｎという。走査電極駆動部２、維持電極駆動部３、及びアドレス電極駆動部４はそれぞれスイッチ素子を含み、それらのスイッチ素子のスイッチングによりパルス電圧を発生させる。走査電極駆動部２の入力端子はＤＣ−ＤＣコンバータ１の正電位端子１Ｐと負電位端子１Ｎとに接続される。走査電極駆動部２の出力端子はＰＤＰ１０の走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれに個別に接続される。走査電極駆動部２は走査電極Ｙ１、Ｙ２、Ｙ３、…のそれぞれの電位を個別に制御する。維持電極駆動部３はＰＤＰ１０の維持電極Ｘ１、Ｘ２、Ｘ３、…に接続される。維持電極駆動部３は維持電極Ｘ１、Ｘ２、Ｘ３、…の電位を一様に制御する。アドレス電極駆動部４はＰＤＰ１０のアドレス電極Ａ１、Ａ２、Ａ３、…のそれぞれに個別に接続される。アドレス電極駆動部４はアドレス電極Ａ１、Ａ２、Ａ３、…のそれぞれの電位を個別に制御する。制御部４０は、走査電極駆動部２、維持電極駆動部３、及びアドレス電極駆動部４それぞれのスイッチングを制御する。そのスイッチング制御はＡＤＳ（Address Display-period Separation）方式に従う。ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰ２０の全ての放電セルに対し、上記三つの期間が共通に設定される。

図５Ａは、放電維持期間での、ＰＤＰ１０の走査電極Ｙ、維持電極Ｘ、及びアドレス電極Ａの電位変化、並びに、第一の放電維持パルス発生部２Ａに含まれるスイッチ素子Ｑ１、Ｑ２、Ｑ３Ａ、Ｑ４Ａ、Ｑ３Ｂ、Ｑ４Ｂ、Ｑ７のオン期間、及び、第二の放電維持パルス発生部４Ｂに含まれるスイッチ素子Ｑ５、Ｑ６、Ｑ３Ｃ、Ｑ４Ｃのオン期間を示す波形図である。図5Ａでは、それぞれのスイッチ素子のオン期間が斜線部で示される。

放電維持期間では、次の八つのモードI〜VIIIが反復される（図5Ａ参照）。ここで、モードII〜IVが第一の正パルス電圧の印加期間に相当し、モードVI〜VIIIが第一の負パルス電圧と第二のパルス電圧との印加期間に相当する。

＜モードI＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７だけがオン状態に維持され、残りのスイッチ素子Ｑ１、Ｑ２、Ｑ３Ａ、Ｑ４Ａ、Ｑ４Ｂがオフ状態に維持される（図3Ａ参照）。それにより、走査電極Ｙが接地電位（≒０）に維持される。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、残りのスイッチ素子Q6、Q4Cがオフ状態に維持される（図4参照）。それにより、アドレス電極Aが接地電位に維持される。なお、図5Ａでは、スイッチ素子Q3BならびにQ3Cはオフとなっているが、スイッチ素子Q3BはモードIの期間中に、スイッチ素子Q3CはモードIからモードVまでの期間中にそれぞれオフすればよい。

＜モードII＞
第一の放電維持パルス発生部2Aでは、双方向スイッチ部Q7がオフし、第一のハイサイド回収スイッチ素子Q3Aがオンする。それにより、接地端子→第一の回収コンデンサCA→第一のハイサイドダイオードD1A→第一のハイサイド回収スイッチ素子Q3A→第一の回収インダクタLA→出力端子2Cの経路が導通する（矢印は電流の向きを表す。図3Ａ参照）。更に、出力端子2C→維持電極X−走査電極Y間のパネル容量CXY→接地スイッチ3B→接地端子の経路が導通する（矢印は電流の向きを表す。図2参照）。

第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオン状態に維持され、残りのスイッチ素子Q6、Q4Cがオフ状態に維持される（図4参照）。それにより、第一の放電維持パルス発生部2Aの出力端子2C→走査電極Y−アドレス電極A間のパネル容量CYA→第二の放電維持パルス発生部4Bの出力端子4D→第二のハイサイド維持スイッチ素子Q5→アドレス電源4Aの高電位端子4G→接地端子の経路が導通する（矢印は電流の向きを表す。図2、4参照）。

そのとき、第一の回収インダクタLAと維持電極X−走査電極Y間のパネル容量CXYとの直列回路、及び第一の回収インダクタLAと走査電極Y−アドレス電極A間のパネル容量CYAとの直列回路がそれぞれ、第一の回収コンデンサCAから電圧Vs／2を印加され、共振する。従って、走査電極Yの電位が滑らかに上昇する。

＜モードIII＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第一のハイサイドダイオードD1Aがオフする。更に、走査電極Yの電位がＤＣ−ＤＣコンバータ1の正電位端子1Pの電位＋Vs（すなわち、放電維持パルス電圧の上限）まで達する。そのとき、第一のハイサイド維持スイッチ素子Q1がオンする（図3Ａ参照）。それにより、走査電極Yの電位が放電維持パルス電圧の上限＋Vsに維持される。なお、図5Ａでは、モードIIIの期間中には第一のハイサイド回収スイッチ素子Q3Aはオフとなっているが、モードIIIの期間中にオンからオフにすればよい。

アドレス期間に壁電荷が蓄積されるＰＤＰ10の放電セルでは、放電維持パルス電圧の上限＋Vsに壁電圧が加わるので、走査電極Yと維持電極Xとの間の電圧が放電開始電圧を超える。従って、放電が持続するので、発光が生じる。そのとき、放電電流を維持するための電力がＤＣ−ＤＣコンバータ1から正電位端子1Pと第一のハイサイド維持スイッチ素子Q1とを通してＰＤＰ10に供給される。

第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオン状態に維持され、残りのスイッチ素子Q6、Q4Cがオフ状態に維持される（図4参照）。それにより、アドレス電極Aが接地電位（≒0）に維持される。そのとき、走査電極Y−アドレス電極A間のパネル容量CYAには両電極間の電圧＋Vsに応じた電荷が蓄積される。すなわち、ＰＤＰ10の放電セルでは、特にアドレス電極A側に正の壁電荷が蓄積される。

＜モードIV＞
走査電極Yの電位が所定時間、放電維持パルス電圧の上限＋Vsに維持された後、第一の放電維持パルス発生部2Aでは、第一のハイサイド維持スイッチ素子Q1がオフし、第一のローサイド回収スイッチ素子Q4Aがオンする。それにより、接地端子←第一の回収コンデンサCA←第一のローサイドダイオードD2A←第一のローサイド回収スイッチ素子Q4A←第一の回収インダクタLA←出力端子2Cの経路が導通する（矢印は電流の向きを表す。図3Ａ参照）。更に、出力端子2C←維持電極X−走査電極Y間のパネル容量CXY←接地スイッチ3B←接地端子の経路が導通する（矢印は電流の向きを表す。図2参照）。第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオン状態に維持され、残りのスイッチ素子Q6、Q4Cがオフ状態に維持される（図4参照）。それにより、第一の放電維持パルス発生部2Aの出力端子2C←走査電極Y−アドレス電極A間のパネル容量CYA←第二の放電維持パルス発生部4Bの出力端子4D←第二のハイサイド維持スイッチ素子Q5←アドレス電源4Aの高電位端子4G←接地端子の経路が導通する（矢印は電流の向きを表す。図2、4参照）。

そのとき、第一の回収インダクタLAと維持電極X−走査電極Y間のパネル容量CXYとの直列回路、及び第一の回収インダクタLAと走査電極Y−アドレス電極A間のパネル容量CYAとの直列回路がそれぞれ、第一の回収コンデンサCAから電圧Vs／2を印加され、共振する。従って、走査電極Yの電位が滑らかに下降する。

＜モードV＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第一のローサイドダイオードD2Aがオフする。更に、走査電極Yの電位が接地電位（≒0）まで達する。そのとき、双方向スイッチ部Q7がオンする（図3Ａ参照）。それにより、走査電極Yが接地電位に維持される。なお、図5Ａでは、モードVの期間中には第一のローサイド回収スイッチ素子Q4Aはオフとなっているが、モードVの期間中にオンからオフにすればよい。

第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオン状態に維持され、残りのスイッチ素子Q6、Q4Cがオフ状態に維持される（図4参照）。それにより、アドレス電極Aが接地電位に維持される。

＜モードVI＞
第一の放電維持パルス発生部2Aでは、双方向スイッチ部Q7がオフし、第二のローサイド回収スイッチ素子Q4Bがオンする。それにより、接地端子←第二の回収コンデンサCB←第二のローサイドダイオードD2B←第二のローサイド回収スイッチ素子Q4B←第二の回収インダクタLB←出力端子2C←維持電極X−走査電極Y間のパネル容量CXY←接地スイッチ3B←接地端子のループが導通する（矢印は電流の向きを表す。図2、3参照）。

そのとき、第二の回収インダクタLB、及び維持電極X−走査電極Y間のパネル容量CXYの直列回路が第二の回収コンデンサCBから電圧−Vs／2を印加され、共振する。従って、走査電極Yの電位が滑らかに下降する。

第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオフし、第三のローサイド回収スイッチ素子Q4Cがオンする（図4参照）。それにより、接地端子→接地スイッチ3B→維持電極X−アドレス電極A間のパネル容量CXA→第二の放電維持パルス発生部4Bの出力端子4D→第三の回収インダクタLC→第三のローサイド回収スイッチ素子Q4C→第三のローサイドダイオードD2C→第三の回収コンデンサCC→接地端子のループが導通する（矢印は電流の向きを表す。図2、4参照）。

そのとき、第三の回収インダクタLC、及び維持電極X−アドレス電極A間のパネル容量CXAの直列回路が第三の回収コンデンサCCから電圧−Va／2を印加され、共振する。従って、アドレス電極Aの電位が滑らかに下降する。

＜モードVII＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第二のローサイドダイオードD2Bがオフする。更に、走査電極Yの電位がＤＣ−ＤＣコンバータ1の負電位端子1Nの電位−Vs（すなわち、放電維持パルス電圧の下限）まで達する。そのとき、第一のローサイド維持スイッチ素子Q2がオンする（図3Ａ参照）。それにより、走査電極Yの電位が放電維持パルス電圧の下限−Vsに維持される。なお、図5Ａでは、モードVIIの期間中には第二のローサイド回収スイッチ素子Q4Bはオフとなっているが、モードVIIの期間中にオフすればよい。

アドレス期間に壁電荷が蓄積されるＰＤＰ10の放電セルでは、放電維持パルス電圧の下限−Vsに壁電圧が加わるので、走査電極Yと維持電極Xとの間の電圧が放電開始電圧を超える。従って、放電が持続するので、発光が生じる。そのとき、放電電流を維持するための電力がＤＣ−ＤＣコンバータ1から負電位端子1Nと第一のローサイド維持スイッチ素子Q2とを通してＰＤＰ10に供給される。

第二の放電維持パルス発生部4Bでは、共振電流が実質的に零まで減衰すると、第三のローサイドダイオードD2Cがオフする。更に、アドレス電極Aの電位がアドレス電源4Aの低電位端子4Nの電位−Vaまで達する。そのとき、第二のローサイド維持スイッチ素子Q6がオンする（図4参照）。それにより、アドレス電極Aの電位が低電位端子4Nの電位−Vaに維持される。なお、図5Ａでは、モードVIIの期間中には第三のローサイド回収スイッチ素子Q4Cはオフとなっているが、モードVIIの期間中にオフすればよい。

ここで、アドレス電極Aの電位−Vaは接地電位（≒0）より低く、走査電極Yの電位−Vs以上である：−Vs≦−Va＜0。好ましくは、アドレス電極Aの電位−Vaは走査電極Yの電位−Vsに近い。それにより、放電セルのアドレス電極A側には正の壁電荷が維持される。

＜モードVIII＞
第一の放電維持パルス発生部2Aでは、第一のローサイド維持スイッチ素子Q2がオフし、第二のハイサイド回収スイッチ素子Q3Bがオンする。それにより、接地端子→第二の回収コンデンサCB→第二のハイサイドダイオードD1B→第二のハイサイド回収スイッチ素子Q3B→第二の回収インダクタLB→出力端子2C→維持電極X−走査電極Y間のパネル容量CXY→接地スイッチ3B→接地端子のループが導通する（矢印は電流の向きを表す。図2、3参照）。

そのとき、第二の回収インダクタLB、及び維持電極X−走査電極Y間のパネル容量CXYの直列回路が第二の回収コンデンサCBから電圧−Vs／2を印加され、共振する。従って、走査電極Yの電位が滑らかに上昇する。

共振電流が実質的に零まで減衰すると、第二のハイサイドダイオードD1Bがオフし、走査電極Yの電位が接地電位（≒0）まで達する。そのとき、双方向スイッチ部Q7がオンすることで走査電極Yが接地電位に維持され、モードIと同じとなる（図3Ａ参照）。

第二の放電維持パルス発生部4Bでは、第二のローサイド維持スイッチ素子Q6がオフし、第三のハイサイド回収スイッチ素子Q3Cがオンする（図4参照）。それにより、接地端子←接地スイッチ3B←維持電極X−アドレス電極A間のパネル容量CXA←第二の放電維持パルス発生部4Bの出力端子4D←第三の回収インダクタLC←第三のハイサイド回収スイッチ素子Q4C←第三のハイサイドダイオードD1C←第三の回収コンデンサCC←接地端子のループが導通する（矢印は電流の向きを表す。図2、4参照）。

そのとき、第三の回収インダクタLC、及び維持電極X−アドレス電極A間のパネル容量CXAの直列回路が第三の回収コンデンサCCから電圧−Va／2を印加され、共振する。従って、アドレス電極Aの電位が滑らかに上昇する。

共振電流が実質的に零まで減衰するとき、第三のハイサイドダイオードD1Cがオフし、アドレス電極Aの電位が接地電位（≒0）まで達する。そのとき、第二のハイサイド維持スイッチ素子Q5がオンしてアドレス電極Aが接地電位に維持され、モードIと同じとなる（図3Ａ参照）。

モードIIとVIとでは、維持電極X−走査電極Y間のパネル容量CXYが充電される。各モードでの充電に必要な電力は第一の回収コンデンサCA、及び第二の回収コンデンサCBのそれぞれからパネル容量CXYへ供給される。一方、モードIVとVIIIとでは、維持電極X−走査電極Y間のパネル容量CXYが放電する。それにより、モードIIとVIとで供給される電力がパネル容量CXYから第一の回収コンデンサCA、及び第二の回収コンデンサCBのそれぞれへ回収される。

同様に、モードVIで第三の回収コンデンサCCからパネル容量CXAへ供給される電力は、モードVIIIでパネル容量CXAから第三の回収コンデンサCCへ回収される。

こうして、放電維持パルス電圧の立ち上がり／立ち下がりでは、ＰＤＰ10のパネル容量CXY、CXA、CYAと回収インダクタLA、LB、LCとが共振し、それらの間で電力が効率良く交換される。すなわち、放電維持パルス電圧の印加時、パネル容量の充放電に起因する無効電力が低減する。

上記の通り、本発明の実施形態１によるＰＤＰ駆動装置30では、放電維持期間中、維持電極駆動部3が維持電極Xを接地する。すなわち、維持電極Xの電位を一定値に固定する。これにより、維持電極駆動部3は放電維持パルス発生部を含む必要がなくなる。

上記の例では、図５Ａに示すように、放電維持期間中、アドレス電極Aには、走査電極Yの負パルスに完全に同期して負パルスが印加されているが、これに限定されない。例えば、アドレス電極Aの電位は、走査電極Yの電位が最小値（-Vs）に達するまでに最小値（-Va）に達し、かつ、走査電極Yの電位が最大値（Vs）に達するまでに最大値（０）に達するよう制御されてもよい。

なお、放電維持期間中、上記の例とは逆に、走査電極駆動部2が走査電極Yを接地し、すなわち走査電極Yの電位を一定値に固定し、維持電極駆動部3が第一の放電維持パルス発生部2Aを含むように構成しても良い。その場合、走査電極駆動部2は放電維持パルス発生部を含む必要がなくなる。

以上のように放電維持期間中、維持電極X（または走査電極Yでもよい）を接地（一定値に固定）することで、維持電極駆動部3（または走査電極駆動部2）において放電維持パルス発生部を除去できる。これにより、放電維持パルス発生部だけ駆動装置全体の面積を低減でき、かつ回路設計の柔軟性が高まる。それ故、本発明の実施形態１によるＰＤＰ駆動装置30は小型化が容易である。

ところで、特許文献１のＰＤＰ駆動装置では、放電維持期間中、維持電極とともにアドレス電極も常に接地電位に維持されている。そのため、走査電極Yが正の電位あるいは負の電位に維持されるごとに、アドレス電極側から放電電流が流れ、ＰＤＰの省電力化において問題があった。また、アドレス電極側には実質上、壁電荷が残留しないので、蛍光体層での電子／イオン衝撃が激しく、蛍光体が損傷を受けやすく、ＰＤＰの長寿命化においても問題があった。これに対し、本実施形態のＰＤＰ駆動装置によれば、アドレス電極の電位を一定電位に固定せず、走査電極の電位に応じて変化させるため、上記の特許文献１の問題は生じ得ない。以下にこれを説明する。

ＰＤＰ10の各放電セルでは、放電維持期間の開始時、アドレス電極A側に正の壁電荷が蓄積される可能性が高い。

本発明の実施形態１によるＰＤＰ駆動装置30は放電維持期間中、走査電極Yに対する第一の負パルス電圧の印加に同期して、アドレス電極Aに対して負極性の第二のパルス電圧を印加する（図5ＡのモードVI〜VIII参照）。

それにより、第一の負パルス電圧の印加期間では、アドレス電極Aと走査電極Yとの間の電圧が維持電極Xと走査電極Yとの間の電圧より低い。従って、アドレス電極A側では正の壁電荷の消去が抑えられる。すなわち、アドレス電極Aには放電電流が実質上流れない。更に、アドレス電極A側では電子による衝撃が低減する。

一方、第一の正パルス電圧の印加期間（図5ＡのモードII〜IV参照）では、アドレス電極A側に蓄積される正の壁電荷が一定に維持される。すなわち、アドレス電極Aには放電電流が流れない。

以上の結果、アドレス電極A側では放電維持期間全体を通して、正の壁電荷が一定に維持される。すなわち、アドレス電極Aには放電電流が実質上流れず、更にアドレス電極A側での電子／イオン衝撃が低減する。

こうして、本発明の実施形態１によるＰＤＰ駆動装置30によれば、ＰＤＰ10の消費電力を小さく維持でき、かつＰＤＰ10の長寿命化が図れる。

ここで、放電維持期間の開始時、アドレス電極A側に蓄積される壁電荷の極性が負である可能性が高いときは、第二のパルス電圧の極性が正に設定されれば良い。その場合、第二のパルス電圧は、走査電極Yに対する第一の正パルス電圧の印加に同期してアドレス電極Aに対して印加される。

アドレス電極A側に蓄積される壁電荷の極性は実際には特定しにくい。従って、例えば実験により、放電維持期間中、正負各極性を持つ第二のパルス電圧を実際に印加し、アドレス電極Aに流れる放電電流の量を比較する。その放電電流量がより少ないときの極性が第二のパルス電圧の極性として決定されても良い。

＜モードI＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７がオフし、第四のハイサイド回収スイッチ素子Ｑ３Ｄがオンする。それにより、接地端子→第四のハイサイドダイオードD1D→第四のハイサイド回収スイッチ素子Q3D→第四の回収インダクタLD→出力端子2Cの経路が導通する（矢印は電流の向きを表す。図3Ｂ参照）。更に、出力端子2C→維持電極X−走査電極Y間のパネル容量CXY→接地スイッチ3B→接地端子の経路が導通する（矢印は電流の向きを表す。図2参照）。そのとき、第四の回収インダクタLDと維持電極X−走査電極Y間のパネル容量CXYとの直列回路が共振する。従って、走査電極Yの電位が滑らかに上昇する。

第二の放電維持パルス発生部4Bでは、第二のローサイド維持スイッチ素子Q6がオフし、第三のハイサイド回収スイッチ素子Q3Cがオンする（図4参照）。それにより、接地端子←接地スイッチ3B←維持電極X−アドレス電極A間のパネル容量CXA←第二の放電維持パルス発生部4Bの出力端子4D←第三の回収インダクタLC←第三のハイサイド回収スイッチ素子Q4C←第三のハイサイドダイオードD1C←第三の回収コンデンサCC←接地端子のループが導通する（矢印は電流の向きを表す。図2、4参照）。そのとき、第三の回収インダクタLC、及び維持電極X−アドレス電極A間のパネル容量CXAの直列回路が第三の回収コンデンサCCから電圧−Va／2を印加され、共振する。従って、アドレス電極Aの電位が滑らかに上昇する。

＜モードII＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第四のハイサイドダイオードD1Dがオフする。更に、走査電極Yの電位がＤＣ−ＤＣコンバータ1の正電位端子1Pの電位＋Vs（すなわち、放電維持パルス電圧の上限）まで達する。そのとき、第一のハイサイド維持スイッチ素子Q1がオンする（図3Ｂ参照）。それにより、走査電極Yの電位が放電維持パルス電圧の上限＋Vsに維持される。なお、図5Ｂでは、モードIIの期間中には第四のハイサイド回収スイッチ素子Q3Dはオフとなっているが、モードIIの期間中にオンからオフにすればよい。

第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオン状態に維持され、スイッチ素子Q6、Q4Cがオフ状態に維持される（図4参照）。それにより、アドレス電極Aが接地電位（≒0）に維持される。なお、図5Ｂでは、モードIIの期間中には第三のハイサイド回収スイッチ素子Q3Cはオフとなっているが、モードIIの期間中にオンからオフにすればよい。

＜モードIII＞
第一の放電維持パルス発生部2Aでは、第一のハイサイド維持スイッチ素子Q1がオフし、第四のローサイド回収スイッチ素子Q4Dがオンする。それにより、接地端子←第四のローサイドダイオードD2D←第四のローサイド回収スイッチ素子Q4D←第四の回収インダクタLD←出力端子2Cの経路が導通する（矢印は電流の向きを表す。図3Ｂ参照）。更に、出力端子2C←維持電極X−走査電極Y間のパネル容量CXY←接地スイッチ3B←接地端子の経路が導通する（矢印は電流の向きを表す。図2参照）。そのとき、第四の回収インダクタLDと維持電極X−走査電極Y間のパネル容量CXYとの直列回路が共振する。従って、走査電極Yの電位が滑らかに下降する。

第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオフし、第三のローサイド回収スイッチ素子Q4Cがオンする（図4参照）。それにより、接地端子→接地スイッチ3B→維持電極X−アドレス電極A間のパネル容量CXA→第二の放電維持パルス発生部4Bの出力端子4D→第三の回収インダクタLC→第三のローサイド回収スイッチ素子Q4C→第三のローサイドダイオードD2C→第三の回収コンデンサCC→接地端子のループが導通する（矢印は電流の向きを表す。図2、4参照）。そのとき、第三の回収インダクタLC、及び維持電極X−アドレス電極A間のパネル容量CXAの直列回路が第三の回収コンデンサCCから電圧−Va／2を印加され、共振する。従って、アドレス電極Aの電位が滑らかに下降する。

＜モードIV＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第四のローサイドダイオードD2Dがオフする。更に、走査電極Yの電位がＤＣ−ＤＣコンバータ1の負電位端子1Nの電位−Vs（すなわち、放電維持パルス電圧の下限）まで達する。そのとき、第一のローサイド維持スイッチ素子Q2がオンする（図3Ｂ参照）。それにより、走査電極Yの電位が放電維持パルス電圧の下限−Vsに維持される。なお、図5Ｂでは、モードIVの期間中には第四のローサイド回収スイッチ素子Q4Dはオフとなっているが、モードIVの期間中にオフすればよい。

第二の放電維持パルス発生部4Bでは、共振電流が実質的に零まで減衰すると、第三のローサイドダイオードD2Cがオフする。更に、アドレス電極Aの電位がアドレス電源4Aの低電位端子4Nの電位−Vaまで達する。そのとき、第二のローサイド維持スイッチ素子Q6がオンする（図4参照）。それにより、アドレス電極Aの電位が低電位端子4Nの電位−Vaに維持される。なお、図5Ｂでは、モードIVの期間中には第三のローサイド回収スイッチ素子Q4Cはオフとなっているが、モードIVの期間中にオフすればよい。

本発明の実施形態２によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図1参照）と同様な構成を有する。従って、その構成についての説明は上記の実施形態１についての説明、及び図1を援用する。

図6は、ＰＤＰ10と本発明の実施形態２によるＰＤＰ駆動装置30との等価回路を示すブロック図である。図2と図6とでは、同様な構成要素に対して同じ符号が付される。

本発明の実施形態２では上記の実施形態１とは異なり、維持電極駆動部3が初期化／走査パルス発生部を含まず、代わりにアドレス電極駆動部4が第二の初期化パルス発生部4Eを含む。それにより、維持電極駆動部3が実質的な回路を含まず、単に維持電極Xと接地端子との接続部に過ぎない。すなわち、維持電極Xは常に接地電位（≒0）に維持される。

図7は、走査電極駆動部2の等価回路図である。走査電極駆動部2は、第一の放電維持パルス発生部2Aと第一の初期化／走査パルス発生部2Bとを有する。

第一の放電維持パルス発生部2Aの構成は上記の実施形態１による第一の放電維持パルス発生部2Aの構成と同様である（図3Ａあるいは図3Ｂ参照）。従って、図3Ａ、図3Ｂと図7とでは、同様な構成要素に対して同じ符号が付される。更に、それら同様な構成要素についての説明は上記の実施形態１についての説明を援用する。

特に、電力回収部6の回路構成は上記の実施形態１による電力回収部6の回路構成（図3Ａあるいは図3Ｂ参照）と同様である。従って、図7では、電力回収部6の等価回路については図示を省略する。更に、その等価回路についての説明は上記の実施形態１についての説明、及び図3Ａあるいは図3Ｂを援用する。

第一の初期化／走査パルス発生部2Bは、三つの定電圧源E1、E2、E3；二つのランプ波形発生部QR1、QR2；二つの分離スイッチ素子QS1、QS2；バイパススイッチ素子QB；及び、走査スイッチ部2Dを含む。

三つの定電圧源E1、E2、E3はそれぞれ、例えばＤＣ−ＤＣコンバータ1から印加される直流電圧に基づき、正極と負極との間の電圧を一定値V1、V2、V3に維持する。

第一の定電圧源E1の電圧V1は初期化パルス電圧の上限と正電位端子1Pの電位＋Vsとの差に等しい。すなわち、（初期化パルス電圧の上限）＝Vs＋V1。

第二の定電圧源E2の電圧V2は走査パルス電圧とは逆極性を持ち、走査パルス電圧の下限と大きさが等しい。すなわち、（走査パルス電圧の下限）＝−V2。ここで、初期化パルス電圧の下限は走査パルス電圧の下限と等しい。

第三の定電圧源E3の電圧V3は走査パルス電圧の振幅（上限と下限との差）と等しい。すなわち、（走査パルス電圧の上限）＝V3−V2。

二つのランプ波形発生部QR1、QR2はそれぞれ、例えばＮＭＯＳを含む。そのＮＭＯＳのゲートとドレインとは少なくともコンデンサを含む回路で接続される。ランプ波形発生部QR1、QR2がオンするとき、各波形発生部のドレインとソース間電圧が実質的に一定の速度で零まで変化する。

走査スイッチ部2Dは実際には複数の走査電極Y1、Y2、…（図1参照）と同数だけ設けられ、走査電極Y1、Y2、…のそれぞれに一つずつ接続される。

走査スイッチ部2Dのそれぞれは、ハイサイド走査スイッチ素子QY1とローサイド走査スイッチ素子QY2との直列接続を含む。

ハイサイド走査スイッチ素子QY1のソースはローサイド走査スイッチ素子QY2のドレインに接続される。その接続点J5は更に、対応する走査電極Yに接続される。

二つの分離スイッチ素子QS1、QS2が、第一の放電維持パルス発生部2Aの出力端子2Cとローサイド走査スイッチ素子QY2のソースとの間に直列に接続される。ここで、二つの分離スイッチ素子QS1とQS2との間は、互いのドレインが接続される。一方、第一の分離スイッチ素子QS1のソースが第一の放電維持パルス発生部2Aの出力端子2Cに接続され、第二の分離スイッチ素子QS2のソースがローサイド走査スイッチ素子QY2のソースに接続される。

放電維持期間では二つの分離スイッチ素子QS1、QS2、及びローサイド走査スイッチ素子QY2がオンし、第一の放電維持パルス発生部2Aの出力端子2Cと走査電極Yとの間を短絡させる（上記の実施形態１についての説明を参照）。そのとき、それらのスイッチ素子QS1、QS2、及びQY2にはＰＤＰ10の放電電流及びパネル容量の充放電電流が流れる。従って、二つの分離スイッチ素子QS1、QS2は好ましくは、電流容量が大きい。例えば、分離スイッチ素子QS1、QS2はそれぞれ、複数のスイッチ素子の並列接続であっても良い。

第一の定電圧源E1の負極は第一の分離スイッチ素子QS1のソースに接続され、正極はハイサイドランプ波形発生部QR1のドレインに接続される。ハイサイドランプ波形発生部QR1のソースは第一の分離スイッチ素子QS1のドレインに接続される。すなわち、第一の定電圧源E1とハイサイドランプ波形発生部QR1との直列接続が、第一の分離スイッチ素子QS1と並列に接続される。

第二の定電圧源E2の正極は接地され、負極はローサイドランプ波形発生部QR2とバイパススイッチ素子QBとのそれぞれのソースに接続される。ローサイドランプ波形発生部QR2とバイパススイッチ素子QBとのそれぞれのドレインはローサイド走査スイッチ素子QY2のソースに接続される。すなわち、ローサイドランプ波形発生部QR2とバイパススイッチ素子QBとがローサイド走査スイッチ素子QY2のソースと第二の定電圧源E2の負極との間に、並列に、かつ同じ極性で接続される。ここで、ローサイドランプ波形発生部QR2の電流容量が十分に大きいとき、バイパススイッチ素子QBは設置されなくても良い。

第三の定電圧源E3の正極はハイサイド走査スイッチ素子QY1のドレインに接続され、負極はローサイド走査スイッチ素子QY2のソースに接続される。

なお、初期化／走査パルス発生部2Bは上述した回路構成以外の回路であってもよい。ＰＤＰ１０に必要な初期化および走査が可能な電圧を走査電極に印加できる回路構成であればよく、本願の発明は初期化／走査パルス発生部2Bの回路構成が上述したものに限定されない。

図8は、アドレス電極駆動部4の等価回路図である。

アドレス電極駆動部4は、第二の放電維持パルス発生部4B、アドレスパルス発生部4C、及び第二の初期化パルス発生部4Eを有する。

第二の放電維持パルス発生部4Bの構成は上記の実施形態１による第二の放電維持パルス発生部4Bの構成と同様である（図4参照）。従って、図4と図8とでは、同様な構成要素に対して同じ符号が付される。更に、それら同様な構成要素についての説明は上記の実施形態１についての説明を援用する。

特に、第三の電力回収回路6Cの構成は上記の実施形態１による第三の電力回収回路6Cの構成（図4参照）と同様である。従って、図8では、第三の電力回収回路6Cの等価回路については図示を省略する。更に、その等価回路についての説明は上記の実施形態１についての説明、及び図4を援用する。

第二の初期化パルス発生部4Eは、第四の定電圧源E4、ハイサイドスイッチ素子である第三の分離スイッチ素子QS3、及びローサイドスイッチ素子Q8を含む。

アドレスパルス発生部4Cは第五の定電圧源E5とアドレススイッチ部4Fとを含む。

二つの定電圧源E4、E5はそれぞれ、例えばＤＣ−ＤＣコンバータ1から印加される直流電圧に基づき、正極と負極との間の電圧を一定値V4、V5に維持する。

第四の定電圧源E4の電圧V4はアドレスパルス電圧とは逆極性を持ち、アドレスパルス電圧の下限と大きさが等しい。すなわち、（アドレスパルス電圧の下限）＝−V4。

ここで、第四の定電圧源E4の電圧V4はアドレス電源4A（図6参照）の出力電圧Vaより高くても低くても良い。図8では、第四の定電圧源E4の電圧V4がアドレス電源4Aの出力電圧Vaより高い場合が例示される：V4＞Va。

第五の定電圧源E5の電圧V5は、アドレスパルス電圧の振幅（上限と下限との差）と等しい。すなわち、（アドレスパルス電圧の上限）＝V5−V4。第五の定電圧源E5の電圧V5は特に、第四の定電圧源E4の電圧V4より低い：V5＜V4。それにより、アドレスパルス電圧の上限は負である。

第三の分離スイッチ素子QS3とローサイドスイッチ素子Q8とは例えば、ＭＯＳＦＥＴで
ある。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。

アドレススイッチ部4Fは実際には複数のアドレス電極A1、A2、…（図1参照）と同数だけ設けられ、アドレス電極A1、A2、…のそれぞれに一つずつ接続される。

アドレススイッチ部4Fのそれぞれは、ハイサイドアドレススイッチ素子QA1とローサイドアドレススイッチ素子QA2との直列接続を含む。

二つのアドレススイッチ素子QA1、QA2は例えば、ＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。

ハイサイドアドレススイッチ素子QA1のソースはローサイドアドレススイッチ素子QA2のドレインに接続される。その接続点J6は更に、対応するアドレス電極Aに接続される。

第五の定電圧源E5の正極は、ハイサイドアドレススイッチ素子QA1のドレインに接続され、負極はローサイドアドレススイッチ素子QA2のソースに接続される。

第四の定電圧源E4の電圧V4がアドレス電源4Aの出力電圧Vaより高い場合（V4＞Va）、図8に示されるように、第三の分離スイッチ素子QS3のソースがローサイドアドレススイッチ素子QA2のソースに接続され、ドレインが第二の放電維持パルス発生部4Bの出力端子4Dに接続される。放電維持期間では、第三の分離スイッチ素子QS3とローサイドアドレススイッチ素子QA2とがオンし、第二の放電維持パルス発生部4Bの出力端子4Dとアドレス電極Aとの間を短絡させる（上記の実施形態１についての説明を参照）。

第四の定電圧源E4の正極は接地され、負極はローサイドスイッチ素子Q8のソースに接続される。ローサイドスイッチ素子Q8のドレインが第三の分離スイッチ素子QS3のソースに接続される。

第四の定電圧源E4の電圧V4がアドレス電源4Aの出力電圧Vaより低い場合（V4＜Va）、図8とは異なり、ローサイドアドレススイッチ素子QA2のソースと第二の放電維持パルス発生部4Bの出力端子4Dとの間は短絡される（図示せず）。

更に、第三の分離スイッチ素子QS3とローサイドスイッチ素子Q8とは互いに逆極性で直列に接続され、双方向スイッチを構成する。その双方向スイッチは第四の定電圧源E4の負極とローサイドアドレススイッチ素子QA2のソースとの間に接続される（図示せず）。

図9は、本発明の実施形態２について、初期化期間、アドレス期間、及び放電維持期間のそれぞれでの、ＰＤＰ10の走査電極Y、維持電極X、及びアドレス電極Aそれぞれの電位変化、並びに走査電極駆動部2に含まれるスイッチ素子Q1、Q2、QS1、QS2、Q7、QB、QR1、QR2、QY1、QY2のオン期間、及び、アドレス電極駆動部4に含まれるスイッチ素子Q5、Q6、QS3、Q8、QA1、QA2のオン期間を示す波形図である。図9では、それぞれのスイッチ素子のオン期間が斜線部で示される。

ここで、第四の定電圧源E4の電圧V4がアドレス電源4Aの出力電圧Vaより高い場合（V4＞Va）が想定される。第四の定電圧源E4の電圧V4がアドレス電源4Aの出力電圧Vaより低い場合（V4＜Va）、第三の分離スイッチ素子QS3のオン期間は図9に示されるローサイドスイッチ素子Q8のオン期間と一致する。

本発明の実施形態２によるＰＤＰ駆動装置30では従来の駆動装置とは異なり、維持電極Xが常に接地電位（≒0）に維持される。

初期化期間では、走査電極Yとアドレス電極Aとの電位が初期化パルス電圧の印加で変化する。

初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。

＜モードI＞
走査電極駆動部2では二つの分離スイッチ素子QS1、QS2、双方向スイッチ部Q7、及びローサイド走査スイッチ素子QY2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される（図7参照）。それにより走査電極Yが接地電位（≒0）に維持される。

アドレス電極駆動部4では第二のハイサイド維持スイッチ素子Q5、第三の分離スイッチ素子QS3、及びローサイドアドレススイッチ素子QA2がオン状態に維持される。残りのスイッチ素子はオフ状態に維持される（図8参照）。それによりアドレス電極Aは接地電位に維持される。

＜モードII＞
走査電極駆動部2では第一のハイサイド維持スイッチ素子Q1がオンし、双方向スイッチ部Q7がオフする。そのとき、二つの分離スイッチ素子QS1、QS2、及び、ローサイド走査スイッチ素子QY2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yの電位が正電位端子1Pの電位＋Vsまで上昇する。

アドレス電極駆動部4ではモードIの状態が維持される。それによりアドレス電極Aは接地電位（≒0）に維持される。

＜モードIII＞
走査電極駆動部2では第一の分離スイッチ素子QS1がオフし、ハイサイドランプ波形発生部QR1がオンする。そのとき、第一のハイサイド維持スイッチ素子Q1、第二の分離スイッチ素子QS2、及びローサイド走査スイッチ素子QY2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yの電位が一定の速度で、正電位端子1Pの電位＋Vsから初期化パルス電圧の上限Vs＋V1まで上昇する。

こうして、ＰＤＰ10の全ての放電セルでは一様に、印加電圧が初期化パルス電圧の上限Vs＋V1まで比較的緩やかに上昇する。それにより一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。

＜モードIV＞
走査電極駆動部2では第一の分離スイッチ素子QS1がオンし、ハイサイドランプ波形発生部QR1がオフする。そのとき、第一のハイサイド維持スイッチ素子Q1、第二の分離スイッチ素子QS2、及びローサイド走査スイッチ素子QY2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yの電位が正電位端子1Pの電位＋Vsまで下降する。

こうして、ＰＤＰ10の全ての放電セルでは放電が停止し、微弱な発光が止まる。

＜モードV＞
走査電極駆動部2ではモードIVの状態が維持される。従って、走査電極Yの電位が正電位端子1Pの電位＋Vsに維持される。

アドレス電極駆動部4では、第二のハイサイド維持スイッチ素子Q5と第三の分離スイッチ素子QS3とがオフし、ローサイドスイッチ素子Q8がオンする。そのとき、ローサイドアドレススイッチ素子QA2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それによりアドレス電極Aの電位がアドレスパルス電圧の下限−V4まで下降する。ここで、アドレス電極Aと他の電極との間で放電が生じないように、アドレスパルス電圧の下限−V4は設定される。
＜モードVI＞
走査電極駆動部2では、第一のハイサイド維持スイッチ素子Q1と第二の分離スイッチ素子QS2とがオフし、ローサイドランプ波形発生部QR2がオンする。そのとき、第一の分離スイッチ素子QS1とローサイド走査スイッチ素子QY2とがオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yの電位が一定の速度で、正電位端子1Pの電位＋Vsから初期化パルス電圧の下限−V2まで下降する。

アドレス電極駆動部4ではモードVの状態が維持される。それによりアドレス電極Aはアドレスパルス電圧の下限−V4に維持される。

こうして、ＰＤＰ10の放電セルにはモードII〜Vでの印加電圧とは逆極性の電圧が印加される。それにより、放電セルの全てで壁電荷が一様に除去され、均一化される。そのとき、印加電圧は比較的緩やかに下降するので、放電セルの発光は微弱に抑えられる。

特にアドレス電極Aが負電位−V4に維持されるので、放電セルのアドレス電極A側では電子による衝撃が抑えられる。

アドレス期間中、走査電極駆動部2では、ローサイドランプ波形発生部QR2がオフし、バイパススイッチ素子QBがオンする。それにより、ローサイド走査スイッチ素子QY2のソース（あるいはエミッタ）は走査パルス電圧の下限−V2に維持される。更に例えば、双方向スイッチ部Q7がオンする。そのとき、第一の分離スイッチ素子QS1がオン状態に維持される。

アドレス電極駆動部4では、ローサイドスイッチ素子Q8がオン状態に維持され、第三の分離スイッチ素子QS3がオフ状態に維持される。それにより、ローサイドアドレススイッチ素子QA2のソース（あるいはエミッタ）がアドレスパルス電圧の下限−V4に維持される。

アドレス期間の開始時、走査電極駆動部2は全ての走査電極Y1、Y2、Y3、…（図1参照）について、ハイサイド走査スイッチ素子QY1をオン状態に維持し、ローサイド走査スイッチ素子QY2をオフ状態に維持する。それにより、全ての走査電極Yの電位が一様に走査パルス電圧の上限V3−V2に維持される。

走査電極駆動部2は続いて、走査電極Y1、Y2、Y3、…のそれぞれの電位を順次、次のように変化させる（図9に示される走査パルス電圧SP参照）。走査電極の一つYが選択されるとき、その走査電極Yに接続されるハイサイド走査スイッチ素子QY1がオフし、ローサイド走査スイッチ素子QY2がオンする。それにより、その走査電極Yの電位が走査パルス電圧の下限−V2まで下降する。その走査電極Yの電位が所定時間、走査パルス電圧の下限−V2に維持されるとき、その走査電極Yに接続されるローサイド走査スイッチ素子QY2がオフし、ハイサイド走査スイッチ素子QY1がオンする。それにより、その走査電極Yの電位が走査パルス電圧の上限V3−V2まで上昇する。

走査電極駆動部2は走査電極Y1、Y2、Y3、…のそれぞれに接続される走査スイッチ素子対Q1Y、Q2Yについて、上記と同様なスイッチング動作を順次行う。こうして、走査パルス電圧SPが走査電極Y1、Y2、Y3、…のそれぞれに対し順次、印加される。

アドレス期間の開始時、アドレス電極駆動部4は全てのアドレス電極A1、A2、A3、…（図1参照）について、ローサイドアドレススイッチ素子QA2をオン状態に維持し、ハイサイドアドレススイッチ素子QA1をオフ状態に維持する。それにより、全てのアドレス電極Aの電位が一様にアドレスパルス電圧の下限−V4に維持される。そのとき、走査電極Yとアドレス電極Aとの間には、走査パルス電圧の上限V3−V2とアドレスパルス電圧の下限−V4との差に相当する電圧V3−V2＋V4が維持される。

アドレス期間中、アドレス電極駆動部4は、外部から入力される映像信号に基づきアドレス電極の一つAを選択し、その選択されたアドレス電極Aの電位を所定時間、アドレスパルス電圧の上限V5−V4まで上昇させる。

例えば図9に示される区間SPでは、走査パルス電圧が走査電極の一つYに印加されると同時にアドレスパルス電圧がアドレス電極の一つAに印加される。そのとき、その走査電極Yとアドレス電極Aとの間には、走査パルス電圧の下限−V2とアドレスパルス電圧の上限V5−V4との差に相当する電圧−V2＋V4−V5が印加される。その電圧は走査電極とアドレス電極との他の組合せの間の電圧より高い。従って、区間SPで同時に選択される走査電極Yとアドレス電極Aとの間の交差点に位置する放電セルでは、走査電極Yとアドレス電極Aとの間で放電が生じる。それにより、その放電セルの特に走査電極Y上には、他の放電セルより多量の壁電荷が蓄積される。

放電維持期間中、走査電極駆動部2は、二つの分離スイッチ素子QS1、QS2、及びローサイド走査スイッチ素子QY2をオン状態に維持する。それにより、第一の放電維持パルス発生部2Aの出力端子2Cと走査電極Yとの間を短絡させる。一方、アドレス電極駆動部4は第三の分離スイッチ素子QS3とローサイドアドレススイッチ素子QA2とをオン状態に維持する。それにより、第二の放電維持パルス発生部4Bの出力端子4Dとアドレス電極Aとの間を短絡させる。

その状態で、第一の放電維持パルス発生部2Aと第二の放電維持パルス発生部4Bとが上記の実施形態１と同様に動作する。それにより、放電維持パルス電圧が走査電極Yとアドレス電極Aとに対して実施形態１と同様に印加される（図5Ａ参照）。そのとき、アドレス期間に比較的多量の壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。

上記の通り、本発明の実施形態２によるＰＤＰ駆動装置30は、維持電極Xが常に接地電位に維持される。すなわち、維持電極駆動部3が維持電極Xと接地端子との間の単なる接続部で良い。その代わり、アドレス電極駆動部4がアドレスパルス発生部4Cの他に、第二の放電維持パルス発生部4Bと第二の初期化パルス発生部4Eとを含む必要がある。

これにより、維持電極Xの電位を駆動するための駆動回路を完全に除去することができ、実施の形態１の場合に対して更に回路規模を低減できる。更に、各パルス電圧の発生部と電源とがＰＤＰ10の走査電極Y側に集中して配置可能となる。すなわちＰＤＰ駆動装置30のノイズ源と熱源とがＰＤＰ10の走査電極Y側に集約されるため、ノイズ／熱対策が容易となる。

例えばチューナ等、比較的ノイズに弱い高周波回路は、ＰＤＰ10の維持電極X側に配置すれば良い。そのとき、ＰＤＰ駆動装置30からのノイズによる悪影響が効果的に回避される。

また、例えばファン等の冷却装置による冷却範囲がＰＤＰ10の走査電極Y側に限定されても良い。そのとき、その冷却効率が効果的に向上する。

なお、図９では放電維持期間中の電圧波形として図3Ａに示した回収回路部を想定した波形を記載したが、図3Ｂに示した回収回路部を用いてもよく、その場合の放電維持期間中の電圧波形および各スイッチ素子のオンオフ状態は図5Ｂのようになる。

本発明の実施形態３によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図1参照）と同様な構成を有する。従って、その構成についての説明は上記の実施形態１についての説明、及び図1を援用する。

図10は、ＰＤＰ10と本発明の実施形態3によるＰＤＰ駆動装置30との等価回路を示すブロック図である。図2と図10とでは、同様な構成要素に対して同じ符号が付される。

本発明の実施形態３では、アドレス電極駆動部4に含まれる第二の放電維持パルス発生部4Bに印加される電圧の接地基準が、実施形態１と異なる。すなわち、アドレス電源４Ｈは正の直流電圧源であり、すなわち、高電位端子４Ｇを一定の正電位Ｖｅとし、低電位端子４Ｎを接地電位に維持する。

第二の放電維持パルス発生部４Ｂの具体的な回路構成は図４と同様であるため、上記の実施形態１についての説明及び図４を援用する。実施形態１との違いは、上述したように高電位端子４Ｇと低電位端子４Ｎに印加される電圧が異なる点であるため、回収コンデンサＣＣの電位は実質的にはVe/2となる。

図１１Ａに示すように、本実施形態では、維持放電期間中において、維持電極Ｘの電位を接地電位に制御するとともに、アドレス電極Ａの電位を走査電極Ｙの電位変化に応じて正電位Ｖeまたは接地電位０のいずれかに制御している。より具体的には、走査電極Ｙの電位が最大値（Ｖs）にある期間中に、アドレス電極Ａの電位を正電位Ｖeから接地電位０に変化させ、走査電極Ｙの電位が最小値（−Ｖs）にある期間中に、アドレス電極Ａの電位を接地電位０から正電位Ｖeに変化させている。なお、アドレス電極Ａの電位は、走査電極Yの電位が最小値（−Ｖs）から立ち上がった後、再度最小値（−Ｖs）に立ち下がるまでの期間中に、正電位Ｖeから接地電位０に達するように変化させ、かつ、走査電極Yの電位が最小値（−Ｖs）に達した後、最大値（Ｖs）に達するまでの期間中に接地電位０から正電位Ｖeに達するように変化させればよい。例えば、図１１Ａにおいて、アドレス電極Ａの電位は、モードXIIからモードVIIIまでの間に正電位Ｖeから接地電位０に達するように、かつ、モードIXからモードIIまでの間に接地電位０から正電位Ｖeに達するように変化させればよい。

印加する電圧の変化に応じ、次の１２のモードI〜XIIに分けられる。

＜モードI＞
第一の放電維持パルス発生部２Ａでは、双方向スイッチ部Ｑ７がオン状態に維持され、第一のハイサイド維持スイッチ素子Ｑ１、第一のローサイド維持スイッチ素子Ｑ２、第一のハイサイド回収スイッチ素子Ｑ３Ａ、第二のハイサイド回収スイッチ素子Ｑ４Ａ、第二のローサイド回収スイッチ素子Ｑ４Ｂがオフ状態に維持される（図3Ａ参照）。それにより、走査電極Ｙが接地電位（≒０）に維持される。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、第二のローサイド維持スイッチ素子Q6、第三のハイサイド回収スイッチ素子Q4Cがオフ状態に維持される（図4参照）。それにより、アドレス電極Aが高電位(≒Ve)に維持される。なお、図11Ａでは、第二のハイサイド回収スイッチ素子Q3Bならびに第三のハイサイド回収スイッチ素子Q3Cはオフとなっているが、オンでもよい。第二のハイサイド回収スイッチ素子Q3BはモードVIIを終了する期間までにオフすればよく、モードIからモードVIIまでのいずれの期間にオフしてもよい。また、第三のハイサイド回収スイッチ素子Q3Cは、モードIIIを終了する期間までにオフすればよく、モードIからモードIIIあるいはモードXI、モードXIIのいずれの期間にオフしてもよい。

＜モードII＞
第一の放電維持パルス発生部2Aでは、双方向スイッチ部Q7がオフし、第一のハイサイド回収スイッチ素子Q3Aがオンする。それにより、接地端子→第一の回収コンデンサCA→第一のハイサイドダイオードD1A→第一のハイサイド回収スイッチ素子Q3A→第一の回収インダクタLA→出力端子2Cの経路が導通する（矢印は電流の向きを表す。図3Ａ参照）。更に、出力端子2C→維持電極X−走査電極Y間のパネル容量CXY→接地スイッチ3B→接地端子の経路が導通する（矢印は電流の向きを表す。図10参照）。そのとき、第一の回収インダクタLAと維持電極X−走査電極Y間のパネル容量CXYとの直列回路が第一の回収コンデンサCAから電圧Vs／2を印加され、共振する。従って、走査電極Yの電位が滑らかに上昇する。第二の放電維持パルス発生部4Bでは、モードIと同様の動作をする。

＜モードIII＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第一のハイサイドダイオードD1Aがオフする。更に、走査電極Yの電位がＤＣ−ＤＣコンバータ1の正電位端子1Pの電位＋Vs（すなわち、放電維持パルス電圧の上限）まで達する。そのとき、第一のハイサイド維持スイッチ素子Q1がオンする（図3Ａ参照）。それにより、走査電極Yの電位が放電維持パルス電圧の上限＋Vsに維持される。なお、図11Ａでは、第一のハイサイド回収スイッチ素子Q3Aはオフとなっているが、オンでもよい。第一のハイサイド回収スイッチ素子Q3AはモードVを終了する期間までにオフすればよく、モードIIIからモードVまでのいずれの期間にオフしてもよい。

第二の放電維持パルス発生部4Bでは、モードIと同様の動作をする。

＜モードIV＞
第一の放電維持パルス発生部2Aでは、モードIIIと同様の動作をするが、放電は終了している。第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオフし、第三のローサイド回収スイッチ素子Q4Cがオンする（図4参照）。それにより、接地端子→接地スイッチ3B→維持電極X−アドレス電極A間のパネル容量CXA→第二の放電維持パルス発生部4Bの出力端子4D→第三の回収インダクタLC→第三のローサイド回収スイッチ素子Q4C→第三のローサイドダイオードD2C→第三の回収コンデンサCC→接地端子のループが導通する（矢印は電流の向きを表す。図10、4参照）。そのとき、第三の回収インダクタLC、及び維持電極X−アドレス電極A間のパネル容量CXAの直列回路が第三の回収コンデンサCCから電圧Ve／2を印加され、共振する。従って、アドレス電極Aの電位が滑らかに下降する。

＜モードV＞
第一の放電維持パルス発生部2Aでは、モードIVと同様の動作をする。第二の放電維持パルス発生部4Bでは、共振電流が実質的に零まで減衰すると、第三のローサイドダイオードD2Cがオフする。更に、アドレス電極Aの電位がアドレス電源4Hの低電位端子4Nの電位すなわち接地電位まで達する。そのとき、第二のローサイド維持スイッチ素子Q6がオンする（図4参照）。それにより、アドレス電極Aの電位が接地電位に維持される。なお、図11Ａでは、モードVの期間中には第三のローサイド回収スイッチ素子Q4Cはオフとなっているが、オンでもよい。第三のローサイド回収スイッチ素子Q4CはモードIXが終了するまでにオフすればよく、モードVからモードIXまでのいずれの期間にオフしてもよい。

＜モードVI＞
走査電極Yの電位が所定時間、放電維持パルス電圧の上限＋Vsに維持された後、第一の放電維持パルス発生部2Aでは、第一のハイサイド維持スイッチ素子Q1がオフし、第一のローサイド回収スイッチ素子Q4Aがオンする。それにより、接地端子←第一の回収コンデンサCA←第一のローサイドダイオードD2A←第一のローサイド回収スイッチ素子Q4A←第一の回収インダクタLA←出力端子2Cの経路が導通する（矢印は電流の向きを表す。図3Ａ参照）。更に、出力端子2C←維持電極X−走査電極Y間のパネル容量CXY←接地スイッチ3B←接地端子の経路が導通する（矢印は電流の向きを表す。図10参照）。そのとき、第一の回収インダクタLAと維持電極X−走査電極Y間のパネル容量CXYとの直列回路が第一の回収コンデンサCAから電圧Vs／2を印加され、共振する。従って、走査電極Yの電位が滑らかに下降する。第二の放電維持パルス発生部4Bでは、モードVと同じ動作をする。

＜モードVII＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第一のローサイドダイオードD2Aがオフする。更に、走査電極Yの電位が接地電位（≒0）まで達する。そのとき、双方向スイッチ部Q7がオンする（図3Ａ参照）。それにより、走査電極Yが接地電位に維持される。なお、図11Ａでは、モードVIIの期間中には第一のローサイド回収スイッチ素子Q4Aはオフとなっているが、オンでもよい。第一のローサイド回収スイッチ素子Q4AはモードIが終了するまでにオフすればよく、モードVIIからモードXIIおよびモードIまでのいずれの期間にオフしてもよい。第二の放電維持パルス発生部4Bでは、モードVIと同じ動作をする。

＜モードVIII＞
第一の放電維持パルス発生部2Aでは、双方向スイッチ部Q7がオフし、第二のローサイド回収スイッチ素子Q4Bがオンする。それにより、接地端子←第二の回収コンデンサCB←第二のローサイドダイオードD2B←第二のローサイド回収スイッチ素子Q4B←第二の回収インダクタLB←出力端子2C←維持電極X−走査電極Y間のパネル容量CXY←接地スイッチ3B←接地端子のループが導通する（矢印は電流の向きを表す。図2、3Ａ参照）。そのとき、第二の回収インダクタLB、及び維持電極X−走査電極Y間のパネル容量CXYの直列回路が第二の回収コンデンサCBから電圧−Vs／2を印加され、共振する。従って、走査電極Yの電位が滑らかに下降する。第二の放電維持パルス発生部4Bでは、モードVIIと同じ動作をする。

＜モードIX＞
第一の放電維持パルス発生部2Aでは、モードVIIIにて発生している共振電流が実質的に零まで減衰すると、第二のローサイドダイオードD2Bがオフする。更に、走査電極Yの電位がＤＣ−ＤＣコンバータ1の負電位端子1Nの電位−Vs（すなわち、放電維持パルス電圧の下限）まで達する。そのとき、第一のローサイド維持スイッチ素子Q2がオンする（図3Ａ参照）。それにより、走査電極Yの電位が放電維持パルス電圧の下限−Vsに維持される。なお、図11Ａでは、モードIXの期間中には第二のローサイド回収スイッチ素子Q4Bはオフとなっているが、オンでもよい。第二のローサイド回収スイッチ素子Q4BはモードXIが終了するまでにオフすればよく、モードIXからモードXIまでのいずれの期間にオフしてもよい。

アドレス期間に壁電荷が蓄積されるＰＤＰ10の放電セルでは、放電維持パルス電圧の下限−Vsに壁電圧が加わるので、走査電極Yと維持電極Xとの間の電圧が放電開始電圧を超える。従って、放電が持続するので、発光が生じる。そのとき、放電電流を維持するための電力がＤＣ−ＤＣコンバータ1から負電位端子1Nと第一のローサイド維持スイッチ素子Q2とを通してＰＤＰ10に供給される。第二の放電維持パルス発生部4Bでは、モードVIIIと同じ動作をする。

＜モードX＞
第一の放電維持パルス発生部2Aでは、モードIXと同様の動作をする。第二の放電維持パルス発生部4Bでは、第二のローサイド維持スイッチ素子Q6がオフし、第三のハイサイド回収スイッチ素子Q3Cがオンする（図4参照）。それにより、接地端子←接地スイッチ3B←維持電極X−アドレス電極A間のパネル容量CXA←第二の放電維持パルス発生部4Bの出力端子4D←第三の回収インダクタLC←第三のハイサイド回収スイッチ素子Q3C←第三のハイサイドダイオードD1C←第三の回収コンデンサCC←接地端子のループが導通する（矢印は電流の向きを表す。図10、4参照）。そのとき、第三の回収インダクタLC、及び維持電極X−アドレス電極A間のパネル容量CXAの直列回路が第三の回収コンデンサCCから電圧Ve／2を印加され、共振する。従って、アドレス電極Aの電位が滑らかに上昇する。

＜モードXI＞
第一の放電維持パルス発生部2Aでは、モードXと同様の動作をする。第二の放電維持パルス発生部4Bでは、モードXにて発生している共振電流が実質的に零まで減衰するとき、第三のハイサイドダイオードD1Cがオフし、アドレス電極Aの電位が高電位電圧Veまで達する。そのとき、第二のハイサイド維持スイッチ素子Q5がオンしてアドレス電極Aが高電位Veに維持される（図4参照）。ここで、アドレス電極Aの電位Veは走査電極Yの電位Vsに近い。

＜モードXII＞
第一の放電維持パルス発生部2Aでは、第一のローサイド維持スイッチ素子Q2がオフし、第二のハイサイド回収スイッチ素子Q3Bがオンする。それにより、接地端子→第二の回収コンデンサCB→第二のハイサイドダイオードD1B→第二のハイサイド回収スイッチ素子Q3B→第二の回収インダクタLB→出力端子2C→維持電極X−走査電極Y間のパネル容量CXY→接地スイッチ3B→接地端子のループが導通する（矢印は電流の向きを表す。図10、3Ａ参照）。

次に電力回収部6が図3Ｂである場合の駆動方法を図11Ｂを用いて説明する。図11Ｂに、電力回収部６が図3Ｂである場合の本実施形態の駆動方法による駆動波形を示す。

＜モードI＞
第一の放電維持パルス発生部2Aでは、第一のハイサイド維持スイッチ素子Ｑ１、第一のローサイド維持スイッチ素子Ｑ２、第四のローサイド回収スイッチ素子Q4Dがオフ状態に維持され、第四のハイサイド回収スイッチ素子Q3Dがオンされる。それにより、接地端子→第四のハイサイドダイオードD1D→第四のハイサイド回収スイッチ素子Q3D→第四の回収インダクタLD→出力端子2Cの経路が導通する（矢印は電流の向きを表す。図3Ｂ参照）。更に、出力端子2C→維持電極X−走査電極Y間のパネル容量CXY→接地スイッチ3B→接地端子の経路が導通する（矢印は電流の向きを表す。図10参照）。そのとき、第四の回収インダクタLDと維持電極X−走査電極Y間のパネル容量CXYとの直列回路が共振する。従って、走査電極Yの電位が滑らかに上昇する。

第二の放電維持パルス発生部４Ｂでは、第二のハイサイド維持スイッチ素子Ｑ５がオン状態に維持され、第二のローサイド維持スイッチ素子Q6、第三のハイサイド回収スイッチ素子Q4Cがオフ状態に維持される（図4参照）。それにより、アドレス電極Aが高電位(≒Ve)に維持される。なお、図11Ｂでは第三のハイサイド回収スイッチ素子Q3Cはオフとなっているがオンでもよい。第三のハイサイド回収スイッチ素子Q3Cは、モードIIを終了する期間までにオフすればよく、モードVIIIとモードIからモードIIのいずれの期間にオフしてもよい。

＜モードII＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第四のハイサイドダイオードD1Dがオフする。更に、走査電極Yの電位がＤＣ−ＤＣコンバータ1の正電位端子1Pの電位＋Vs（すなわち、放電維持パルス電圧の上限）まで達する。そのとき、第一のハイサイド維持スイッチ素子Q1がオンする（図3Ｂ参照）。それにより、走査電極Yの電位が放電維持パルス電圧の上限＋Vsに維持される。なお、図11Ｂでは、第四のハイサイド回収スイッチ素子Q3Dはオフとなっているが、オンでもよい。第四のハイサイド回収スイッチ素子Q3DはモードIVを終了する期間までにオフすればよく、モードIIからモードIVまでのいずれの期間にオフしてもよい。

＜モードIII＞
第一の放電維持パルス発生部2Aでは、モードIIIと同様の動作をするが、放電は終了している。第二の放電維持パルス発生部4Bでは、第二のハイサイド維持スイッチ素子Q5がオフし、第三のローサイド回収スイッチ素子Q4Cがオンする（図4参照）。それにより、接地端子→接地スイッチ3B→維持電極X−アドレス電極A間のパネル容量CXA→第二の放電維持パルス発生部4Bの出力端子4D→第三の回収インダクタLC→第三のローサイド回収スイッチ素子Q4C→第三のローサイドダイオードD2C→第三の回収コンデンサCC→接地端子のループが導通する（矢印は電流の向きを表す。図10、4参照）。そのとき、第三の回収インダクタLC、及び維持電極X−アドレス電極A間のパネル容量CXAの直列回路が第三の回収コンデンサCCから電圧Ve／2を印加され、共振する。従って、アドレス電極Aの電位が滑らかに下降する。

＜モードIV＞
第一の放電維持パルス発生部2Aでは、モードIIIと同様の動作をする。第二の放電維持パルス発生部4Bでは、モードIIIにて発生した共振電流が実質的に零まで減衰すると、第三のローサイドダイオードD2Cがオフする。更に、アドレス電極Aの電位がアドレス電源4Hの低電位端子4Nの電位すなわち接地電位まで達する。そのとき、第二のローサイド維持スイッチ素子Q6がオンする（図4参照）。それにより、アドレス電極Aの電位が接地電位に維持される。なお、図11Ｂでは、モードIVの期間中には第三のローサイド回収スイッチ素子Q4Cはオフとなっているが、オンでもよい。第三のローサイド回収スイッチ素子Q4CはモードVIが終了するまでにオフすればよく、モードIVからモードVIまでのいずれの期間にオフしてもよい。

＜モードV＞
走査電極Yの電位が所定時間、放電維持パルス電圧の上限＋Vsに維持された後、第一の放電維持パルス発生部2Aでは、第一のハイサイド維持スイッチ素子Q1がオフし、第四のローサイド回収スイッチ素子Q4Dがオンする。それにより、接地端子←第四のローサイドダイオードD2D←第四のローサイド回収スイッチ素子Q4D←第四の回収インダクタLD←出力端子2Cの経路が導通する（矢印は電流の向きを表す。図3Ｂ参照）。更に、出力端子2C←維持電極X−走査電極Y間のパネル容量CXY←接地スイッチ3B←接地端子の経路が導通する（矢印は電流の向きを表す。図10参照）。そのとき、第四の回収インダクタLDと維持電極X−走査電極Y間のパネル容量CXYとの直列回路が共振する。従って、走査電極Yの電位が滑らかに下降する。第二の放電維持パルス発生部4Bでは、モードIVと同じ動作をする。

＜モードVI＞
第一の放電維持パルス発生部2Aでは、共振電流が実質的に零まで減衰すると、第四のローサイドダイオードD2Dがオフする。更に、走査電極Yの電位がＤＣ−ＤＣコンバータ1の負電位端子1Nの電位−Vs（すなわち、放電維持パルス電圧の下限）まで達する。そのとき、第一のローサイド維持スイッチ素子Q2がオンする（図3Ｂ参照）。それにより、走査電極Yの電位が放電維持パルス電圧の下限−Vsに維持される。なお、図11Ｂでは、モードVIの期間中には第四のローサイド回収スイッチ素子Q4Dはオフとなっているが、オンでもよい。第四のローサイド回収スイッチ素子Q4DはモードVIIIが終了するまでにオフすればよく、モードVIからモードVIIIまでのいずれの期間にオフしてもよい。

アドレス期間に壁電荷が蓄積されるＰＤＰ10の放電セルでは、放電維持パルス電圧の下限−Vsに壁電圧が加わるので、走査電極Yと維持電極Xとの間の電圧が放電開始電圧を超える。従って、放電が持続するので、発光が生じる。そのとき、放電電流を維持するための電力がＤＣ−ＤＣコンバータ1から負電位端子1Nと第一のローサイド維持スイッチ素子Q2とを通してＰＤＰ10に供給される。第二の放電維持パルス発生部4Bでは、モードVIと同じ動作をする。

＜モードVII＞
第一の放電維持パルス発生部2Aでは、モードVIと同様の動作をする。第二の放電維持パルス発生部4Bでは、第二のローサイド維持スイッチ素子Q6がオフし、第三のハイサイド回収スイッチ素子Q3Cがオンする（図4参照）。それにより、接地端子←接地スイッチ3B←維持電極X−アドレス電極A間のパネル容量CXA←第二の放電維持パルス発生部4Bの出力端子4D←第三の回収インダクタLC←第三のハイサイド回収スイッチ素子Q3C←第三のハイサイドダイオードD1C←第三の回収コンデンサCC←接地端子のループが導通する（矢印は電流の向きを表す。図10、4参照）。そのとき、第三の回収インダクタLC、及び維持電極X−アドレス電極A間のパネル容量CXAの直列回路が第三の回収コンデンサCCから電圧Ve／2を印加され、共振する。従って、アドレス電極Aの電位が滑らかに上昇する。

＜モードVIII＞
第一の放電維持パルス発生部2Aでは、モードVIIと同様の動作をする。第二の放電維持パルス発生部4Bでは、モードVIIにて発生している共振電流が実質的に零まで減衰するとき、第三のハイサイドダイオードD1Cがオフし、アドレス電極Aの電位が高電位電圧Veまで達する。そのとき、第二のハイサイド維持スイッチ素子Q5がオンしてアドレス電極Aが高電位Veに維持される（図4参照）。ここで、アドレス電極Aの電位Veは走査電極Yの電位Vsに近い。

その後、各スイッチ素子の動作は＜モードI＞に戻り、放電維持期間中は継続される。

上記の通り、本発明の実施形態３によるＰＤＰ駆動装置30では、放電維持期間中、維持電極駆動部3が維持電極Xを接地するため、維持電極駆動部3は放電維持パルス発生部を含む必要がない。また、放電維持期間中、上記の例とは逆に、走査電極駆動部2が走査電極Yを接地し、維持電極駆動部3が第一の放電維持パルス発生部2Aを含んでも良い。その場合、走査電極駆動部2は放電維持パルス発生部を含む必要がない。これにより、走査電極駆動部2又は維持電極駆動部3において放電維持パルス発生部を除去できるので駆動装置全体の面積が低減し、かつ回路設計の柔軟性が高まる。それ故、本発明の実施形態３によるＰＤＰ駆動装置30は小型化が容易である。

図12は、ＰＤＰ10と本発明の実施形態４によるＰＤＰ駆動装置30との等価回路を示すブロック図である。図６と図１２とでは、同様な構成要素に対して同じ符号が付される。

本発明の実施形態４では上記の実施形態２とは異なり、アドレス電極駆動部4に含まれる第二の放電維持パルス発生部4Bに印加される電圧の接地基準が、実施形態２と異なる。すなわち、アドレス電源４Ｈは正の直流電圧源であり、すなわち、高電位端子４Ｇを一定の正電位Ｖｅとし、低電位端子４Ｎを接地電位に維持する。走査電極駆動部2は実施形態２と同様のため、その構成についての説明は上記の実施形態２についての説明および図７を援用する。

図１３は、アドレス電極駆動部4の等価回路図である。アドレス電極駆動部4は、第二の放電維持パルス発生部4B、アドレスパルス発生部4C、及び第二の初期化パルス発生部4Eを有する。第二の放電維持パルス発生部4Bの構成は上記の実施形態3による第二の放電維持パルス発生部4Bの構成と同様である。また、アドレスパルス発生部4Cの構成は上記の実施形態2によるアドレスパルス発生部4Cの構成と同様である。従って、図8と図13とでは、同様な構成要素に対して同じ符号が付される。更に、それら同様な構成要素についての説明は上記の実施形態2ならびに実施形態3についての説明を援用する。特に、第三の電力回収回路6Cの構成は上記の実施形態3による第三の電力回収回路6Cの構成と同様である。

第三の初期化パルス発生部4Jは、第六の定電圧源E6、ハイサイドスイッチQ9、及び第四の分離スイッチ素子QS4を含む。定電圧源E6はそれぞれ、例えばＤＣ−ＤＣコンバータ1から印加される直流電圧に基づき、正極と負極との間の電圧を一定値V6に維持する。

ここで、第六の定電圧源E6の電圧V6はアドレス電源4H（図12参照）の出力電圧Veより高くても低くても良い。図13では、第六の定電圧源E6の電圧V6がアドレス電源4Hの出力電圧Veより高い場合が例示される：V6＞Ve。

アドレススイッチ部4Fは実際には複数のアドレス電極A1、A2、…（図1参照）と同数だけ設けられ、アドレス電極A1、A2、…のそれぞれに一つずつ接続される。アドレススイッチ部4Fのそれぞれは、ハイサイドアドレススイッチ素子QA1とローサイドアドレススイッチ素子QA2との直列接続を含む。ハイサイドアドレススイッチ素子QA1のソースはローサイドアドレススイッチ素子QA2のドレインに接続される。その接続点J6は更に、対応するアドレス電極Aに接続される。

第五の定電圧源E5の正極は、ハイサイドアドレススイッチ素子QA1のドレインに接続され、負極はローサイドアドレススイッチ素子QA2のソースに接続される。第六の定電圧源E6の電圧V6がアドレス電源4Hの出力電圧Veより高い場合（V6＞Ve）、図13に示されるように、第四の分離スイッチ素子QS4のドレインがハイサイドアドレススイッチ素子QA2のソースに接続され、ソースが第二の放電維持パルス発生部4Bの出力端子4Dに接続される。放電維持期間では、第四の分離スイッチ素子QS4とローサイドアドレススイッチ素子QA2とがオンし、第二の放電維持パルス発生部4Bの出力端子4Dとアドレス電極Aとの間を短絡させる（上記の実施形態１についての説明を参照）。

第六の定電圧源E6の負極は接地され、正極はハイサイドスイッチ素子Q9のドレインに接続される。ハイサイドスイッチ素子Q9のソースが第四の分離スイッチ素子QS4のドレインに接続される。

第六の定電圧源E6の電圧V6がアドレス電源4Hの出力電圧Veより低い場合（V6＜Ve）、図13とは異なり、ローサイドアドレススイッチ素子QA2のソースと第二の放電維持パルス発生部4Bの出力端子4Dとの間は短絡され、ハイサイドスイッチ素子Q9のドレインと第六の定電圧源E6との間にダイオードを挿入した回路となる。ダイオードのアノード側は第六の定電圧源E6と接続され、ダイオードのカソード側はハイサイドスイッチ素子Q9のドレインと接続される（図示せず）。

図14は、本発明の実施形態４について、初期化期間、アドレス期間、及び放電維持期間のそれぞれでの、ＰＤＰ10の走査電極Y、維持電極X、及びアドレス電極Aそれぞれの電位変化、並びに走査電極駆動部2に含まれるスイッチ素子Q1、Q2、QS1、QS2、Q7、QB、QR1、QR2、QY1、QY2のオン期間、及び、アドレス電極駆動部4に含まれるスイッチ素子Q5、Q6、QS4、Q9、Q3C、Q4C、QA1、QA2のオン期間を示す波形図である。図14では、それぞれのスイッチ素子のオン期間が斜線部で示される。

なお、第六の定電圧源E6の電圧V6がアドレス電源4Hの出力電圧Veより低い場合（V6＜Ve）、第四の分離スイッチ素子QS4は短絡されていてないので無関係となる。

本発明の実施形態4によるＰＤＰ駆動装置30では従来の駆動装置とは異なり、維持電極Xが常に接地電位（≒0）に維持される。

初期化期間では、走査電極Yとアドレス電極Aとの電位が初期化パルス電圧の印加で変化する。初期化パルス電圧の変化に応じ、初期化期間は次の七つのモードI〜VIIに分けられる。

アドレス電極駆動部4では第二のローサイド維持スイッチ素子Q6、第四の分離スイッチ素子QS4、及びローサイドアドレススイッチ素子QA2がオン状態に維持される。残りのスイッチ素子はオフ状態に維持される（図13参照）。それによりアドレス電極Aは接地電位に維持される。

＜モードII＞
走査電極駆動部2ではモードIの状態を維持する。アドレス電極駆動部4ではハイサイドスイッチ素子Q9がオンし、第四の分離す一致素子QS4がオフする。それにより、アドレス電極Aは第六の定電圧源E6の電位V6に維持される。

＜モードIII＞
走査電極駆動部2では第一のハイサイド維持スイッチ素子Q1がオンし、双方向スイッチ部Q7がオフする。そのとき、二つの分離スイッチ素子QS1、QS2、及び、ローサイド走査スイッチ素子QY2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yの電位が正電位端子1Pの電位＋Vsまで上昇する。アドレス電極駆動部4ではモードIIの状態が維持される。

＜モードIV＞
走査電極駆動部2では第一の分離スイッチ素子QS1がオフし、ハイサイドランプ波形発生部QR1がオンする。そのとき、第一のハイサイド維持スイッチ素子Q1、第二の分離スイッチ素子QS2、及びローサイド走査スイッチ素子QY2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yの電位が一定の速度で、正電位端子1Pの電位＋Vsから初期化パルス電圧の上限Vs＋V1まで上昇する。

アドレス電極駆動部4ではモードIIIの状態が維持される。

＜モードV＞
走査電極駆動部2では第一の分離スイッチ素子QS1がオンし、ハイサイドランプ波形発生部QR1がオフする。そのとき、第一のハイサイド維持スイッチ素子Q1、第二の分離スイッチ素子QS2、及びローサイド走査スイッチ素子QY2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yの電位が正電位端子1Pの電位＋Vsまで下降する。アドレス電極駆動部4ではモードIVの状態が維持される。こうして、ＰＤＰ10の全ての放電セルでは放電が停止し、微弱な発光が止まる。

＜モードVI＞
走査電極駆動部2ではモードVの状態が維持される。従って、走査電極Yの電位が正電位端子1Pの電位＋Vsに維持される。

アドレス電極駆動部4では、ハイサイドスイッチ素子Q9がオフし、第二のローサイド維持スイッチ素子Q6と第四の分離スイッチ素子QS4がオンする。そのとき、ローサイドアドレススイッチ素子QA2がオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それによりアドレス電極Aの電位が接地電位まで下降する。

＜モードVII＞
走査電極駆動部2では、第一のハイサイド維持スイッチ素子Q1と第二の分離スイッチ素子QS2とがオフし、ローサイドランプ波形発生部QR2がオンする。そのとき、第一の分離スイッチ素子QS1とローサイド走査スイッチ素子QY2とがオン状態に維持され、残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yの電位が一定の速度で、正電位端子1Pの電位＋Vsから初期化パルス電圧の下限−V2まで下降する。アドレス電極駆動部4ではモードVIの状態が維持される。こうして、ＰＤＰ10の放電セルの全てで壁電荷が一様に除去され、均一化される。そのとき、印加電圧は比較的緩やかに上昇あるいは下降するので、放電セルの発光は微弱に抑えられる。

アドレス電極駆動部4では、ローサイド維持スイッチ素子Q6と第四の分離スイッチ素子QS4がオン状態に維持される。それにより、ローサイドアドレススイッチ素子QA2のソースが接地電位に維持される。

走査電極駆動部2は続いて、走査電極Y1、Y2、Y3、…のそれぞれの電位を順次、次のように変化させる（図14に示される走査パルス電圧SP参照）。走査電極の一つYが選択されるとき、その走査電極Yに接続されるハイサイド走査スイッチ素子QY1がオフし、ローサイド走査スイッチ素子QY2がオンする。それにより、その走査電極Yの電位が走査パルス電圧の下限−V2まで下降する。その走査電極Yの電位が所定時間、走査パルス電圧の下限−V2に維持されるとき、その走査電極Yに接続されるローサイド走査スイッチ素子QY2がオフし、ハイサイド走査スイッチ素子QY1がオンする。それにより、その走査電極Yの電位が走査パルス電圧の上限V3−V2まで上昇する。

アドレス期間の開始時、アドレス電極駆動部4は全てのアドレス電極A1、A2、A3、…（図1参照）について、ローサイドアドレススイッチ素子QA2をオン状態に維持し、ハイサイドアドレススイッチ素子QA1をオフ状態に維持する。それにより、全てのアドレス電極Aの電位が一様に接地電位に維持される。

アドレス期間中、アドレス電極駆動部4は、外部から入力される映像信号に基づきアドレス電極の一つAを選択し、その選択されたアドレス電極Aの電位を所定時間、アドレスパルス電圧の上限Vaまで上昇させる。

例えば図14に示される区間SPでは、走査パルス電圧が走査電極Yの一つに印加されると同時にアドレスパルス電圧がアドレス電極の一つAに印加される。そのとき、その走査電極Yとアドレス電極Aとの間には、走査パルス電圧の下限−V2とアドレスパルス電圧の上限Vaとの差に相当する電圧−V2＋Vaが印加される。その電圧は走査電極とアドレス電極との他の組合せの間の電圧より高い。従って、区間SPで同時に選択される走査電極Yとアドレス電極Aとの間の交差点に位置する放電セルでは、走査電極Yとアドレス電極Aとの間で放電が生じる。それにより、その放電セルの特に走査電極Y上には、他の放電セルより多量の壁電荷が蓄積される。

放電維持期間中、走査電極駆動部2は、二つの分離スイッチ素子QS1、QS2、及びローサイド走査スイッチ素子QY2をオン状態に維持する。それにより、第一の放電維持パルス発生部2Aの出力端子2Cと走査電極Yとの間を短絡させる。一方、アドレス電極駆動部4は第四の分離スイッチ素子QS4とローサイドアドレススイッチ素子QA2とをオン状態に維持する。それにより、第二の放電維持パルス発生部4Bの出力端子4Dとアドレス電極Aとの間を短絡させる。

その状態で、第一の放電維持パルス発生部2Aと第二の放電維持パルス発生部4Bとが上記の実施形態３と同様に動作する。それにより、放電維持パルス電圧が走査電極Yとアドレス電極Aとに対して実施形態３と同様に印加される（図11Ａ参照）。そのとき、アドレス期間に比較的多量の壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。

上記の通り、本発明の実施形態４によるＰＤＰ駆動装置30は、維持電極Xが常に接地電位に維持される。すなわち、維持電極駆動部3が維持電極Xと接地端子との間の単なる接続部で良い。その代わり、アドレス電極駆動部4がアドレスパルス発生部4Cの他に、第二の放電維持パルス発生部4Bと第三の初期化パルス発生部4Jとを含む。よって実質的に維持電極駆動部3を除去でき、ＰＤＰ駆動装置の小型化が図れる。

また、各パルス電圧の発生部と電源とがＰＤＰ10の走査電極Y側に集中して配置される。すなわちＰＤＰ駆動装置30のノイズ源と熱源とがＰＤＰ10の走査電極Y側に集約される。従って、ノイズ／熱対策が容易である。

更に、例えばファン等の冷却装置による冷却範囲がＰＤＰ10の走査電極Y側に限定されても良い。そのとき、その冷却効率が効果的に向上する。

なお、図14では放電維持期間中の電圧波形として図3Ａに示した回収回路部を想定した波形を記載したが、図3Ｂに示した回収回路部を用いてもよく、その場合の放電維持期間中の電圧波形および各スイッチ素子のオンオフ状態は図11Ｂのようになる。

本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。ＰＤＰ10と本発明の実施形態１によるＰＤＰ駆動装置30との等価回路を示すブロック図である。本発明の実施形態１による第一の放電維持パルス発生部2Aの等価回路図である。本発明の実施形態１による他の好適な第一の放電維持パルス発生部2Aの等価回路図である。本発明の実施形態１による第二の放電維持パルス発生部4Bの等価回路図である。本発明の実施形態１について、放電維持期間での、ＰＤＰ10の走査電極Y、維持電極X、及びアドレス電極Aの電位変化、並びに、第一の放電維持パルス発生部2Aに含まれるスイッチ素子Q1、Q2、Q3A、Q4A、Q3B、Q4B、Q7のオン期間、及び、第二の放電維持パルス発生部4Bに含まれるスイッチ素子Q5、Q6、Q3C、Q4Cのオン期間を示す波形図である。本発明の実施形態１について、他の好適な放電維持期間での、ＰＤＰ10の走査電極Y、維持電極X、及びアドレス電極Aの電位変化、並びに、第一の放電維持パルス発生部2Aに含まれるスイッチ素子Q1、Q2、Q3D、Q4D、Q7のオン期間、及び、第二の放電維持パルス発生部4Bに含まれるスイッチ素子Q5、Q6、Q3C、Q4Cのオン期間を示す波形図である。ＰＤＰ10と本発明の実施形態２によるＰＤＰ駆動装置30との等価回路を示すブロック図である。本発明の実施形態２による走査電極駆動部2の等価回路図である。本発明の実施形態２によるアドレス電極駆動部4の等価回路図である。本発明の実施形態２について、初期化期間、アドレス期間、及び放電維持期間のそれぞれでの、ＰＤＰ10の走査電極Y、維持電極X、及び、アドレス電極Aそれぞれの電位変化、並びに走査電極駆動部2に含まれるスイッチ素子Q1、Q2、QS1、QS2、Q7、QB、QR1、QR2、QY1、QY2のオン期間、及び、アドレス電極駆動部4に含まれるスイッチ素子Q5、Q6、QS3、Q8、QA1、QA2のオン期間を示す波形図である。ＰＤＰ10と本発明の実施形態３によるＰＤＰ駆動装置30との等価回路を示すブロック図である。本発明の実施形態３について、放電維持期間での、ＰＤＰ10の走査電極Y、維持電極X、及びアドレス電極Aの電位変化、並びに、第一の放電維持パルス発生部2Aに含まれるスイッチ素子Q1、Q2、Q3A、Q4A、Q3B、Q4B、Q7のオン期間、及び、第二の放電維持パルス発生部4Bに含まれるスイッチ素子Q5、Q6、Q3C、Q4Cのオン期間を示す波形図である。本発明の実施形態３について、他の好適な放電維持期間での、ＰＤＰ10の走査電極Y、維持電極X、及びアドレス電極Aの電位変化、並びに、第一の放電維持パルス発生部2Aに含まれるスイッチ素子Q1、Q2、Q3D、Q4D、Q7のオン期間、及び、第二の放電維持パルス発生部4Bに含まれるスイッチ素子Q5、Q6、Q3C、Q4Cのオン期間を示す波形図である。ＰＤＰ10と本発明の実施形態４によるＰＤＰ駆動装置30との等価回路を示すブロック図である。本発明の実施形態４によるアドレス電極駆動部4の等価回路図である。本発明の実施形態４について、初期化期間、アドレス期間、及び放電維持期間のそれぞれでの、ＰＤＰ10の走査電極Y、維持電極X、及び、アドレス電極Aそれぞれの電位変化、並びに走査電極駆動部2に含まれるスイッチ素子Q1、Q2、QS1、QS2、Q7、QB、QR1、QR2、QY1、QY2のオン期間、及び、アドレス電極駆動部4に含まれるスイッチ素子Q5、Q6、QS4、Q9、QA1、QA2、Q3C、Q4Cのオン期間を示す波形図である。従来のＰＤＰ駆動装置について、放電維持期間での、走査電極駆動部110、維持電極駆動部120、アドレス電極駆動部130、及びＰＤＰ200の等価回路を示す図である。従来のＰＤＰ駆動装置について、放電維持期間中での、走査電極Y、維持電極X、及びアドレス電極Aの電位変化を示す波形図である。

符号の説明

1 二つの直流電圧源の直列接続
1P 直流電圧源1の正電位端子
1N 直流電圧源1の負電位端子
2 走査電極駆動部
2A 第一の放電維持パルス発生部
2B 第一の初期化／走査パルス発生部
2C 第一の放電維持パルス発生部2Aの出力端子
3 維持電極駆動部
3A 第二の初期化／走査パルス発生部
4 アドレス電極駆動部
4A アドレス電源部
4B 第二の放電維持パルス発生部
4C アドレスパルス発生部
4D 第二の放電維持パルス発生部4Bの出力端子
4G アドレス電源部4Aの高電位端子
4N アドレス電源部4Aの低電位端子
10 ＰＤＰ
X ＰＤＰ10の維持電極
Y ＰＤＰ10の走査電極
A ＰＤＰ10のアドレス電極
CXY 維持電極X−走査電極Y間のパネル容量
CXA 維持電極X−アドレス電極A間のパネル容量
CYA 走査電極Y−アドレス電極A間のパネル容量

Claims

アドレス電極と維持電極と走査電極とを有するプラズマディスプレイパネルの駆動装置であって、
放電維持期間中、
前記維持電極と走査電極のうち、一方を所定電位に維持し、他方に第一の正パルス電圧と第一の負パルス電圧とを交互に、放電維持パルス電圧として印加する放電維持パルス発生部と、
前記アドレス電極に時間的に変化する電圧を印加するアドレス電圧発生部と
を備えたＰＤＰ駆動装置。
前記アドレス電圧発生部は、放電維持期間中、前記アドレス電極に、一定の極性を持つ第二のパルス電圧を、前記放電維持パルス電圧のうち前記第二のパルス電圧と同極性のパルスに同期して印加する、請求項１記載のＰＤＰ駆動装置。
前記第二のパルス電圧の最大振幅値は、前記放電維持パルス電圧のうち前記第二のパルス電圧と同極性のパルスの最大振幅値以下である、請求項２記載のＰＤＰ駆動装置。
前記第二のパルス電圧が負極性を持つ、請求項２記載のＰＤＰ駆動装置。
さらに、初期化期間中、前記維持電極を接地電位に維持し、前記走査電極に対して初期化パルス電圧を印加する、初期化パルス発生部と、
アドレス期間中、前記維持電極を接地電位に維持し、前記走査電極に対して走査パルス電圧を印加する、走査パルス発生部とを備え、
前記放電維持パルス発生部が放電維持期間中、前記維持電極を接地電位に維持する、
請求項２記載のＰＤＰ駆動装置。
前記アドレス電圧発生部は、放電維持期間中、前記放電維持パルス電圧が最大値から最小値へ変化する間に、前記アドレス電極の電位を接地電位から負の所定電位に変化させ、かつ、前記放電維持パルス電圧が最小値から最大値へ変化する間に前記アドレス電極の電位を負の所定電位から接地電位に変化させる、請求項１記載のＰＤＰ駆動装置。
さらに、初期化期間中、前記維持電極を接地電位に維持し、前記走査電極に対して初期化パルス電圧を印加する、初期化パルス発生部と、
アドレス期間中、前記維持電極を接地電位に維持し、前記走査電極に対して走査パルス電圧を印加する、走査パルス発生部とを備え、
前記放電維持パルス発生部が放電維持期間中、前記維持電極を接地電位に維持する、
請求項６記載のＰＤＰ駆動装置。
前記アドレス電圧発生部は、放電維持期間中、前記ＰＤＰのアドレス電極の電位を少なくとも２つの異なる電位に制御するとともに、前記第一の正パルス電圧を印加中に前記アドレス電極の電位を低下させ、前記第一の負パルス電圧を印加中に前記アドレス電極の電位を上昇させる、請求項１記載のＰＤＰ駆動装置。
前記アドレス電極の制御される電位のうち最も低い電位は、接地電位であることを特徴とする請求項８記載のＰＤＰ駆動装置。
さらに、初期化期間中、前記維持電極を接地電位に維持し、前記走査電極に対して初期化パルス電圧を印加する、初期化パルス発生部と、
アドレス期間中、前記維持電極を接地電位に維持し、前記走査電極に対して走査パルス電圧を印加する、走査パルス発生部とを備え、
前記放電維持パルス発生部が放電維持期間中、前記維持電極を接地電位に維持する、
請求項８記載のＰＤＰ駆動装置。
前記アドレス電圧発生部は、放電維持期間中、前記放電維持パルス電圧が最大値から最小値へ変化する間に、前記アドレス電極の電位を低下させ、かつ、前記放電維持パルス電圧が最小値から最大値へ変化する間に前記アドレス電極の電位を上昇させる、請求項１記載のＰＤＰ駆動装置。
さらに、初期化期間中、前記維持電極を接地電位に維持し、前記走査電極に対して初期化パルス電圧を印加する、初期化パルス発生部と、
アドレス期間中、前記維持電極を接地電位に維持し、前記走査電極に対して走査パルス電圧を印加する、走査パルス発生部とを備え、
前記放電維持パルス発生部が放電維持期間中、前記維持電極を接地電位に維持する、
請求項１１記載のＰＤＰ駆動装置。
内部に封入されたガスの放電により発光する放電セル、及び、所定の電圧を前記放電セルに対して印加するための維持電極、走査電極及びアドレス電極を有するプラズマディスプレイパネルと、
該プラズマディスプレイパネルを駆動する、請求項１ないし請求項１２のいずれか１つに記載のＰＤＰ駆動装置と
を有するプラズマディスプレイ。