JP5110773B2 - プラズマディスプレイパネル駆動装置 - Google Patents
プラズマディスプレイパネル駆動装置 Download PDFInfo
- Publication number
- JP5110773B2 JP5110773B2 JP2005089904A JP2005089904A JP5110773B2 JP 5110773 B2 JP5110773 B2 JP 5110773B2 JP 2005089904 A JP2005089904 A JP 2005089904A JP 2005089904 A JP2005089904 A JP 2005089904A JP 5110773 B2 JP5110773 B2 JP 5110773B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- scan
- voltage
- potential
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
隣り合う維持電極と走査電極との対及びアドレス電極の間の交差点には放電セルが設置される。放電セルの表面には、誘電体から成る層(誘電体層)、電極と誘電体層とを保護するための層(保護層)、蛍光体を含む層(蛍光層)が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対するパルス電圧の印加により放電セル中で放電が生じるとき、そのガスの分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を発生させる。こうして、放電セルが発光する。
アドレス期間では、走査パルス電圧が走査電極に対して順次印加され、信号パルス電圧がアドレス電極のいくつかに対して印加される。信号パルス電圧が印加されるべきアドレス電極は外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との間の交差点に位置する放電セルで放電が生じる。その放電によりその放電セル表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極と走査電極との全ての対に対して同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は発光すべきサブフィールドの選択により調整される。
初期化期間、アドレス期間、及び放電維持期間では、PDP20の走査電極Y、維持電極X、及びアドレス電極Aの各電位が以下のように変化する(図25参照)。図25では、図24に示されるスイッチ素子Q1、Q2、QS、QR1、QR2、SA1、SA2、SC1、SC2、Q1X、Q2Xの各オン期間が斜線部で示される。
<モードI>
走査電極駆動部110では、第一のローサイド維持スイッチ素子Q2、分離スイッチ素子QS、ローサイド補助スイッチ素子SA2、及びローサイド走査スイッチ素子SC2がオン状態に維持される。維持電極駆動部120では、第二のローサイド維持スイッチ素子Q2Xがオン状態に維持される。残りのスイッチ素子はオフ状態に維持される。それにより、走査電極Yと維持電極Xとは共に接地電位に維持される。
走査電極駆動部110では、第一のローサイド維持スイッチ素子Q2がオフにされ、第一のハイサイド維持スイッチ素子Q1がオンにされる。それにより、走査電極Yの電位が外部電源Esの電位Vsまで上昇する。
維持電極駆動部120では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、維持電極Xは接地電位に維持される。
走査電極駆動部110では、分離スイッチ素子QSがオフにされ、ハイサイドランプ波形発生部QR1がオンにされる。それにより、走査電極Yの電位が一定の速度で、外部電源Esの電位Vsから初期化パルス電圧の上限Vrまで上昇する。
維持電極駆動部120では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、維持電極Xは接地電位に維持される。
こうして、PDP20の全ての放電セルに対する印加電圧が一様に、初期化パルス電圧の上限Vrまで上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。
モードIIIでは、分離スイッチ素子QSからローサイド走査スイッチ素子SC2を通して二つの走査スイッチ素子SC1、SC2の直列接続1Sの接続点Jに至る経路で、電位が外部電源Esの電位Vsを超える(図24参照)。一方、分離スイッチ素子QSがオフにされ、ローサイド走査スイッチ素子SC2から第一の放電維持パルス発生部113の出力端子(二つの維持スイッチ素子Q1、Q2間の接続点)J1へ向かう電流が遮断される。それにより、初期化パルス電圧が、第一のハイサイド維持スイッチ素子Q1のボディダイオードにより外部電源Esの電位Vsでクランプされることなく、上限Vrまで確実に上昇する。
走査電極駆動部110では、ハイサイドランプ波形発生部QR1がオフにされ、分離スイッチ素子QSがオンにされる。それにより、走査電極Yの電位が外部電源Esの電位Vsまで降下する。
維持電極駆動部120では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、維持電極Xは接地電位に維持される。
走査電極駆動部110では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、走査電極Yは外部電源Esの電位Vsに維持される。
維持電極駆動部120では、第二のローサイド維持スイッチ素子Q2Xがオフにされ、第二のハイサイド維持スイッチ素子Q1Xがオンにされる。それにより、維持電極Xの電位が外部電源Esの電位Vsまで上昇する。
走査電極駆動部110では、第一のハイサイド維持スイッチ素子Q1がオフにされ、ローサイドランプ波形発生部QR2がオンにされる。それにより、走査電極Yの電位は一定の速度で接地電位まで降下する。
維持電極駆動部120では、全てのスイッチ素子のオンオフ状態がそのまま維持される。それにより、維持電極Xは外部電源Esの電位Vsに維持される。
従って、PDP20の放電セルには、モードII〜Vでの印加電圧とは逆極性の電圧が印加される。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。
走査電極駆動部110では、第一のローサイド維持スイッチ素子Q2、分離スイッチ素子QS、及びハイサイド補助スイッチ素子SA1がオン状態に維持される。従って、走査スイッチ素子SC1、SC2の直列接続1Sの一端は接地電位より第一の定電圧源E1の電圧V1だけ高い電位Vp=V1(以下、走査パルス電圧の上限という)に維持され、他端は接地電位に維持される。
走査電極駆動部110は続いて、走査電極Yの電位を次のように変化させる(図25に示される走査パルス電圧SP参照)。走査電極の一つYが選択されるとき、その走査電極Yに接続されるハイサイド走査スイッチ素子SC1がオフにされ、ローサイド走査スイッチ素子SC2がオンにされる。それにより、その走査電極Yの電位が接地電位まで降下する。その走査電極Yが所定時間、接地電位に維持されるとき、その走査電極Yに接続されるローサイド走査スイッチ素子SC2がオフにされ、ハイサイド走査スイッチ素子SC1がオンにされる。それにより、その走査電極Yの電位が走査パルス電圧の上限Vpまで上昇する。走査電極駆動部110は各走査電極に接続される走査スイッチ素子SC1、SC2の直列接続1Sについて、上記と同様なスイッチング動作を順次行う。こうして、走査パルス電圧SPが各走査電極に対して順次、印加される。
例えば図25に示されるように、走査パルス電圧SPが走査電極の一つYに印加され、かつ信号パルス電圧Vaがアドレス電極の一つAに印加されるとき、その走査電極Yとアドレス電極Aとの間の電圧は他の電極間の電圧より高い。従って、その走査電極Yとアドレス電極Aとの間の交差点に位置する放電セルでは放電が生じる。その放電により、その放電セル表面に新たな壁電荷が蓄積される。
同時に、維持電極駆動部120では、第二の放電維持パルス発生部123が二つの維持スイッチ素子Q1X、Q2Xを交互にオンにする。それにより、走査電極Yの電位が外部電源Esの電位Vsと接地電位との間で切り換わる。すなわち、放電維持パルス電圧が維持電極Xに対して印加される。
二つの放電維持パルス発生部113、123は逆位相で動作するので、放電維持パルス電圧が走査電極Yと維持電極Xとに対して交互に印加される(図25参照)。それにより、PDP20の各放電セルでは、走査電極Yと維持電極Xとの間に交流電圧が生じる。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。
初期化パルス電圧の下限を接地電位より低く設定することを目的として、例えば図26に示されるように、ローサイドランプ波形発生部QR2が接地導体に代え、外部の負電圧源En(電圧:−Vn<0)に接続されても良い(例えば特許文献3参照)。それにより、初期化期間のモードVIでは図25とは異なり、初期化パルス電圧の下限−Vnが接地電位を下回る。
従って、初期化パルス電圧が放電維持パルス電圧の上限又は下限でクランプされることを防ぐには、初期化期間では放電維持パルス発生部がその走査スイッチ素子(例えばローサイド走査スイッチ素子SC2)から分離されなければならない。
図24に示される例では、分離スイッチ素子QSが第一の放電維持パルス発生部113の出力端子J1とローサイド走査スイッチ素子SC2との間に挿入され、ローサイド走査スイッチ素子SC2から出力端子J1に向かう電流を遮断する。
図26に示される例では、もう一つの分離スイッチ素子QS1が第一の放電維持パルス発生部113の出力端子J1とローサイド走査スイッチ素子SC2との間に挿入され、上記の電流とは逆向きの電流を遮断する。すなわち、一対の分離スイッチ素子QS、QS1が双方向スイッチを構成する。
初期化期間では分離スイッチ素子がオフにされ、放電維持パルス発生部が走査スイッチ素子から分離される。
こうして、初期化パルス電圧が放電維持パルス電圧の上限と下限とのいずれでもクランプされることなく、所定の上限まで上昇し、かつ所定の下限まで降下する。
内部に封入されたガスの放電により発光する放電セル、並びに、
初期化パルス電圧、走査パルス電圧、及び放電維持パルス電圧を放電セルに対して印加するための維持電極と走査電極と、を有する。
本発明による上記のPDP駆動装置では従来のPDP駆動装置とは異なり、ハイサイド初期化パルス伝達路とローサイド初期化パルス伝達路とが分離される。従って、それぞれの初期化パルス伝達路では電位の変動範囲が初期化パルス電圧の上下限の差より小さい。それ故、放電維持パルス伝達路では電位の変動範囲が従来のPDP駆動装置での変動範囲より小さい。その結果、分離スイッチ素子の耐圧が低減し、又はその数が削減される。
プラズマディスプレイパネル(PDP)の走査電極に対し、初期化期間では電位が所定の速度で上昇するランプ波形である上昇ランプ波形と電位が所定の速度で降下するランプ波形である降下ランプ波形とを有する初期化パルス電圧を印加し、アドレス期間では走査パルス電圧の上限の電位から所定電位に降下し所定時間後に前記上限の電位まで上昇する波形の走査パルス電圧を印加し、放電維持期間では放電維持パルス電圧を印加するPDP駆動装置において、
直列に接続される二つのスイッチ素子であり、その接続点が前記走査電極に接続されるハイサイド走査スイッチ素子とローサイド走査スイッチ素子、を含み、前記走査電極に対し、前記ハイサイド走査スイッチ素子を介して前記走査パルス電圧の上限の電位を印加し、前記ローサイド走査スイッチ素子を介して前記所定電位を印加し、その後、前記ハイサイド走査スイッチ素子を介して前記走査パルス電圧の上限の電位を印加することにより走査パルス電圧を印加する、走査パルス発生部;
前記ローサイド走査スイッチ素子に接続されかつ前記ローサイド走査スイッチ素子を介して前記走査電極に対して放電維持パルス電圧を印加する、放電維持パルス発生部;及び、
前記ハイサイド走査スイッチ素子に接続されかつ前記ハイサイド走査スイッチ素子を介して前記走査電極に対して前記上昇ランプ波形を印加するハイサイドランプ波形発生部と、前記ローサイド走査スイッチ素子に接続されかつ前記ローサイド走査スイッチ素子を介して前記走査電極に対して前記降下ランプ波形を印加するローサイドランプ波形発生部とを含む、初期化パルス発生部;
を有し、前記ローサイドランプ波形発生部は、前記放電維持パルス発生部から前記ローサイド走査スイッチ素子までの経路である放電維持パルス伝達路に接続され、前記ハイサイドランプ波形発生部から前記ハイサイド走査スイッチ素子までの経路であるハイサイド初期化パルス伝達路と前記放電維持パルス伝達路との間に定電圧源を設けた。
ここで、前記定電圧源は、前記走査パルス電圧の上限の電位と前記所定電位との差の電圧を供給して前記走査パルス電圧を前記走査電極に印加するための電圧を供給し、かつ、前記上昇ランプ波形を生成する際には用いられず、前記走査パルス電圧の上限の電位を生成する際に前記放電維持パルス伝達路は前記所定電位に維持される。
第一の発明に係るPDP駆動装置において、放電維持パルス電圧の上限と下限とが、前記放電維持パルス伝達路を通し、走査パルス発生部に対して印加される。好ましくは、
外部電源に接続されて放電維持パルス電圧の上限に等しい電圧を印加されるハイサイド維持スイッチ素子と、
外部電源又は接地導体に接続されて放電維持パルス電圧の下限に等しい電圧を印加されるローサイド維持スイッチ素子と、
を放電維持パルス発生部が含み;
ハイサイド維持スイッチ素子とローサイド維持スイッチ素子とが直列に接続され、その接続点が放電維持パルス伝達路を通してローサイド走査スイッチ素子に接続される。
この場合、放電維持パルス伝達路がハイサイド初期化パルス伝達路には直結しなくても良い。従って、放電維持パルス伝達路の電位は初期化パルス電圧の上限より十分に低い範囲内に維持される。
初期化パルス電圧の上限と定電圧源の電圧との間の差が放電維持パルス電圧の上限より低いとき、放電維持パルス伝達路の電位の上限が放電維持パルス電圧の上限に等しい。従って、第二の分離スイッチ素子が設置されなくても良い。すなわち、分離スイッチ素子の数が削減される。
第二の分離スイッチ素子は好ましくは、ワイドバンドギャップ半導体スイッチ素子である。ワイドバンドギャップ半導体は、例えば、シリコンカーバイト(SiC)、ダイヤモンド、窒化ガリウム(GaN)、又は酸化亜鉛(ZnO)を含む。
ワイドバンドギャップ半導体スイッチ素子は従来のシリコン半導体スイッチ素子より耐圧の上昇に伴うオン抵抗の増大が小さい。すなわち、ワイドバンドギャップ半導体スイッチ素子は耐圧が高く、かつオン抵抗が低い。従って、ワイドバンドギャップ半導体スイッチ素子を分離スイッチ素子として利用することは、導通損失の低減と小型化の向上とに極めて効果的である。
初期化パルス電圧の下限が放電維持パルス電圧の下限より低いとき、第一の分離スイッチ素子が設置される。第一の分離スイッチ素子は好ましくはワイドバンドギャップ半導体スイッチ素子である。初期化パルス電圧が放電維持パルス電圧の下限を下回る期間中、第一の分離スイッチ素子は、放電維持パルス発生部から放電維持パルス伝達路を通ってローサイド走査スイッチ素子へ向かう電流を遮断する。それにより、初期化パルス電圧が放電維持パルス電圧の下限でクランプされることなく、所定の下限まで確実に降下する。
プラズマディスプレイパネル(PDP)の走査電極に対し、初期化期間では電位が所定の速度で上昇するランプ波形である上昇ランプ波形と電位が所定の速度で降下するランプ波形である降下ランプ波形とを有する初期化パルス電圧を印加し、アドレス期間では走査パルス電圧の上限の電位から所定電位に降下し所定時間後に前記上限の電位まで上昇する波形の走査パルス電圧を印加し、放電維持期間では放電維持パルス電圧を印加するPDP駆動装置において、
直列に接続される二つのスイッチ素子であり、その接続点が前記走査電極に接続されるハイサイド走査スイッチ素子とローサイド走査スイッチ素子、を含み、前記走査電極に対し、前記ハイサイド走査スイッチ素子を介して前記走査パルス電圧の上限の電位を印加し、前記ローサイド走査スイッチ素子を介して前記所定電位を印加し、その後、前記ハイサイド走査スイッチ素子を介して前記走査パルス電圧の上限の電位を印加することにより走査パルス電圧を印加する、走査パルス発生部;
前記ハイサイド走査スイッチ素子に接続されかつ前記ハイサイド走査スイッチ素子を介して前記走査電極に対して放電維持パルス電圧を印加する、放電維持パルス発生部;及び、
前記ハイサイド走査スイッチ素子に接続されかつ前記ハイサイド走査スイッチ素子を介して前記走査電極に対して前記上昇ランプ波形を印加するハイサイドランプ波形発生部と、前記ローサイド走査スイッチ素子に接続されかつ前記ローサイド走査スイッチ素子を介して前記走査電極に対して前記降下ランプ波形を印加するローサイドランプ波形発生部とを含む、初期化パルス発生部;
を有し、前記ハイサイドランプ波形発生部は、前記放電維持パルス発生部から前記ハイサイド走査スイッチ素子までの経路である放電維持パルス伝達路に接続され、前記ローサイドランプ波形発生部から前記ローサイド走査スイッチ素子までの経路であるローサイド初期化パルス伝達路と前記放電維持パルス伝達路との間に定電圧源を設けた。
ここで、前記定電圧源は、前記走査パルス電圧の上限の電位と前記所定電位との差の電圧を供給して前記走査パルス電圧を前記走査電極に印加するための電圧を供給し、かつ、前記降下ランプ波形を生成する際には用いられず、前記走査パルス電圧の上限の電位を生成する際に前記放電維持パルス伝達路は前記走査パルス電圧の上限の電位に維持される。
第二の発明に係るPDP駆動装置では、放電維持パルス電圧の上限と下限とが、放電維持パルス発生部とハイサイド走査スイッチ素子との間を接続する共通の放電維持パルス伝達路を通し、走査パルス発生部に対して印加される。好ましくは、
外部電源に接続されて放電維持パルス電圧の上限に等しい電圧を印加されるハイサイド維持スイッチ素子と、
外部電源又は接地導体に接続されて放電維持パルス電圧の下限に等しい電圧を印加されるローサイド維持スイッチ素子と、
を放電維持パルス発生部が含み;
ハイサイド維持スイッチ素子とローサイド維持スイッチ素子とが直列に接続され、その接続点が放電維持パルス伝達路を通してハイサイド走査スイッチ素子に接続される。
この場合、放電維持パルス伝達路がローサイド初期化パルス伝達路には直結しなくても良い。従って、放電維持パルス伝達路の電位は初期化パルス電圧の下限より十分に高い範囲内に維持される。
ハイサイド走査スイッチ素子に接続される正極と、ローサイド走査スイッチ素子に接続される負極と、を含み、正極と負極との間の電圧を低くとも、放電維持パルス電圧の下限と初期化パルス電圧の下限との間の差と等しく維持する定電圧源、
を本発明による上記のPDP駆動装置が有しても良い。
この定電圧源は特に、放電維持パルス伝達路の電位をローサイド初期化パルス伝達路の電位より上記の電圧だけ高く維持する。それにより、初期化パルス電圧の下限と定電圧源の電圧との和が放電維持パルス電圧の下限以上である。従って、放電維持パルス伝達路の電位の下限が放電維持パルス電圧の下限に等しく維持される。それ故、第一の分離スイッチ素子が設置されなくても良い。すなわち、分離スイッチ素子の数が削減される。
更に、分離スイッチ素子の数が少ないほど、放電維持パルス伝達路上の回路素子と配線とによる寄生インダクタンスが低減する。従って、PDPに対する印加電圧にはリンギングが少ないので、本発明によるPDP駆動装置はプラズマディスプレイの更なる高画質化にも有利である。
《実施形態1》
本発明の実施形態1によるプラズマディスプレイは、PDP駆動装置10、PDP20、及び、制御部30を有する(図1参照)。
PDP20は例えばAC型であり、三電極面放電型構造を有する。PDP20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。PDP20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続され、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
走査電極駆動部11と維持電極駆動部12との入力端子は電源部Esに接続される。電源部Esはまず、外部の商用交流電源(図示せず)からの交流電圧を一定の直流電圧(例えば400V)に変換する。電源部Esは更に、その直流電圧を所定の直流電圧Vs(例えば155V)に変換する。その直流電圧VsはPDP駆動装置10に対して印加される。
走査電極駆動部11の出力端子はPDP20の走査電極Y1、Y2、Y3、…のそれぞれに個別に接続される。走査電極駆動部11は走査電極Y1、Y2、Y3、…の各電位を個別に変化させる。
維持電極駆動部12の出力端子はPDP20の維持電極X1、X2、X3、…に接続される。維持電極駆動部12は維持電極X1、X2、X3、…の電位を一様に変化させる。
アドレス電極駆動部13はPDP20のアドレス電極A1、A2、A3、…のそれぞれに個別に接続される。アドレス電極駆動部13は、外部からの映像信号に基づき信号パルス電圧を発生させ、アドレス電極A1、A2、A3、…の中からいくつかを選択する。信号パルス電圧は選択されたアドレス電極に対して印加される。
アドレス期間では、走査電極駆動部11が走査パルス電圧を、走査電極Y1、Y2、Y3、…のそれぞれに対して順次印加する。それと同時に、アドレス電極駆動部13が信号パルス電圧を、予め選択されたアドレス電極A1、A2、A3、…のいくつかに対して印加する。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との間の交差点に位置する放電セルではガス放電が生じる。その放電により、その放電セル表面に新たな壁電荷が蓄積される。
放電維持期間では、走査電極駆動部11と維持電極駆動部12とが放電維持パルス電圧をそれぞれ、走査電極Y1、Y2、Y3、…と維持電極X1、X2、X3、…とに対して交互に印加する。そのとき、アドレス期間中に壁電荷が蓄積された放電セルではガス放電と壁電荷の蓄積とが反復されるので、蛍光体の発光が維持される。
放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
走査電極駆動部11は、走査パルス発生部1A、初期化パルス発生部2A、及び第一の放電維持パルス発生部3Aを含む。
維持電極駆動部12は第二の放電維持パルス発生部3Xを含む。
PDP20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にPDP20を流れる電流の経路は省略される。
第一の定電圧源E1は、例えばDC−DCコンバータ(図示せず)により、電源部Esの出力電圧Vsに基づき、正極の電位を負極の電位より一定の電圧V1だけ高く維持する。
第一のバイパススイッチ素子QB1、二つの走査スイッチ素子SC1、SC2、及び二つの補助スイッチ素子SA1、SA2は好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。
一方、IGBTとバイポーラトランジスタとはいずれもMOSFETとは異なり、ボディダイオードを含まない。しかし、IGBTとバイポーラトランジスタとではスイッチ素子としての機能上、エミッタがMOSFETのソースに相当し、コレクタがMOSFETのドレインに相当する。
以下、スイッチ素子の二つの端子をアノードとカソードと呼ぶ。
スイッチ素子がMOSFETである場合、アノードがソースに相当し、カソードがドレインに相当する。
スイッチ素子がIGBT又はバイポーラトランジスタである場合、アノードがエミッタに相当し、カソードがコレクタに相当する。
ハイサイド走査スイッチ素子SC1のアノードはローサイド走査スイッチ素子SC2のカソードに接続される。それらの間の接続点JはPDP20の走査電極の一つYに接続される。ここで、ハイサイド走査スイッチ素子SC1とローサイド走査スイッチ素子SC2との直列接続1Sは実際には複数の走査電極Y1、Y2、…(図1参照)と同数だけ設けられ、走査電極Y1、Y2、…のそれぞれに一つずつ接続される。
ローサイド走査スイッチ素子SC2のアノードとローサイド補助スイッチ素子SA2のアノードとは共に、第一の定電圧源E1の負極に接続される。
二つの補助スイッチ素子SA1、SA2の設置は二つの走査スイッチ素子SC1、SC2に対する過電圧の防止を目的とする。それにより、二つの走査スイッチ素子SC1、SC2の誤動作が回避される。その誤動作のおそれが少ないとき、補助スイッチ素子SA1、SA2は設置されなくても良い。その場合、ハイサイド走査スイッチ素子SC1のカソードが第一のバイパススイッチ素子QB1のカソードに直結し、ローサイド走査スイッチ素子SC2のアノードには第一の定電圧源E1を通して接続される。
更に、ハイサイド補助スイッチ素子SA1は図2に示される位置とは別に、第一の定電圧源E1の負極とローサイド走査スイッチ素子SC2のアノードとの間に接続されても良い。その場合、第一のバイパススイッチ素子QB1のカソードがハイサイド走査スイッチ素子SC1のカソードに直結する。
正電圧源Etは、例えばDC−DCコンバータ(図示せず)により、電源部Esの出力電圧Vsに基づき、出力端子を一定の正電位Vtに維持する。特に、正電圧源Etの電圧Vtは電源部Esの出力電圧Vsより第一の定電圧源E1の電圧だけ低い:Vt=Vs−V1。
第二の定電圧源E2は、例えばDC−DCコンバータ(図示せず)により、電源部Esの出力電圧Vsに基づき、正極の電位を負極の電位より一定の電圧V2だけ高く維持する。特に、電源部Esの電位Vsより第二の定電圧源E2の電圧V2だけ高い電位Vr=Vs+V2が初期化パルス電圧の上限に設定される。
初期化スイッチ部Q5は、二つのIGBT又はバイポーラトランジスタの並列接続であっても良い。その場合、二つのトランジスタの一方のコレクタが他方のエミッタに接続される。
ランプ波形発生部QR1、QR2はその他に、放電回路で構成されても良い。放電回路はコンデンサと抵抗とを含み、その時定数がランプ波形発生部QR1、QR2の両端電圧の減衰時間に相当する。
ローサイドランプ波形発生部QR2のカソードは更に、第一の定電圧源E1の負極に接続される。第一の定電圧源E1の正極は第二の定電圧源E2の負極に接続される。第二の定電圧源E2の正極はハイサイドランプ波形発生部QR1のカソードに接続される。ハイサイドランプ波形発生部QR1のアノードはハイサイド補助スイッチ素子SA1のカソードに接続される。
二つの維持スイッチ素子Q1、Q2は好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。
第一のハイサイド維持スイッチ素子Q1と第一のローサイド維持スイッチ素子Q2との間の接続点J1は第一の放電維持パルス発生部3Aの出力端子であり、ローサイド走査スイッチ素子SC2のアノードに直結する。
本発明の実施形態1による走査電極駆動部11では従来の装置とは異なり、第一の放電維持パルス発生部3Aの出力端子J1からローサイド走査スイッチ素子SC2のアノードまでの経路(以下、放電維持パルス伝達路という)を流れる電流を遮断するための分離スイッチ素子が設置されない。
第一の回収コンデンサCの容量はPDP20のパネル容量Cpより十分に大きい。第一の回収コンデンサCの両端電圧は電源部Esの出力電圧Vsの半値Vs/2と実質的に等しく維持される。
二つの回収スイッチ素子Q3、Q4は好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。
第一のハイサイドダイオードD1と第一のローサイドダイオードD2との間の接続点は、第一のインダクタLの一端に接続される。第一のインダクタLの他端40は好ましくは、第一の放電維持パルス発生部3Aの出力端子J1に直結する配線に接続される(図2参照)。その他に、第一の定電圧源E1の正極に直結する配線(例えば節点J2)、又はハイサイド走査スイッチ素子SC1のカソードに直結する配線(例えば節点J3)に接続されても良い。
同様に、第一のローサイド回収スイッチ素子Q4と第一のローサイドダイオードD2とは逆に接続されても良い。すなわち、第一の回収コンデンサCの他端が第一のローサイドダイオードD2のカソードに接続され、第一のローサイドダイオードD2のアノードが第一のローサイド回収スイッチ素子Q4のアノードに接続され、第一のローサイド回収スイッチ素子Q4のカソードが第一のインダクタLの一端に接続されても良い。
その他に、例えば図3(B)に示されるように、回収コンデンサCの放電電流と充電電流とが異なるインダクタL1、L2をそれぞれ流れても良い。
二つのインダクタL1、L2の他端41、42は、第一の放電維持パルス発生部3Aの出力端子J1に直結する配線、第一の定電圧源E1の正極に直結する配線(例えば節点J2)、又はハイサイド走査スイッチ素子SC1のカソードに直結する配線(例えば節点J3)、のいずれか一つに接続されても良く、いずれか二つに別々に接続されても良い。
二つの維持スイッチ素子Q1X、Q2Xは好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。
第二のハイサイド維持スイッチ素子Q1Xと第二のローサイド維持スイッチ素子Q2Xとの間の接続点J1XはPDP20の維持電極Xに接続される。
第二の回収コンデンサCXの容量はPDP20のパネル容量Cpより十分に大きい。第二の回収コンデンサCXの両端電圧は電源部Esの出力電圧Vsの半値Vs/2と実質的に等しく維持される。
二つの回収スイッチ素子Q3X、Q4Xは好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。
第二の電力回収部4Xは図2に示される構成とは別に、例えば図3(B)に示される構成を有しても良い。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。各モードごとに、走査電極駆動部11と維持電極駆動部12とに含まれるスイッチ素子のオンオフ状態が切り換えられる。但し、初期化期間中、ハイサイド補助スイッチ素子SA1はオン状態に維持され、ローサイド補助スイッチ素子SA2はオフ状態に維持される。更に、回収スイッチ素子Q3、Q4、Q3X、Q4Xはいずれもオフ状態に維持される。
走査電極駆動部11では、第一のローサイド維持スイッチ素子Q2、第一のバイパススイッチ素子QB1、及びローサイド走査スイッチ素子SC2がオンにされる。それにより、放電維持パルス伝達路J1−SC2と走査電極Yとが接地電位に維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオンにされる。それにより、維持電極Xが接地電位に維持される。
走査電極駆動部11では、第一のローサイド維持スイッチ素子Q2とローサイド走査スイッチ素子SC2とがオフにされ、ハイサイド走査スイッチ素子SC1と初期化スイッチ部Q5とがオンにされる。それにより、走査電極Yが、正電圧源Etの電位Vtより第一の定電圧源E1だけ高い電位、すなわち電源部Esの電位Vsに維持される:Vs=Vt+V1。
放電維持パルス伝達路J1−SC2は正電圧源Etの電位Vtに維持される。すなわち、その電位は電源部Esの電位Vsより第一の定電圧源E1の電圧V1だけ低い:Vt=Vs−V1。
維持電極駆動部12では、モードIの状態が維持されるので、維持電極Xは接地電位に維持される。
走査電極駆動部11では、第一のバイパススイッチ素子QB1がオフにされ、ハイサイドランプ波形発生部QR1がオンにされる。それにより、走査電極Yの電位が一定の速度で第二の定電圧源E2の電圧V2だけ上昇し、初期化パルス電圧の上限Vr=Vs+V2に達する。すなわち初期化パルス電圧はハイサイド走査スイッチ素子SC1のオン期間中、上限Vrに達する。
初期化パルス電圧の伝達路(以下、ハイサイド初期化パルス伝達路という)は、ハイサイドランプ波形発生部QR1のアノードからハイサイド補助スイッチ素子SA1を通り、ハイサイド走査スイッチ素子SC1のカソードに至る。放電維持パルス伝達路J1−SC2は、二つの定電圧源E1、E2を通してハイサイド初期化パルス伝達路QR1−SA1−SC1に接続される。従って、放電維持パルス伝達路J1−SC2は正電圧源Etの電位Vtに維持される。すなわち、その電位は電源部Esの電位Vsより第一の定電圧源E1の電圧V1だけ低い:Vt=Vs−V1。
こうして、PDP20の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Vrまで比較的緩やかに上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
二つの維持スイッチ素子Q1、Q2のオンオフ状態により、モードIIでは走査電極Yが、接地電位又は電源部Esの電位Vsのいずれかより第一の定電圧源E1の電圧V1だけ高い電位に維持される。モードIIIでは走査電極Yの電位が、モードIIでの電位から初期化パルス電圧の上限Vrまで上昇する。放電維持パルス伝達路J1−SC2はモードII、IIIを通して、接地電位又は電源部Esの電位Vsのいずれかに維持される。
その場合、モードIIIの開始時点で走査電極Yの電位が上記の値Vsより高いので、初期化パルス電圧が上限Vrに達するまでに要する時間、すなわち、モードIIIの時間が短縮される。従って、初期化時間全体が短縮される。
走査電極駆動部11では、ハイサイドランプ波形発生部QR1、初期化スイッチ部Q5、及びハイサイド走査スイッチ素子SC1がオフにされ、第一のハイサイド維持スイッチ素子Q1、第一のバイパススイッチ素子QB1、及びローサイド走査スイッチ素子SC2がオンにされる。それにより、走査電極Yの電位が電源部Esの電位Vsまで降下する。一方、放電維持パルス伝達路J1−SC2は電源部Esの電位Vsに維持される。
維持電極駆動部12では、モードIIIの状態が維持されるので、維持電極Xは接地電位に維持される。
走査電極駆動部11では、モードIVの状態が維持されるので、放電維持パルス伝達路J1−SC2と走査電極Yとは共に、電源部Esの電位Vsに維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオフにされ、第二のハイサイド維持スイッチ素子Q1Xがオンにされる。それにより、維持電極Xの電位が電源部Esの電位Vsまで上昇する。
こうして、走査電極Yと維持電極Xとが同電位Vsに維持される。
走査電極駆動部11では、第一のハイサイド維持スイッチ素子Q1がオフにされ、ローサイドランプ波形発生部QR2がオンにされる。それにより、放電維持パルス伝達路J1−SC2と走査電極Yとの電位が共に一定の速度で、電源部Esの電位Vsから接地電位まで降下する。すなわち、初期化パルス電圧はローサイド走査スイッチ素子SC2のオン期間中、下限、すなわち接地電位に達する。
初期化パルス電圧の伝達路(以下、ローサイド初期化パルス伝達路という)はローサイドランプ波形発生部QR2のカソードからローサイド走査スイッチ素子SC2のアノードに至る。放電維持パルス伝達路J1−SC2の一部はローサイド初期化パルス伝達路QR2−SC2と重複する。しかし、初期化パルス電圧の下限が放電維持パルス電圧の下限と同じく、接地電位に等しい。従って、放電維持パルス伝達路J1−SC2の電位は接地電位以上に維持される。
こうして、PDP20の全ての放電セルに対して一様にモードII〜Vでの印加電圧とは逆極性の電圧が印加される。特に、その印加電圧は比較的緩やかに降下する。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
走査電極駆動部11では、第一のローサイド維持スイッチ素子Q2、第一のバイパススイッチ素子QB1、及びハイサイド補助スイッチ素子SA1がオン状態に維持される。従って、ハイサイド走査スイッチ素子SC1のカソードは、接地電位より第一の定電圧源E1の電圧V1だけ高い電位Vp=V1(以下、走査パルス電圧の上限という)に維持される。
一方、放電維持パルス伝達路J1−SC2、特にローサイド走査スイッチ素子SC2のアノードは接地電位に維持される。
走査電極駆動部11は続いて、走査電極Y1、Y2、Y3、…の各電位を順次、次のように変化させる(図4に示される走査パルス電圧SP参照)。走査電極の一つYが選択されるとき、その走査電極Yに接続されるハイサイド走査スイッチ素子SC1がオフにされ、ローサイド走査スイッチ素子SC2がオンにされる。それにより、その走査電極Yの電位が接地電位まで降下する。その走査電極Yが所定時間、接地電位に維持されるとき、その走査電極Yに接続されるローサイド走査スイッチ素子SC2がオフにされ、ハイサイド走査スイッチ素子SC1がオンにされる。それにより、その走査電極Yの電位が走査パルス電圧の上限Vpまで上昇する。
走査電極駆動部11は走査電極Y1、Y2、Y3、…のそれぞれに接続される走査スイッチ素子SC1、SC2の直列接続1Sについて、上記と同様なスイッチング動作を順次行う。こうして、走査パルス電圧SPが走査電極Y1、Y2、Y3、…のそれぞれに対して順次、印加される。
例えば図3に示されるように、走査パルス電圧SPが走査電極の一つYに印加され、かつ信号パルス電圧Vaがアドレス電極の一つAに印加されるとき、その走査電極Yとアドレス電極Aとの間の電圧は他の電極間の電圧より高い。従って、その走査電極Yとアドレス電極Aとの間の交差点に位置する放電セルでは放電が生じる。その放電により、その放電セル表面に新たな壁電荷が蓄積される。
PDP20で放電が維持されるとき、放電電流を維持するための電力が電源部Esから第一のハイサイド維持スイッチ素子Q1を通して供給される。
第二の放電維持パルス発生部3Xではまず、第二のローサイド維持スイッチ素子Q2Xがオフにされ、第二のハイサイド回収スイッチ素子Q3Xがオンにされる。残りのスイッチ素子はオフ状態に維持される。それにより、接地端子→第二の回収コンデンサCX→第二のハイサイド回収スイッチ素子Q3X→第二のハイサイドダイオードD1X→第二のインダクタLX→パネル容量Cp→ローサイド走査スイッチ素子SC2→第一のローサイド維持スイッチ素子Q2→接地端子のループが導通する(矢印は電流の向きを示す。図2参照)。そのとき、第二のインダクタLXとパネル容量Cpとの直列回路が、第二の回収コンデンサCXから電圧Vs/2を印加されて共振する。従って、維持電極Xの電位が滑らかに上昇する。
PDP20で放電が維持されるとき、放電電流を維持するための電力が電源部Esから第二のハイサイド維持スイッチ素子Q1Xを通して供給される。
尚、電力回収部4、4Xが図3(B)の構成を有する場合でも、上記のスイッチング動作は全く同様である。特に、二つのインダクタL1、L2の端点41、42が節点J1、J2、J3のいずれに接続されていても、スイッチング動作は共通で良い。
こうして、本発明の実施形態1によるPDP駆動装置10では分離スイッチ素子による導通損失が削減される。それ故、従来の駆動装置より消費電力が低い。更に、分離スイッチ素子の除去により小型化が容易である。その上、放電維持パルス伝達路上の回路素子と配線とによる寄生インダクタンスが低減するので、PDPに対する印加電圧に含まれるリンギングが減少する。その結果、本発明の実施形態1によるPDP駆動装置10はプラズマディスプレイの更なる高画質化にも有利である。
その場合、第二の定電圧源E2の電圧V2は、上記の例での値より電源部Esの出力電圧Vsだけ高い値、すなわち初期化パルス電圧の上限Vrに設定される。
更に、初期化パルス電圧の上限Vrが電源部Esの出力電圧Vsと第一の定電圧源E1の電圧V1との和Vs+V1より低いとき(V2=Vr<Vs+V1)、第一の定電圧源E1の正極がハイサイド補助スイッチ素子SA1のカソードに直結しても良い。それにより、第一のバイパススイッチ素子QB1が除去され得るので、部品点数が低減できる。
その上、二つの走査スイッチ素子SC1、SC2の耐圧が第一の定電圧源E1の電圧V1程度で良いので、それらの導通損失とサイズとが低減できる。
本発明の実施形態2によるプラズマディスプレイは上記の実施形態1によるプラズマディスプレイ(図1参照)と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態1の説明及び図1を援用する。
本発明の実施形態2による維持電極駆動部(図示せず)は実施形態1による維持電極駆動部12(図2参照)と全く同様な構成を有する。従って、その構成の詳細については実施形態1の説明及び図2を援用する。
第二のバイパススイッチ素子QB2と第一の分離スイッチ素子QS1とは好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。
第一の分離スイッチ素子QS1は更に好ましくはワイドバンドギャップ半導体スイッチ素子である。第一の分離スイッチ素子QS1には大きな電流容量が要求されるので、第一の分離スイッチ素子QS1は例えば複数のスイッチ素子の並列接続であっても良い。
ローサイドランプ波形発生部QR2の電流容量が十分に大きいとき、第二のバイパススイッチ素子QB2は設置されなくても良い。
第一の態様では、第一の分離スイッチ素子QS1のカソードが第一の放電維持パルス発生部3Aの出力端子J1に接続され、アノードがローサイド走査スイッチ素子SC2のアノードに接続される(図5参照)。
第二の態様では、第一の分離スイッチ素子QS1のカソードが第一のローサイド維持スイッチ素子Q2のカソードに接続され、アノードが第一のハイサイド維持スイッチ素子Q1のアノードに接続される(図6参照)。第一の分離スイッチ素子QS1と第一のハイサイド維持スイッチ素子Q1との間の接続点J1が第一の放電維持パルス発生部3Bの出力端子であり、ローサイド走査スイッチ素子SC2のアノードに接続される。
第一の分離スイッチ素子QS1と第一のローサイド維持スイッチ素子Q2とは逆に接続されても良い。すなわち、第一の分離スイッチ素子QS1のカソードが接地され、アノードが第一のローサイド維持スイッチ素子Q2のアノードに接続されても良い。
上記二種類の接続のいずれでも、接地端子から第一のローサイド維持スイッチ素子Q2と放電維持パルス伝達路J1−SC2とを通ってローサイド走査スイッチ素子SC2のアノードへ向かう電流を、第一の分離スイッチ素子QS1は遮断できる。
特に、図3(B)に示されるように第一の電力回収部4が二つのインダクタL1、L2を含むとき、それらの他端41、42は同じ節点に接続されても、異なる節点に接続されても良い。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。各モードごとに、走査電極駆動部11に含まれるスイッチ素子のオンオフ状態が切り換えられる。但し、初期化期間中、ハイサイド補助スイッチ素子SA1はオン状態に維持され、第二のバイパススイッチ素子QB2とローサイド補助スイッチ素子SA2とはオフ状態に維持される。
第一のローサイド維持スイッチ素子Q2、第一の分離スイッチ素子QS1、第一のバイパススイッチ素子QB1、及びローサイド走査スイッチ素子SC2がオンにされる。それにより、放電維持パルス伝達路J1−SC2と走査電極Yとが接地電位に維持される。
第一のローサイド維持スイッチ素子Q2とローサイド走査スイッチ素子SC2とがオフにされ、初期化スイッチ部Q5とハイサイド走査スイッチ素子SC1とがオンにされる。それにより、走査電極Yの電位が、正電圧源Etの電位Vtより第一の定電圧源E1の電圧V1だけ高い電位、すなわち電源部Esの電位Vsまで上昇する:Vt+V1=Vs。
放電維持パルス伝達路J1−SC2、特にローサイド走査スイッチ素子SC2のアノードは正電圧源Etの電位Vtに維持される。その電位Vtは電源部Esの電位Vsより第一の定電圧源E1の電圧V1だけ低い。従って、モードIIでは、第一の分離スイッチ素子QS1と第一のハイサイド維持スイッチ素子Q1との少なくともいずれかがオフ状態に維持されれば良い。
第一のバイパススイッチ素子QB1がオフにされ、ハイサイドランプ波形発生部QR1がオンにされる。それにより、走査電極Yの電位が一定の速度で第二の定電圧源E2の電圧V2だけ上昇し、初期化パルス電圧の上限Vr=Vs+V2に達する。すなわち、初期化パルス電圧はハイサイド走査スイッチ素子SC1のオン期間中、上限Vrに達する。
放電維持パルス伝達路J1−SC2は二つの定電圧源E1、E2を通し、ハイサイド初期化パルス伝達路QR1−SA1−SC1に接続される。従って、放電維持パルス伝達路J1−SC2、特にローサイド走査スイッチ素子SC2のアノードは正電圧源Etの電位Vtに維持される。その電位Vtは電源部Esの電位Vsより第一の定電圧源E1の電圧V1だけ低い。それ故、モードIIIではモードIIと同様に、第一の分離スイッチ素子QS1と第一のハイサイド維持スイッチ素子Q1との少なくともいずれかがオフ状態に維持されれば良い。
こうして、PDP20の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Vrまで比較的緩やかに上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
二つの維持スイッチ素子Q1、Q2のオンオフ状態により、モードIIでは走査電極Yが、接地電位又は電源部Esの電位Vsのいずれかより第一の定電圧源E1の電圧V1だけ高い電位に維持される。モードIIIでは走査電極Yの電位が、モードIIでの電位から初期化パルス電圧の上限Vrまで上昇する。放電維持パルス伝達路J1−SC2はモードII、IIIを通して、接地電位又は電源部Esの電位Vsのいずれかに維持される。
その場合、モードIIIの開始時点で走査電極Yの電位が上記の値Vsより高いので、初期化パルス電圧が上限Vrに達するまでに要する時間、すなわち、モードIIIの時間が短縮される。従って、初期化時間全体が短縮される。
初期化スイッチ部Q5、ハイサイドランプ波形発生部QR1、及びハイサイド走査スイッチ素子SC1がオフにされ、第一のハイサイド維持スイッチ素子Q1、第一の分離スイッチ素子QS1、第一のバイパススイッチ素子QB1、及びローサイド走査スイッチ素子SC2がオンにされる。但し、図6では、第一の分離スイッチ素子QS1はオンにされなくても良い。
それにより、走査電極Yの電位が電源部Esの電位Vsまで降下する。一方、放電維持パルス伝達路J1−SC2は電源部Esの電位Vsに維持される。
走査電極駆動部11では、モードIVの状態が維持されるので、放電維持パルス伝達路J1−SC2と走査電極Yとは共に、電源部Esの電位Vsに維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオフにされ、第二のハイサイド維持スイッチ素子Q1Xがオンにされる(図2参照)。それにより、維持電極Xの電位が電源部Esの電位Vsまで上昇する。
こうして、走査電極Yと維持電極Xとが同電位Vsに維持される。
第一のハイサイド維持スイッチ素子Q1と第一の分離スイッチ素子QS1とがオフにされ、ローサイドランプ波形発生部QR2がオンにされる。それにより、第一の分離スイッチ素子QS1のアノード側にある放電維持パルス伝達路と走査電極Yとの電位が共に一定の速度で、負電圧源Enの電位−Vnまで降下する。すなわち、初期化パルス電圧はローサイド走査スイッチ素子SC2のオン期間中、下限−Vnに達する。
ローサイド初期化パルス伝達路はローサイドランプ波形発生部QR2のカソードからローサイド走査スイッチ素子SC2のアノードに至る。放電維持パルス伝達路J1−SC2の一部はローサイド初期化パルス伝達路QR2−SC2と重複する。しかし、第一の分離スイッチ素子QS1がオフ状態に維持され、第一の放電維持パルス発生部3A(又は3B)の出力端子J1からローサイド走査スイッチ素子SC2へ向かう電流を遮断する。従って、第一の分離スイッチ素子QS1のアノード側、すなわちローサイド初期化パルス伝達路QR2−SC2の電位が負電位−Vnまで確実に降下し得る。すなわち、初期化パルス電圧は接地電位、すなわち放電維持パルス電圧の下限にクランプされることなく、下限−Vnまで確実に達する。
こうして、PDP20の全ての放電セルに対して一様に、モードII〜Vでの印加電圧とは逆極性の電圧が印加される。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
特に、初期化パルス電圧の下限−Vnは負であり、実施形態1での下限(=接地電位≒0)より低い:−Vn<0。従って、PDP20の放電セルに対する印加電圧が十分に高められるので、壁電荷が十分に除去される。その他に、初期化期間での維持電極Xに対する印加電圧が低減されても良い。それにより、消費電力が削減される。
走査電極駆動部11は続いて、走査電極Y1、Y2、Y3、…の各電位を順次、次のように変化させる(図6に示される走査パルス電圧SP参照)。走査電極の一つYが選択されるとき、その走査電極Yに接続されるハイサイド走査スイッチ素子SC1がオフにされ、ローサイド走査スイッチ素子SC2がオンにされる。それにより、その走査電極Yの電位が走査パルス電圧の下限−Vnまで降下する。その走査電極Yの電位が所定時間、走査パルス電圧の下限−Vnに維持されるとき、その走査電極Yに接続されるローサイド走査スイッチ素子SC2がオフにされ、ハイサイド走査スイッチ素子SC1がオンにされる。それにより、その走査電極Yの電位が走査パルス電圧の上限Vpまで上昇する。
走査電極駆動部11は走査電極Y1、Y2、Y3、…のそれぞれに接続される走査スイッチ素子SC1、SC2の直列接続1Sについて、上記と同様なスイッチング動作を順次行う。こうして、走査パルス電圧SPが走査電極Y1、Y2、Y3、…のそれぞれに対して順次、印加される。
例えば図7に示されるように、走査パルス電圧SPが走査電極の一つYに印加され、かつ信号パルス電圧Vbがアドレス電極の一つAに印加されるとき、その走査電極Yとアドレス電極Aとの間の電圧は他の電極間の電圧より高い。従って、その走査電極Yとアドレス電極Aとの間の交差点に位置する放電セルでは放電が生じる。その放電により、その放電セル表面に新たな壁電荷が蓄積される。
但し、図6では、第一の分離スイッチ素子QS1と第一のローサイド維持スイッチ素子Q2との間の節点J5に第一の電力回収部4が接続されていない場合、第一の分離スイッチ素子QS1が第一のローサイド維持スイッチ素子Q2と同期して、オンオフしても良い。
こうして、分離スイッチ素子数が削減されるので、本発明の実施形態2によるPDP駆動装置では分離スイッチ素子による導通損失が低い。それ故、従来の駆動装置より消費電力が低い。更に、分離スイッチ素子数の削減により小型化が容易である。その上、放電維持パルス伝達路上の回路素子と配線とによる寄生インダクタンスが低減するので、PDPに対する印加電圧に含まれるリンギングが減少する。その結果、本発明の実施形態2によるPDP駆動装置はプラズマディスプレイの更なる高画質化にも有利である。
本発明の実施形態3によるプラズマディスプレイは上記の実施形態1によるプラズマディスプレイ(図1参照)と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態1の説明及び図1を援用する。
本発明の実施形態3による維持電極駆動部(図示せず)は実施形態1による維持電極駆動部12(図2参照)と全く同様な構成を有する。従って、その構成の詳細については実施形態1の説明及び図2を援用する。
初期化パルス発生部2Cは実施形態2による初期化パルス発生部2B(図5参照)の構成要素とは異なり、正電圧源Er、初期化スイッチ素子Q6、及び保護ダイオードDpを含む(図8〜11参照)。
更に、実施形態2による走査電極駆動部11(図5、6参照)とは異なり、第一の分離スイッチ素子QS1に加え、第二の分離スイッチ素子QS2が設置される。
その他の構成要素は実施形態1又は2による構成要素と同様である。図8〜11では、それら同様な構成要素に対し、図2、5、6に示される符号と同じ符号を付す。更に、それら同様な構成要素の詳細については、本発明の実施形態1又は2の説明を援用する。
初期化スイッチ素子Q6と第二の分離スイッチ素子QS2とは好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。
第二の分離スイッチ素子QS2は更に好ましくはワイドバンドギャップ半導体スイッチ素子である。第二の分離スイッチ素子QS2には大きな電流容量が要求されるので、第二の分離スイッチ素子QS2は例えば複数のスイッチ素子の並列接続であっても良い。
ハイサイドランプ波形発生部QR1がオンにされるとき、正電圧源Erからハイサイドランプ波形発生部QR1とハイサイド補助スイッチ素子SA1とを通してハイサイド走査スイッチ素子SC1のカソードに対して高電圧が印加される。その印加電圧は一定速度で初期化パルス電圧の上限Vrまで上昇する。
初期化スイッチ素子Q6のオン期間中、ハイサイド補助スイッチ素子SA1のカソードの電位は電源部Esの電位Vs以上に維持される。
第一の態様では、二つの分離スイッチ素子QS1、QS2が直列に接続される(図8参照)。すなわち、二つの分離スイッチ素子QS1、QS2のカソード同士、又はアノード同士が直結する。その直列接続の一端は第一の放電維持パルス発生部3Aの出力端子J1に接続され、他端はローサイド走査スイッチ素子SC2のアノードに接続される。
第二の態様では、第一の分離スイッチ素子QS1のカソードが第一のローサイド維持スイッチ素子Q2のカソードに接続され、アノードが第一のハイサイド維持スイッチ素子Q1のアノードに接続される(図9参照)。
第一の分離スイッチ素子QS1と第一のローサイド維持スイッチ素子Q2とは逆に接続されても良い。すなわち、第二の分離スイッチ素子QS2のアノードは、第一の分離スイッチ素子QS1と第一のハイサイド維持スイッチ素子Q1との間の接続点(第一の放電維持パルス発生部3Bの出力端子)J1に接続され、カソードはローサイド走査スイッチ素子SC2のアノードに接続される。
第二の分離スイッチ素子QS2と第一のハイサイド維持スイッチ素子Q1とは逆に接続されても良い。すなわち、第二の分離スイッチ素子QS2のアノードが電源部Esに接続され、カソードが第一のハイサイド維持スイッチ素子Q1のカソードに接続されても良い。
第一の分離スイッチ素子QS1のカソードは第二の分離スイッチ素子QS2と第一のローサイド維持スイッチ素子Q2との間の接続点(第一の放電維持パルス発生部3Cの出力端子)J1に接続され、アノードはローサイド走査スイッチ素子SC2のアノードに接続される。
第二の分離スイッチ素子QS2のアノードは第一のハイサイド維持スイッチ素子Q1のアノードに接続され、カソードは第一の放電維持パルス発生部3Dの出力端子J1に接続される。第二の分離スイッチ素子QS2と第一のハイサイド維持スイッチ素子Q1とは逆に接続されても良い。
第一の放電維持パルス発生部3Dの出力端子J1はローサイド走査スイッチ素子SC2のアノードに直結する。
同様に、電源部Esから第一のハイサイド維持スイッチ素子Q1と放電維持パルス伝達路J1−SC2とを通ってローサイド走査スイッチ素子SC2のアノードへ向かう電流を、第二の分離スイッチ素子QS2は遮断できる。
特に、図3(B)に示されるように第一の電力回収部4が二つのインダクタL1、L2を含むとき、それらの他端41、42は同じ節点に接続されても、異なる節点に接続されても良い。
同様に、第二の分離スイッチ素子QS2と第一のハイサイド維持スイッチ素子Q1とが図8、10に示される極性とは逆の極性で接続される場合、両スイッチ素子間の節点J7には第一の電力回収部4は接続されない。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。各モードごとに、走査電極駆動部11に含まれるスイッチ素子のオンオフ状態が切り換えられる。但し、初期化期間中、ハイサイド補助スイッチ素子SA1はオン状態に維持され、第二のバイパススイッチ素子QB2とローサイド補助スイッチ素子SA2とはオフ状態に維持される。
第一のローサイド維持スイッチ素子Q2、第一の分離スイッチ素子QS1、第二の分離スイッチ素子QS2、及びローサイド走査スイッチ素子SC2がオンにされる。それにより、放電維持パルス伝達路J1−SC2と走査電極Yとが接地電位に維持される。但し、図10、11では、第二の分離スイッチ素子QS2はオンにされなくても良い。
第一のローサイド維持スイッチ素子Q2、二つの分離スイッチ素子QS1、QS2、及びローサイド走査スイッチ素子SC2がオフにされ、初期化スイッチ素子Q6とハイサイド走査スイッチ素子SC1とがオンにされる。それにより、走査電極Yの電位が電源部Esの電位Vsまで上昇する。
放電維持パルス伝達路J1−SC2のうち、ローサイド走査スイッチ素子SC2のアノードに直結する部分は、電源部Esの電位Vsより第一の定電圧源E1の電圧V1だけ低い電位に維持される。従って、図8、10では、第一の分離スイッチ素子QS1と第一のハイサイド維持スイッチ素子Q1との少なくともいずれかがオフ状態に維持されれば良い。
初期化スイッチ素子Q6がオフにされ、ハイサイドランプ波形発生部QR1がオンにされるので、走査電極Yの電位が一定の速度で上昇し、正電圧源Erの電位(初期化パルス電圧の上限)Vrに達する。すなわち、初期化パルス電圧はハイサイド走査スイッチ素子SC1のオン期間中、上限Vrに達する。
こうして、PDP20の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Vrまで比較的緩やかに上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
初期化パルス電圧の上限Vrと第一の定電圧源E1の電圧V1との差Vr−V1が電源部Esの電位すなわち放電維持パルス電圧の上限Vsより低い(Vr−V1<Vs)とき、放電維持パルス伝達路J1−SC2の電位は放電維持パルス電圧の上限Vs以下に維持される。従って、初期化パルス電圧が放電維持パルス電圧の上限Vsでクランプされないので、第二の分離スイッチ素子QS2が設置されなくても良い。それにより、分離スイッチ素子数が削減される。
更に、図8、10では、第一の分離スイッチ素子QS1と第一のハイサイド維持スイッチ素子Q1との少なくともいずれかがオフ状態に維持されれば良い。
そのとき、第二の分離スイッチ素子QS2の両端電圧は、初期化パルス電圧の上限Vrと第一の定電圧源E1の電圧V1との差Vr−V1以下に維持される。すなわち、第二の分離スイッチ素子QS2の耐圧は従来の分離スイッチ素子の耐圧(初期化パルス電圧の上限Vr程度)より十分に低い。
ハイサイドランプ波形発生部QR1とハイサイド走査スイッチ素子SC1とがオフにされ、第一のハイサイド維持スイッチ素子Q1、二つの分離スイッチ素子QS1、QS2、及びローサイド走査スイッチ素子SC2がオンにされる。但し、図9、11では、第一の分離スイッチ素子QS1はオンにされなくても良い。
それにより、走査電極Yの電位が電源部Esの電位Vsまで降下する。一方、放電維持パルス伝達路J1−SC2は電源部Esの電位Vsに維持される。
走査電極駆動部11では、モードIVの状態が維持されるので、放電維持パルス伝達路J1−SC2と走査電極Yとは共に、電源部Esの電位Vsに維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオフにされ、第二のハイサイド維持スイッチ素子Q1Xがオンにされる(図2参照)。それにより、維持電極Xの電位が電源部Esの電位Vsまで上昇する。
こうして、走査電極Yと維持電極Xとが同電位Vsに維持される。
第一のハイサイド維持スイッチ素子Q1と二つの分離スイッチ素子QS1、QS2とがオフにされ、ローサイドランプ波形発生部QR2がオンにされる。それにより、放電維持パルス伝達路J1−SC2のうち、ローサイド走査スイッチ素子SC2のアノードに直結する部分の電位と走査電極Yとの電位が共に一定の速度で負電圧源Enの電位−Vnまで降下する。すなわち、初期化パルス電圧はローサイド走査スイッチ素子SC2のオン期間中、下限−Vnに達する。
ローサイド初期化パルス伝達路はローサイドランプ波形発生部QR2のカソードからローサイド走査スイッチ素子SC2のアノードに至る。放電維持パルス伝達路J1−SC2の一部はローサイド初期化パルス伝達路QR2−SC2と重複する。しかし、第一の分離スイッチ素子QS1がオフ状態に維持され、第一の放電維持パルス発生部3A(3B、3C、又は3D)の出力端子J1からローサイド走査スイッチ素子SC2へ向かう電流を遮断する。従って、放電維持パルス伝達路J1−SC2のうち、ローサイド走査スイッチ素子SC2のアノードに直結する部分の電位が負電位−Vnまで降下し得る。すなわち、初期化パルス電圧は接地電位、すなわち放電維持パルス電圧の下限にクランプされることなく、下限−Vnまで確実に達する。
こうして、PDP20の全ての放電セルに対して一様に、モードII〜Vでの印加電圧とは逆極性の電圧が印加される。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
特に、初期化パルス電圧の下限−Vnは接地電位より低い:−Vn<0。従って、PDP20の放電セルに対する印加電圧が十分に高められるので、壁電荷が十分に除去される。その他に、初期化期間での維持電極Xに対する印加電圧が低減されても良い。それにより、消費電力が削減される。
但し、図9、11では、第一の分離スイッチ素子QS1と第一のローサイド維持スイッチ素子Q2との間の節点J5に第一の電力回収部4が接続されていない場合、放電維持期間中、第一の分離スイッチ素子QS1が第一のローサイド維持スイッチ素子Q2と同期して、オンオフしても良い。同様に、図10、11では、第二の分離スイッチ素子QS2と第一のハイサイド維持スイッチ素子Q1との間の節点J7に第一の電力回収部4が接続されていない場合、第二の分離スイッチ素子QS2が第一のハイサイド維持スイッチ素子Q1と同期して、オンオフしても良い。
更に、図9〜11では図8とは異なり、二つの分離スイッチ素子QS1、QS2の少なくとも一方に、PDP20内でのガス放電に伴う電流が一方向にしか流れない。従って、その分離スイッチ素子は導通損失が低い。
第二の分離スイッチ素子QS2が除去可能な場合は更に、放電維持パルス伝達路上の寄生インダクタンスが低減するので、PDPに対する印加電圧に含まれるリンギングが減少する。その結果、本発明の実施形態3によるPDP駆動装置はプラズマディスプレイの更なる高画質化にも有利である。
本発明の実施形態4によるプラズマディスプレイは上記の実施形態1によるプラズマディスプレイ(図1参照)と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態1の説明及び図1を援用する。
本発明の実施形態4による維持電極駆動部(図示せず)は実施形態1による維持電極駆動部12(図2参照)と全く同様な構成を有する。従って、その構成の詳細については実施形態1の説明及び図2を援用する。
更に、ハイサイドランプ波形発生部QR1のアノードがハイサイド走査スイッチ素子SC1のカソードに直結する。
その上、初期化スイッチ駆動部DR2が、ハイサイドランプ波形発生部QR1をオン状態に維持する期間中、補助スイッチ駆動部DR1によるハイサイド補助スイッチ素子SA1のオンを、後述のように抑制する(図14、15参照)。
その他の構成要素、及びそれらの動作は、実施形態3による構成要素、及びそれらの動作と同様である。特に、二つの分離スイッチ素子QS1、QS2は図13に示される位置の他に、図9〜11と同様な位置に設置されても良い。図13〜15では、それら同様な構成要素に対して図8〜12に示される符号と同じ符号を付す。更に、それら同様な構成要素、及び動作の詳細については、本発明の実施形態3の説明を援用する。
補助スイッチ駆動部DR1は上記とは別に、二つの補助スイッチ素子SA1、SA2に対し、異なる二つの制御信号を送出しても良い。各制御信号は論理信号であり、好ましくは、Hレベルが送出先の補助スイッチ素子のオンを示し、Lレベルがオフを示す。この場合、二つの制御信号間では、極性が互いに逆に維持される。
実施形態4の動作は実施形態3の動作と、初期化期間のモードI〜IIIでのみ異なる。従って、以下、それらの期間での動作について説明し、その他の期間の動作については実施形態3の説明を援用する。
第一のローサイド維持スイッチ素子Q2、第一の分離スイッチ素子QS1、第二の分離スイッチ素子QS2、及びローサイド走査スイッチ素子SC2がオンにされる。それにより、放電維持パルス伝達路J1−SC2と走査電極Yとが接地電位に維持される。但し、第二の分離スイッチ素子QS2は、図10、11に示される位置ではオンにされなくても良い。
一方、二つの制御信号CT1、CT2が共にLレベルに維持されるので、ハイサイド補助スイッチ素子SA1とハイサイドランプ波形発生部QR1とがオフ状態に維持され、ローサイド補助スイッチ素子SA2がオン状態に維持される。
更に、ハイサイド走査スイッチ素子SC1がオフ状態に維持され、ローサイド走査スイッチ素子SC2がオン状態に維持される。
第一のローサイド維持スイッチ素子Q2がオフにされ、第一のハイサイド維持スイッチ素子Q1がオンにされる。それにより、放電維持パルス伝達路J1−SC2の電位と走査電極Yの電位とが電源部Esの電位Vsまで上昇する。但し、第一の分離スイッチ素子QS1は、図9、11に示される位置ではオンにされなくても良い。
第二の分離スイッチ素子QS2がオフにされる。ここで、第一のハイサイド維持スイッチ素子Q1と第一の分離スイッチ素子QS1とはオン状態とオフ状態とのいずれを維持しても良い。
一方、二つの制御信号CT1、CT2が共にHレベルに切り換えられるので、ハイサイドランプ波形発生部QR1がオンにされ、二つの補助スイッチ素子SA1、SA2が共にオフにされる。
更に、ハイサイド走査スイッチ素子SC1がオンにされ、ローサイド走査スイッチ素子SC2がオフにされる。
こうして、初期化パルス電圧が第一の定電圧源E1の正極の電位、すなわち放電維持パルス電圧の上限Vsより第一の定電圧源E1の電圧V1だけ高い電位Vs+V1にクランプされることなく、上限Vrまで確実に達する。
本発明の実施形態1、2による走査電極駆動部11についても同様に、バイパススイッチ素子QB1が削減され得る(図1、5参照)。
本発明の実施形態5によるプラズマディスプレイは、上記の実施形態1によるプラズマディスプレイ(図1参照)と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態1の説明及び図1を援用する。
図16では、実施形態1〜3による構成要素と同様な構成要素に対し、図2、5、6、8〜11に示される符号と同じ符号を付す。更に、それら同様な構成要素の詳細については、本発明の実施形態1〜3の説明を援用する。
但し、第一の定電圧源E1の電圧V1は負電圧源Enの出力電圧Vnより高い:V1>Vn。
第一の定電圧源E1の正極はハイサイド走査スイッチ素子SC1のカソードとハイサイド補助スイッチ素子SA1のカソードとに接続される。ローサイド走査スイッチ素子SC2のアノードとハイサイド補助スイッチ素子SA1のアノードとはローサイド補助スイッチ素子SA2のカソードに接続される。ローサイド補助スイッチ素子SA2のアノードは第一の定電圧源E1の負極に接続される。
ローサイド補助スイッチ素子SA2は更に、図16に示される位置とは別に、第一の定電圧源E1の正極とハイサイド走査スイッチ素子SC1のカソードとの間に接続されても良い。その場合、第一の定電圧源E1の負極がローサイド走査スイッチ素子SC2のアノードに直結する。
保護ダイオードDnは負電圧源Enから第一の定電圧源E1へ向かう電流を阻止する。第一の定電圧源E1の正極が第二の分離スイッチ素子QS2と第一のローサイド維持スイッチ素子Q2とを通して接地されるとき、保護ダイオードDnは、負電圧源Enを通した第一の定電圧源E1の地絡を防止する。
第二の定電圧源E2では実施形態1、2による第二の定電圧源E2(図2、5、6参照)と同様に、出力電圧V2が初期化パルス電圧の上限Vrと放電維持パルス電圧の上限(=電源部Esの電位)Vsとの間の差に等しい:V2=Vr−Vs。
第三の定電圧源E3は、例えばDC−DCコンバータ(図示せず)により、電源部Esの出力電圧Vsに基づき、正極の電位を負極の電位より一定の電圧V3だけ高く維持する。その電圧V3は第一の定電圧源E1の電圧V1に等しく、第二の定電圧源E2の電圧V2より低い:V3=V1<V2。
第一の正電圧源Euは、例えばDC−DCコンバータ(図示せず)により、電源部Esの出力電圧Vsに基づき、出力端子を一定の電位Vuに維持する。その電位Vuは放電維持パルス電圧の上限Vsより低い:Vu<Vs。
二つの初期化スイッチ部Q5、Q7は、二つのIGBT又はバイポーラトランジスタの並列接続であっても良い。その場合、二つのトランジスタの一方のコレクタが他方のエミッタに接続される。
第三の定電圧源E3の負極は第一の放電維持パルス発生部3Aの出力端子J1に接続され、正極は第一の初期化スイッチ部Q5を通してハイサイド走査スイッチ素子SC1のカソードに接続される。
第二の分離スイッチ素子QS2のアノードは第一の放電維持パルス発生部3Aの出力端子J1に接続され、カソードはハイサイド走査スイッチ素子SC1のカソードに接続される。
第一の正電圧源Euは第二の初期化スイッチ部Q7を通して第二の分離スイッチ素子QS2のアノードに接続される。
一方、ハイサイドランプ波形発生部QR1のアノードからハイサイド走査スイッチ素子SC1のカソードまでの経路がハイサイド初期化パルス伝達路として利用される。更に、ローサイドランプ波形発生部QR2のカソードからローサイド補助スイッチ素子SA2を通ってローサイド走査スイッチ素子SC2のアノードに至る経路がローサイド初期化パルス伝達路として利用される。
第一の定電圧源E1は放電維持パルス伝達路J1−SC1の電位をローサイド初期化パルス伝達路QR2−SA2−SC2の電位より一定の電圧V1だけ高く維持する。
特に、図3(B)に示されるように第一の電力回収部4が二つのインダクタL1、L2を含むとき、それらの他端41、42は同じ節点に接続されても、異なる節点に接続されても良い。
図16では、インダクタL1、L2の他端41、42が例えば、第一の放電維持パルス発生部3Aの出力端子J1に直結する配線;第二の分離スイッチ素子QS2のカソードに直結する配線(例えば節点J4);ローサイド走査スイッチ素子SC2のアノードに直結する配線(例えば節点J8);又は、第一の定電圧源E1の負極に直結する配線(例えば節点J9);のいずれか一つに接続され、又はいずれか二つに別々に接続される。
その他の構成要素については実施形態1による構成要素と同様である。図16では、実施形態1による構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様な構成要素の詳細については本発明の実施形態1の説明を援用する。
特に第二の電力回収部4Xは本発明の実施形態1による第二の電力回収部4X(図2参照)と全く同じ回路構成を持つ。従って、図16では第二の電力回収部4Xの等価回路の図示を省略し、その等価回路の詳細については実施形態1の説明及び図2を援用する。
第四の定電圧源Ecは、例えばDC−DCコンバータ(図示せず)により、電源部Esの出力電圧Vsに基づき、正極の電位を負極の電位より一定の電圧Vcだけ高く維持する。その電圧Vcは電源部Esの出力電圧Vsより低い:Vc<Vs。
第二の正電圧源Edは、例えばDC−DCコンバータ(図示せず)により、電源部Esの出力電圧Vsに基づき、出力端子を一定の電位Vdに維持する。その電位Vdは電源部Esの出力電圧Vsと第四の定電圧源Ecの電圧Vcとのいずれよりも十分に低い:Vd≪Vs、Vc。
二つのスイッチ素子Q5X、Q6Xは好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。
分離スイッチ部Q7Xは、二つのIGBT又はバイポーラトランジスタの並列接続であっても良い。その場合、二つのトランジスタの一方のコレクタが他方のエミッタに接続される。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。各モードごとに各スイッチ素子のオンオフ状態が切り換えられる。
但し、初期化期間中、走査電極駆動部11では、第二の初期化スイッチ部Q7、第二のバイパススイッチ素子QB2、ハイサイド補助スイッチ素子SA1がオフ状態に維持され、ローサイド補助スイッチ素子SA2がオン状態に維持される。維持電極駆動部12では、第二のハイサイド維持スイッチ素子Q1Xとハイサイドスイッチ素子Q5Xとがオフ状態に維持される。
走査電極駆動部11では、第一のローサイド維持スイッチ素子Q2、第二の分離スイッチ素子QS2、及びハイサイド走査スイッチ素子SC1がオンにされる。それにより、放電維持パルス伝達路J1−SC1と走査電極Yとが接地電位に維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオンにされる。それにより、維持電極Xが接地電位に維持される。
走査電極駆動部11では、第一のローサイド維持スイッチ素子Q2がオフにされ、第一のハイサイド維持スイッチ素子Q1がオンにされる。それにより、放電維持パルス伝達路J1−SC1と走査電極Yとの電位が電源部Esの電位Vsまで上昇する。
維持電極駆動部12では、モードIの状態が維持されるので、維持電極Xは接地電位に維持される。
走査電極駆動部11では、第二の分離スイッチ素子QS2がオフにされ、ハイサイドランプ波形発生部QR1がオンにされる。それにより、ハイサイド初期化パルス伝達路QR1−SC1と走査電極Yとの電位が一定の速度で第二の定電圧源E2の電圧V2だけ上昇し、初期化パルス電圧の上限Vr=Vs+V2に達する。すなわち、初期化パルス電圧はハイサイド走査スイッチ素子SC1のオン期間中、上限Vrに達する。
放電維持パルス伝達路J1−SC1の一部は、ハイサイド初期化パルス伝達路QR1−SC1と重複する。しかし、第二の分離スイッチ素子QS2がオフ状態に維持され、ハイサイド走査スイッチ素子SC1から第一の放電維持パルス発生部3Aの出力端子J1へ向かう電流を遮断する。従って、第二の分離スイッチ素子QS2のカソード側では放電維持パルス伝達路の電位が放電維持パルス電圧の上限Vsを確実に超え得る。すなわち、初期化パルス電圧は放電維持パルス電圧の上限Vsにクランプされることなく、初期化パルス電圧の上限Vrまで確実に達する。
そのとき、第二の分離スイッチ素子QS2の両端電圧は第二の定電圧源E2の電圧V2程度に維持される。すなわち、第二の分離スイッチ素子QS2の耐圧は従来の分離スイッチ素子の耐圧(初期化パルス電圧の上限Vr程度)より十分に低い。
こうして、PDP20の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Vrまで比較的緩やかに上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
走査電極駆動部11では、ハイサイドランプ波形発生部QR1がオフにされ、第一の初期化スイッチ部Q5がオンにされる。それにより、ハイサイド初期化パルス伝達路QR1−SC1と走査電極Yとの電位が電源部Esの電位Vsより第三の定電圧源E3の電圧V3だけ高い電位Vtまで降下する:Vt=Vs+V3<Vs+V2=Vr。ここで、第二の分離スイッチ素子QS2がオフ状態に維持されるので、第一の放電維持パルス発生部3Aの出力端子J1は電源部Esの電位Vsに維持される。
維持電極駆動部12では、モードIIIの状態が維持されるので、維持電極Xは接地電位に維持される。
従って、PDP20の放電セルでは走査電極Yと維持電極Xとの間の電圧が降下するので、微弱な発光が止まる。
走査電極駆動部11では、ハイサイド走査スイッチ素子SC1がオフにされ、ローサイド走査スイッチ素子SC2がオンにされる。すなわち、走査電極Yに対して電圧がローサイド走査スイッチ素子SC2を通して印加される。特に、第一と第三との定電圧源E1、E3間で電圧が相殺される(V1=V3)ので、走査電極Yの電位が電源部Esの電位Vsまで降下する。
ハイサイド初期化パルス伝達路、特にハイサイド走査スイッチ素子SC1のカソードはモードIVでの電位Vt=Vs+V3に維持される。そのとき、第二の分離スイッチ素子QS2がオフ状態に維持されるので、第一の放電維持パルス発生部3Aの出力端子J1は電源部Esの電位Vsに維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオフにされ、ローサイドスイッチ素子Q6X、及び分離スイッチ部Q7Xがオンにされる。それにより、維持電極Xの電位が第四の定電圧源Ecの電圧Vcだけ上昇する。
こうして、PDP20の放電セルでは走査電極Yと維持電極Xとの間に電圧Vs−Vcが印加される。
モードIVが省略される場合、第三の定電圧源E3と第一の初期化スイッチ部Q5との直列接続は省略されても良い。そのとき、モードVではハイサイドランプ波形発生部QR1がオン状態に維持され、走査電極Yが初期化パルス電圧の上限Vrより第一の定電圧源E1の電圧V1だけ低い電位Vr−V1に維持される。
走査電極駆動部11では、第一のハイサイド維持スイッチ素子Q1と第一の初期化スイッチ部Q5とがオフにされ、ローサイドランプ波形発生部QR2がオンにされる。それにより、ローサイド初期化パルス伝達路QR2−SA2−SC2と走査電極Yとの電位が共に一定の速度で、負電圧源Enの電位(初期化パルス電圧の下限)−Vnまで降下する。すなわち、初期化パルス電圧はローサイド走査スイッチ素子SC2のオン期間中、下限−Vnに達する。
ここで、放電維持パルス伝達路J1−SC1のうち、第二の分離スイッチ素子QS2のカソードに直結する部分、すなわちハイサイド初期化パルス伝達路QR1−SC1の電位は、ローサイド初期化パルス伝達路QR2−SA2−SC2の電位より第一の定電圧源E1の電圧V1だけ高い。従って、モードVIでは、第二の分離スイッチ素子QS2のオンオフに関わらず、放電維持パルス伝達路J1−SC1全体が接地電位より高い電位に維持される。
従って、PDP20の放電セルには、モードII〜Vでの印加電圧とは逆極性の電圧が印加される。特に、その印加電圧は比較的緩やかに降下する。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
特に、初期化パルス電圧の下限−Vnは接地電位より低い:−Vn<0。従って、PDP20の放電セルに対する印加電圧が十分に高められるので、壁電荷が十分に除去される。その他に、初期化期間での維持電極Xに対する印加電圧が低減されても良い。それにより、消費電力が削減される。
その他に、第一の定電圧源E1の電圧V1が第三の定電圧源E3の電圧V3より高くても良い:V1>V3。そのとき、モードVとモードVIの開始時点とでは、走査電極Yの電位が電源部Esの電位Vsより二つの定電圧源E1、E3間の電圧の差V1−V3だけ低い:Vs−(V1−V3)。それにより、モードVIの時間が短縮されるので、初期化時間全体が短縮される。
アドレス電極駆動部13は実施形態2によるアドレス電極駆動部13と同様に、選択されたアドレス電極Aの電位を変化させる。
以上の結果、所定の放電セル表面に新たな壁電荷が蓄積される。
走査電極駆動部11では更に、第一の放電維持パルス発生部3Aが二つの維持スイッチ素子Q1、Q2を交互にオンオフさせる。その結果、走査電極Yの電位が電源部Esの電位Vsと接地電位との間で推移する。そのとき、第一の放電維持パルス発生部3Aの出力端子J1から走査電極Yに向かう電流は、ハイサイド走査スイッチ素子SC1だけでなく、ローサイド走査スイッチ素子SC2のボディダイオードをも通り得る。それにより、走査スイッチ素子SC1、SC2の直列接続1Sでは電流量の増大によるラッチアップの発生が効果的に抑えられる。
走査電極駆動部11と維持電極駆動部12とは放電維持パルス電圧をそれぞれ、走査電極Yと維持電極Xとに対して交互に印加する。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは、ガス放電と壁電荷の蓄積とが反復されるので、蛍光体の発光が維持される。
その他に、例えば次のモードVIIのように、初期化期間の上記のモードI〜Vでの初期化パルス電圧に代え、放電維持期間終了時での走査電極Yに対する放電維持パルス電圧が利用されても良い(図17に示されるモードVII参照)。
放電維持期間終了時、走査電極Yに対して最後に印加される放電維持パルス電圧LPが立ち上がった状態で、次の初期化期間のモードVIIが開始される。ここで、最後の放電維持パルス電圧LPの幅は他の放電維持パルス電圧の幅より狭い。それにより、その放電維持期間に発光していた放電セルでは、モードVIIの開始時点で壁電荷が除去される。
走査電極駆動部11では、第一のハイサイド維持スイッチ素子Q1とハイサイド補助スイッチ素子SA1とがオフにされ、第二の初期化スイッチ部Q7とローサイド補助スイッチ素子SA2とがオンにされる。それにより、放電維持パルス伝達路J1−SC1と走査電極Yとの電位が第一の正電圧源Euの電位Vuまで降下する。その電位Vuは放電維持パルス電圧の上限Vsより低いので、放電維持パルス伝達路J1−SC1全体がその電位Vuに安定に維持される。
こうして、モードVIIではモードVと同様に、走査電極Yの電位Vuが維持電極Xの電位Vcより少し高く維持される。
従って、PDP20の放電セルにはモードVIIでの印加電圧とは逆極性の電圧が印加される。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
モードVIIとその直後のモードVIとでの放電セルの発光は、モードI〜VIでの発光より弱い。例えば一フィールド期間中、モードI〜VIによる初期化は先頭のサブフィールドでのみ行われ、残りのサブフィールドではモードVII〜VIによる初期化が行われても良い。そのとき、PDP20による「黒」の発光レベルが低減するので、PDP20のコントラストが向上する。
こうして、分離スイッチ素子数が削減されるので、本発明の実施形態5によるPDP駆動装置では分離スイッチ素子による導通損失が低い。それ故、従来の駆動装置より消費電力が低い。更に、分離スイッチ素子数の削減により小型化が容易である。その上、放電維持パルス伝達路上の回路素子と配線とによる寄生インダクタンスが低減するので、PDPに対する印加電圧に含まれるリンギングが減少する。その結果、本発明の実施形態5によるPDP駆動装置はプラズマディスプレイの更なる高画質化にも有利である。
その他に、第三の定電圧源E3と第一の初期化スイッチ部Q5との直列接続が第二の分離スイッチ素子QS2のアノードと接地端子との間に接続されても良い(第三の定電圧源E3の負極が接地される)。その場合、第三の定電圧源E3の電圧V3と第二の定電圧源E2の電圧V2=Vr−Vsとの和が上記のモードIVでの走査電極Yの電位Vtと等しいように、第三の定電圧源E3の電圧V3は設定される:V3=Vt−V2=Vt−(Vr−Vs)。初期化期間のモードIV、Vでは、第一のハイサイド維持スイッチ素子Q1がオフ状態に維持され、ハイサイドランプ波形発生部QR1がオン状態に維持される。それにより、ハイサイド走査スイッチ素子SC1のカソードは上記と同じ電位Vtに維持される。
更に、第一の正電圧源Euの出力電圧Vuが第三の定電圧源E3の電圧V3と等しくても良い場合、共通の定電圧源が第一の正電圧源Euと第三の定電圧源E3として兼用されても良い。それにより、定電圧源とそれに接続されるべき双方向スイッチとの数が削減できる。
本発明の実施形態6によるプラズマディスプレイは上記の実施形態1によるプラズマディスプレイ(図1参照)と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態1の説明及び図1を援用する。
本発明の実施形態6による維持電極駆動部(図示せず)は実施形態1による維持電極駆動部12(図2参照)と全く同様な構成を有する。従って、その構成の詳細については実施形態1の説明及び図2を援用する。
初期化パルス発生部2Eは、実施形態3による初期化パルス発生部2C(図8〜11参照)と同様な構成要素に加え、実施形態1、2による正電圧源Et(図2、5、6参照)と同様な第二の正電圧源Etと、実施形態5による保護ダイオードDn(図16参照)と同様な第二の保護ダイオードDnとを更に含む。
第一の放電維持パルス発生部3Bでは実施形態2による第二の接続態様(図6参照)と同様に、電源部Esと出力端子J1との間に第二の分離スイッチ素子QS2と第一のハイサイド維持スイッチ素子Q1との直列接続が設置される。
その他の構成要素は実施形態1〜3、5による構成要素と同様である。図18ではそれら同様な構成要素に対し、図2、5、6、8〜11、16に示される符号と同じ符号を付す。更に、それら同様な構成要素の詳細については本発明の実施形態1〜3、5の説明を援用する。
第一の正電圧源Erはハイサイドランプ波形発生部QR1のカソードに接続される。ハイサイドランプ波形発生部QR1のアノードはハイサイド走査スイッチ素子SC1のカソードに直結する。
第二の正電圧源Etは第一の保護ダイオードDpのアノードに接続される。第一の保護ダイオードDpのカソードは初期化スイッチ素子Q6のカソードに接続される。初期化スイッチ素子Q6のアノードはハイサイド走査スイッチ素子SC1のカソードに直結する。
特に、図3(B)に示されるように第一の電力回収部4が二つのインダクタL1、L2を含むとき、それらの他端41、42は同じ節点に接続されても、異なる節点に接続されても良い。
図18では、インダクタL1、L2の他端41、42が例えば、第一の放電維持パルス発生部3Bの出力端子J1に直結する配線;第一のハイサイド維持スイッチ素子Q1と第二の分離スイッチ素子QS2との間の節点J7;ローサイド走査スイッチ素子SC2のアノードに直結する配線(例えば節点J8);又は、第一の定電圧源E1の負極に直結する配線(例えば節点J9);のいずれか一つに接続され、又はいずれか二つに別々に接続される。
但し、第一のハイサイド維持スイッチ素子Q1と第二の分離スイッチ素子QS2とが図18に示される極性とは逆の極性で接続される場合、両スイッチ素子間の節点J7には第一の電力回収部4は接続されない。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。各モードごとに、走査電極駆動部11に含まれるスイッチ素子のオンオフ状態が切り換えられる。但し、初期化期間中、第二のバイパススイッチ素子QB2とハイサイド補助スイッチ素子SA1とはオフ状態に維持され、ローサイド補助スイッチ素子SA2はオン状態に維持される。
第一のローサイド維持スイッチ素子Q2とハイサイド走査スイッチ素子SC1とがオンにされるので、放電維持パルス伝達路J1−SC1と走査電極Yとが接地電位に維持される。第二の分離スイッチ素子QS2はオンにされなくても良い。
<モードII>
第一のローサイド維持スイッチ素子Q2がオフにされ、第一のハイサイド維持スイッチ素子Q1と第二の分離スイッチ素子QS2とがオンにされる。それにより、放電維持パルス伝達路J1−SC1と走査電極Yとの電位が電源部Esの電位Vsまで上昇する。
第二の分離スイッチ素子QS2がオフにされ、ハイサイドランプ波形発生部QR1がオンにされるので、放電維持パルス伝達路J1−SC1と走査電極Yとの電位が一定の速度で電源部Esの電位Vsから上昇し、第一の正電圧源Erの電位(初期化パルス電圧の上限)Vrに達する。すなわち初期化パルス電圧はハイサイド走査スイッチ素子SC1のオン期間中、上限Vrに達する。
ここで、図18ではハイサイド維持スイッチ素子Q1がオンにされなくても良い。
こうして、PDP20の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Vrまで比較的緩やかに上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
そのとき、第二の分離スイッチ素子QS2の両端電圧は、初期化パルス電圧の上限Vrと電源部Esの電位Vsとの間の差Vr−Vs程度に維持される。すなわち、第二の分離スイッチ素子QS2の耐圧は従来の分離スイッチ素子の耐圧(初期化パルス電圧の上限Vr程度)より十分に低い。従って、第二の分離スイッチ素子QS2では導通損失が低い。
ハイサイドランプ波形発生部QR1がオフにされ、初期化スイッチ素子Q6がオンにされるので、放電維持パルス伝達路J1−SC1と走査電極Yとの電位が第二の正電圧源Etの電位Vtまで降下する。
<モードV>
ハイサイド走査スイッチ素子SC1がオフにされ、ローサイド走査スイッチ素子SC2がオンにされる。すなわち、走査電極Yに対して電圧がローサイド走査スイッチ素子SC2を通して印加される。第二の正電圧源Etの出力電圧Vtは第一の定電圧源E1を通して走査電極Yに対して印加されるので、走査電極Yの電位が電源部Esの電位Vsまで降下する:Vs=Vt−V1。一方、放電維持パルス伝達路J1−SC1は第二の正電圧源Etの電位Vtに維持される。
こうして、PDP20の放電セルでは走査電極Yと維持電極Xとが同電位Vsに維持される。
モードIVが省略される場合、第二の正電圧源Et、第一の保護ダイオードDp、及び初期化スイッチ素子Q6は省略されても良い。そのとき、モードVではハイサイドランプ波形発生部QR1がオン状態に維持され、走査電極Yが初期化パルス電圧の上限Vrより第一の定電圧源E1の電圧V1だけ低い電位Vr−V1に維持される。
初期化スイッチ素子Q6がオフにされ、ローサイドランプ波形発生部QR2がオンにされるので、ローサイド初期化パルス伝達路QR2−SA2−SC2と走査電極Yとの電位が一定の速度で負電圧源Enの電位−Vnまで降下する。すなわち、初期化パルス電圧はローサイド走査スイッチ素子SC2のオン期間中、下限−Vnに達する。
放電維持パルス伝達路J1−SC1の電位はローサイド初期化パルス伝達路QR2−SA2−SC2の電位より第一の定電圧源E1の電圧V1だけ高い。従って、モードVIでは、放電維持パルス伝達路J1−SC1全体が接地電位より高い電位に維持される。すなわち、初期化パルス電圧は接地電位(放電維持パルス電圧の下限)にクランプされることなく、下限−Vnまで確実に達する。
こうして、PDP20の全ての放電セルに対して一様に、モードII〜Vでの印加電圧とは逆極性の電圧が印加される。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
特に、初期化パルス電圧の下限−Vnは接地電位より低い:−Vn<0。従って、PDP20の放電セルに対する印加電圧が十分に高められるので、壁電荷が十分に除去される。その他に、初期化期間での維持電極Xに対する印加電圧が低減されても良い。それにより、消費電力が削減される。
但し、第二の分離スイッチ素子QS2と第一のハイサイド維持スイッチ素子Q1との間の節点J7に第一の電力回収部4が接続されていない場合、放電維持期間中、第二の分離スイッチ素子QS2が第一のハイサイド維持スイッチ素子Q1と同期して、オンオフしても良い。
更に、放電維持期間中、第二の分離スイッチ素子QS2には、PDP20内でのガス放電に伴う電流が一方向にしか流れない。従って、第二の分離スイッチ素子QS2は導通損失が低い。
こうして、分離スイッチ素子数が削減されるので、本発明の実施形態6によるPDP駆動装置では分離スイッチ素子による導通損失が低い。それ故、従来の駆動装置より消費電力が低い。更に、分離スイッチ素子数の削減により小型化が容易である。その上、放電維持パルス伝達路上の回路素子と配線とによる寄生インダクタンスが低減するので、PDPに対する印加電圧に含まれるリンギングが減少する。その結果、本発明の実施形態6によるPDP駆動装置はプラズマディスプレイの更なる高画質化にも有利である。
本発明の実施形態7によるプラズマディスプレイは上記の実施形態1によるプラズマディスプレイ(図1参照)と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態1の説明及び図1を援用する。
本発明の実施形態7による維持電極駆動部(図示せず)は実施形態1による維持電極駆動部12(図2参照)と全く同様な構成を有する。従って、その構成の詳細については実施形態1の説明及び図2を援用する。
第一のハイサイド維持スイッチ素子Q1のアノードがハイサイド出力端子J11と第二の分離スイッチ素子QS2とを通し、ハイサイド走査スイッチ素子SC1のカソードに接続される。すなわち、放電維持パルス電圧の上限Vsは、ハイサイド出力端子J11から第二の分離スイッチ素子QS2を通ってハイサイド走査スイッチ素子SC1に至る経路(以下、ハイサイド放電維持パルス伝達路という)を通し、走査電極Yに対して印加される。
第一のローサイド維持スイッチ素子Q2のカソードがローサイド出力端子J12と第一の分離スイッチ素子QS1とを通し、ローサイド走査スイッチ素子SC2のアノードに接続される。すなわち、放電維持パルス電圧の下限(=接地電圧)は、ローサイド出力端子J12から第一の分離スイッチ素子QS1を通ってローサイド走査スイッチ素子SC2に至る経路(以下、ローサイド放電維持パルス伝達路という)を通し、走査電極Yに対して印加される。
初期化パルス発生部はその他に、実施形態6による初期化パルス発生部2E(図18参照)と同様な構成を有しても良い。その場合、第一のハイサイド維持スイッチ素子Q1と第二の分離スイッチ素子QS2とは図20に示されている極性とは逆の極性で接続されても良い。すなわち、第二の分離スイッチ素子QS2のアノードが電源部Esに接続され、カソードが第一のハイサイド維持スイッチ素子Q1のカソードに接続され、第一のハイサイド維持スイッチ素子Q1のアノードがハイサイド出力端子J11に接続されても良い。
特に、図3(B)に示されるように第一の電力回収部4が二つのインダクタL1、L2を含むとき、それらの他端41、42は同じ節点に接続されても、異なる節点に接続されても良い。
図20では、インダクタL1、L2の他端41、42が例えば、第一の放電維持パルス発生部3Eの二つの出力端子J11、J12のそれぞれに直結する配線;ハイサイド走査スイッチ素子SC1のカソードに直結する配線(例えば節点J2);第一の定電圧源E1の正極に直結する配線(例えば節点J3);又は、第一の定電圧源E1の負極に直結する配線(例えば節点J4);のいずれか一つに接続され、又はいずれか二つに別々に接続される。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。各モードごとに、走査電極駆動部11に含まれるスイッチ素子のオンオフ状態が切り換えられる。但し、初期化期間中、第二のバイパススイッチ素子QB2はオフ状態に維持される。
第一のローサイド維持スイッチ素子Q2、第一の分離スイッチ素子QS1、及びローサイド走査スイッチ素子SC2がオンにされるので、ローサイド放電維持パルス伝達路J12−QS1−SC2と走査電極Yとが接地電位に維持される。一方、ハイサイド放電維持パルス伝達路J11−QS2−SC1の電位は接地電位より第一の定電圧源E1の電圧V1以上の電位に維持される。
<モードII>
第一のローサイド維持スイッチ素子Q2、第一の分離スイッチ素子QS1、及びローサイド走査スイッチ素子SC2がオフにされ、第一のハイサイド維持スイッチ素子Q1、第二の分離スイッチ素子QS2、及びハイサイド走査スイッチ素子SC1がオンにされる。それにより、ハイサイド放電維持パルス伝達路J11−QS2−SC1が電源部Esの電位Vsに維持されるので、走査電極Yの電位が電源部Esの電位Vsまで上昇する。
一方、ローサイド放電維持パルス伝達路J12−QS1−SC2は電源部Esの電位Vsより第一の定電圧源E1の電圧V1だけ低い電位Vs−V1に維持される。
第二の分離スイッチ素子QS2がオフにされ、ハイサイドランプ波形発生部QR1がオンにされるので、ハイサイド初期化パルス伝達路QR1−SC1と走査電極Yとの電位が一定の速度で第二の定電圧源E2の電圧V2だけ上昇し、初期化パルス電圧の上限Vr=Vs+V2に達する。すなわち初期化パルス電圧はハイサイド走査スイッチ素子SC1のオン期間中、上限Vrに達する。
こうして、PDP20の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Vrまで比較的緩やかに上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
そのとき、第二の分離スイッチ素子QS2の両端電圧は第二の定電圧源E2の電圧V2=Vr−Vs程度に維持される。すなわち、第二の分離スイッチ素子QS2の耐圧は従来の分離スイッチ素子の耐圧(初期化パルス電圧の上限Vr程度)より十分に低い。従って、第二の分離スイッチ素子QS2では導通損失が低い。
一方、ローサイド放電維持パルス伝達路J12−QS1−SC2の電位は、初期化パルス電圧の上限Vrより第一の定電圧源E1の電圧V1だけ低い電位Vr−V1まで上昇する。
走査電極駆動部11では、ハイサイドランプ波形発生部QR1がオフにされ、第一の初期化スイッチ部Q5がオンにされる。それにより、ハイサイド初期化パルス伝達路QR1−SC1と走査電極Yとの電位が、電源部Esの電位Vsより第三の定電圧源E3の電圧V3だけ高い電位Vtまで降下する:Vt=Vs+V3<Vs+V2=Vr。ここで、第二の分離スイッチ素子QS2がオフ状態に維持されるので、ハイサイド出力端子J11は電源部Esの電位Vsに維持される。
一方、ローサイド放電維持パルス伝達路J12−QS1−SC2の電位は、ハイサイド初期化パルス伝達路QR1−SC1の電位Vt=Vs+V3=Vs+V1より第一の定電圧源E1の電圧V1だけ低い電位、すなわち電源部Esの電位Vsまで降下する。
維持電極駆動部12では、モードIIIの状態が維持されるので、維持電極Xは接地電位に維持される。
従って、PDP20の放電セルでは走査電極Yと維持電極Xとの間の電圧が降下するので、微弱な発光が止まる。
走査電極駆動部11では、ハイサイド走査スイッチ素子SC1がオフにされ、ローサイド走査スイッチ素子SC2がオンにされる。すなわち、走査電極Yに対して電圧がローサイド走査スイッチ素子SC2を通して印加される。特に、第一と第三との定電圧源E1、E3間で電圧が相殺される(V1=V3)ので、ローサイド放電維持パルス伝達路J12−QS1−SC2は電源部Esの電位Vsに維持される。従って、走査電極Yの電位が電源部Esの電位Vsまで降下する。
一方、ハイサイド初期化パルス伝達路QR1−SC1は、モードIVでの電位Vt=Vs+V3に維持される。しかし、第二の分離スイッチ素子QS2がオフ状態に維持されるので、ハイサイド出力端子J11は電源部Esの電位Vsに維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオフにされる(図2参照)ので、維持電極Xの電位が電源部Esの電位Vsまで上昇する。
こうして、走査電極Yと維持電極Xとが同電位Vsに維持される。
モードIVが省略される場合、第三の定電圧源E3と第一の初期化スイッチ部Q5との直列接続は省略されても良い。そのとき、モードVではハイサイドランプ波形発生部QR1がオン状態に維持され、走査電極Yが、初期化パルス電圧の上限Vrより第一の定電圧源E1の電圧V1だけ低い電位Vr−V1に維持される。
走査電極駆動部11では、第一のハイサイド維持スイッチ素子Q1と第一の初期化スイッチ部Q5とがオフにされ、ローサイドランプ波形発生部QR2がオンにされる。それにより、ローサイド初期化パルス伝達路QR2−SC2と走査電極Yとの電位が共に一定の速度で、負電圧源Enの電位(初期化パルス電圧の下限)−Vnまで降下する。すなわち、初期化パルス電圧はローサイド走査スイッチ素子SC2のオン期間中、下限−Vnに達する。
ローサイド放電維持パルス伝達路J12−QR1−SC2の一部は、ローサイド初期化パルス伝達路QR2−SC2と重複する。しかし、第一の分離スイッチ素子QS1がオフ状態に維持され、ローサイド出力端子J12からローサイド走査スイッチ素子SC2へ向かう電流を遮断する。従って、第一の分離スイッチ素子QS1のアノード側ではローサイド初期化パルス伝達路QR2−SC2の電位が負電位−Vnまで確実に降下し得る。すなわち、初期化パルス電圧は接地電位、すなわち放電維持パルス電圧の下限にクランプされることなく、下限−Vnまで確実に達する。
こうして、PDP20の全ての放電セルに対して一様に、モードII〜Vでの印加電圧とは逆極性の電圧が印加される。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
特に、初期化パルス電圧の下限−Vnは接地電位より低い:−Vn<0。従って、PDP20の放電セルに対する印加電圧が十分に高められるので、壁電荷が十分に除去される。その他に、初期化期間での維持電極Xに対する印加電圧が低減されても良い。それにより、消費電力が削減される。
その他に、第一の定電圧源E1の電圧V1が第三の定電圧源E3の電圧V3より高くても良い:V1>V3。そのとき、モードVとモードVIの開始時点とでは、走査電極Yの電位が電源部Esの電位Vsより二つの定電圧源E1、E3間の電圧の差V1−V3だけ低い:Vs−(V1−V3)。それにより、モードVIの時間が短縮されるので、初期化時間全体が短縮される。
放電維持期間では特に、各分離スイッチ素子QS1、QS2にはPDP20内でのガス放電に伴う電流が一方向にしか流れないので、二つの分離スイッチ素子QS1、QS2はいずれも導通損失が低い。
その他に、第一の電力回収部4がローサイド出力端子J12に直結していない場合、第一の分離スイッチ素子QS1が第一のローサイド維持スイッチ素子Q2と同期してオンオフしても良い。
同様に、第一の電力回収部4がハイサイド出力端子J11に直結していない場合、第二の分離スイッチ素子QS2が第一のハイサイド維持スイッチ素子Q1と同期してオンオフしても良い。
二つの走査スイッチ素子SC1、SC2のオンオフ状態が逆であっても良い。そのとき、走査電極Yから第一の放電維持パルス発生部3Eのローサイド出力端子J12に向かう電流は、ローサイド走査スイッチ素子SC2だけでなく、ハイサイド走査スイッチ素子SC1のボディダイオードをも通り得る。
いずれの場合でも、走査スイッチ素子SC1、SC2の直列接続1Sでは電流量の増大によるラッチアップの発生が効果的に抑えられる。
但し、二つの維持スイッチ素子Q1、Q2が共にオフ状態に維持される期間(デッドタイム)では、二つの走査スイッチ素子SC1、SC2のいずれか一方がオン状態に維持される。その走査スイッチ素子を通し、第一の電力回収部4に含まれるインダクタ(図3参照)とPDP20のパネル容量Cpとの共振に伴う電流が流れる。
本発明の実施形態8によるプラズマディスプレイは上記の実施形態1によるプラズマディスプレイ(図1参照)と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態1の説明及び図1を援用する。
本発明の実施形態8による維持電極駆動部(図示せず)は実施形態1による維持電極駆動部12(図2参照)と全く同様な構成を有する。従って、その構成の詳細については実施形態1の説明及び図2を援用する。
しかし、実施形態8による走査電極駆動部11は実施形態7による走査電極駆動部11とは異なり、第一の分離スイッチ素子QS1を含まない。
更に、初期化パルス発生部2Eが実施形態6による初期化パルス発生部2E(図18参照)と同様な構成を持つ。但し、第一の保護ダイオードDpには第二の正電圧源Etに代え、電源部Es(又は電源部Esと同電位Vsの正電圧源)が接続される。
その上、第一の放電維持パルス発生部3Eの二つの出力端子J11、J12と二つの走査スイッチ素子SC1、SC2の直列接続1Sとの間の接続の極性が実施形態7による走査電極駆動部11での極性(図20参照)とは次のように逆である。
ローサイド出力端子J12はハイサイド走査スイッチ素子SC1のカソードに直結する。すなわち、放電維持パルス電圧の下限(=接地電圧)は、ローサイド出力端子J12からハイサイド走査スイッチ素子SC1に至る経路(以下、ローサイド放電維持パルス伝達路という)を通し、走査電極Yに対して印加される。
ハイサイド放電維持パルス伝達路J11−QS2−SC2の電位はローサイド放電維持パルス伝達路J12−SC1の電位より、第一の定電圧源E1の電圧V1だけ低く維持される。
特に、図3(B)に示されるように第一の電力回収部4が二つのインダクタL1、L2を含むとき、それらの他端41、42は同じ節点に接続されても、異なる節点に接続されても良い。
図22では、インダクタL1、L2の他端41、42が例えば、第一の放電維持パルス発生部3Eの二つの出力端子J11、J12のそれぞれに直結する配線;第一の定電圧源E1の正極に直結する配線(例えば節点J2);又は、第一の定電圧源E1の負極に直結する配線(例えば節点J4);のいずれか一つに接続され、又はいずれか二つに別々に接続される。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。各モードごとに、走査電極駆動部11に含まれるスイッチ素子のオンオフ状態が切り換えられる。但し、初期化期間中、第二のバイパススイッチ素子QB2とローサイド補助スイッチ素子SA2とはオフ状態に維持され、ハイサイド補助スイッチ素子SA1はオン状態に維持される。
第一のローサイド維持スイッチ素子Q2とハイサイド走査スイッチ素子SC1とがオンにされる。それにより、ローサイド放電維持パルス伝達路J12−SC1と走査電極Yとが接地電位に維持される。一方、ハイサイド放電維持パルス伝達路J11−QS2−SC2の電位は接地電位より第一の定電圧源E1の電圧V1以下の電位に維持される。
<モードII>
第一のローサイド維持スイッチ素子Q2がオフにされ、初期化スイッチ素子Q6がオンにされる。それにより、ローサイド放電維持パルス伝達路J12−SC1と走査電極Yとの電位が電源部Esの電位Vsまで上昇する。
一方、ハイサイド放電維持パルス伝達路J11−QS2−SC2は電源部Esの電位Vsより第一の定電圧源E1の電圧V1だけ低い電位Vs−V1まで上昇する。
初期化スイッチ素子Q6がオフにされ、ハイサイドランプ波形発生部QR1がオンにされる。それにより、ハイサイド初期化パルス伝達路QR1−SC1、すなわちローサイド放電維持パルス伝達路J12−SC1と走査電極Yとの電位が一定の速度で上昇し、初期化パルス電圧の上限Vrに達する。すなわち、初期化パルス電圧はハイサイド走査スイッチ素子SC1のオン期間中、上限Vrに達する。
こうして、PDP20の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Vrまで比較的緩やかに上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
そのとき、第二の分離スイッチ素子QS2の両端電圧は、初期化パルス電圧の上限Vrより第一の定電圧源E1の電圧V1だけ低い電位Vr−V1と電源部Esの電位Vsとの差Vr−V1−Vs程度に維持される。すなわち、第二の分離スイッチ素子QS2の耐圧は従来の分離スイッチ素子の耐圧(初期化パルス電圧の上限Vr程度)より十分に低い。従って、第二の分離スイッチ素子QS2では導通損失が低い。
走査電極駆動部11では、ハイサイドランプ波形発生部QR1とハイサイド走査スイッチ素子SC1とがオフにされ、第一のハイサイド維持スイッチ素子Q1、第二の分離スイッチ素子QS2、及びローサイド走査スイッチ素子SC2がオンにされる。それにより、ハイサイド放電維持パルス伝達路J11−QS2−SC2が電源部Esの電位Vsに維持されるので、走査電極Yの電位が電源部Esの電位Vsまで降下する。
ローサイド放電維持パルス伝達路J12−SC1は、ハイサイド放電維持パルス伝達路J11−QS2−SC2の電位Vsより第一の定電圧源E1の電圧V1だけ高い電位に維持される。
維持電極駆動部12では、モードIIIの状態が維持されるので、維持電極Xは接地電位に維持される。
従って、PDP20の放電セルでは走査電極Yと維持電極Xとの間の電圧が降下するので、微弱な発光が止まる。
走査電極駆動部11では、モードIVの状態が維持されるので、走査電極Yが電源部Esの電位Vsに維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオフにされる(図2参照)ので、維持電極Xの電位が電源部Esの電位Vsまで上昇する。
こうして、走査電極Yと維持電極Xとが同電位Vsに維持される。
走査電極駆動部11では、第一のハイサイド維持スイッチ素子Q1と第二の分離スイッチ素子QS2とがオフにされ、ローサイドランプ波形発生部QR2がオンにされる。それにより、ローサイド初期化パルス伝達路QR2−SC2と走査電極Yとの電位が共に一定の速度で、負電圧源Enの電位(初期化パルス電圧の下限)−Vnまで降下する。すなわち、初期化パルス電圧はローサイド走査スイッチ素子SC2のオン期間中、下限−Vnに達する。
ローサイド放電維持パルス伝達路J12−SC1の電位はローサイド初期化パルス伝達路QR2−SC2の電位より第一の定電圧源E1の電圧V1だけ高く、特に接地電位より高い。従って、ローサイド放電維持パルス伝達路J12−SC1からローサイド出力端子J12に流れる電流を遮断するための分離スイッチ素子が設置されなくても、ローサイド初期化パルス伝達路QR2−SC2の電位が負電位−Vnまで確実に降下し得る。すなわち、初期化パルス電圧は接地電位、すなわち放電維持パルス電圧の下限にクランプされることなく、下限−Vnまで確実に達する。こうして、分離スイッチ素子数が削減される。
こうして、PDP20の全ての放電セルに対して一様に、モードII〜Vでの印加電圧とは逆極性の電圧が印加される。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
特に、初期化パルス電圧の下限−Vnは接地電位より低い:−Vn<0。従って、PDP20の放電セルに対する印加電圧が十分に高められるので、壁電荷が十分に除去される。その他に、初期化期間での維持電極Xに対する印加電圧が低減されても良い。それにより、消費電力が削減される。
放電維持期間では特に、第二の分離スイッチ素子QS2にはPDP20内でのガス放電に伴う電流が一方向にしか流れないので、第二の分離スイッチ素子QS2は導通損失が低い。
その他に、第一の電力回収部4がハイサイド出力端子J11に直結していない場合、第二の分離スイッチ素子QS2が第一のハイサイド維持スイッチ素子Q1と同期してオンオフしても良い。
二つの走査スイッチ素子SC1、SC2のオンオフ状態が逆であっても良い。そのとき、第一の放電維持パルス発生部3Eのハイサイド出力端子J11から走査電極Yに向かう電流は、ハイサイド走査スイッチ素子SC1だけでなく、ローサイド走査スイッチ素子SC2のボディダイオードをも通り得る。
いずれの場合でも、走査スイッチ素子SC1、SC2の直列接続1Sでは電流量の増大によるラッチアップの発生が効果的に抑えられる。
但し、二つの維持スイッチ素子Q1、Q2が共にオフ状態に維持される期間(デッドタイム)では、二つの走査スイッチ素子SC1、SC2のいずれか一方がオン状態に維持される。その走査スイッチ素子を通し、第一の電力回収部4に含まれるインダクタ(図3参照)とPDP20のパネル容量Cpとの共振に伴う電流が流れる。
こうして、分離スイッチ素子数が削減されるので、本発明の実施形態8によるPDP駆動装置では分離スイッチ素子による導通損失が低い。それ故、従来の駆動装置より消費電力が低い。更に、分離スイッチ素子数の削減により小型化が容易である。その上、放電維持パルス伝達路上の回路素子と配線とによる寄生インダクタンスが低減するので、PDPに対する印加電圧に含まれるリンギングが減少する。その結果、本発明の実施形態8によるPDP駆動装置はプラズマディスプレイの更なる高画質化にも有利である。
SC1 ハイサイド走査スイッチ素子
SC2 ローサイド走査スイッチ素子
SA1 ハイサイド補助スイッチ素子
SA2 ローサイド補助スイッチ素子
V1 第一の定電圧源
QB1 バイパススイッチ素子
2A 初期化パルス発生部
QR1 ハイサイドランプ波形発生部
QR2 ローサイドランプ波形発生部
Q5 初期化スイッチ部
Vt 正電圧源
V2 第二の定電圧源
3A 第一の放電維持パルス発生部
Q1 第一のハイサイド維持スイッチ素子
Q2 第一のローサイド維持スイッチ素子
4 第一の電力回収部
Q3 第一のハイサイド回収スイッチ素子
Q4 第一のローサイド回収スイッチ素子
L 第一のインダクタ
C 第一の回収コンデンサ
D1 第一のハイサイドダイオード
D2 第一のローサイドダイオード
3X 第二の放電維持パルス発生部
Q1X 第二のハイサイド維持スイッチ素子
Q2X 第二のローサイド維持スイッチ素子
4X 第二の電力回収部
LX 第二のインダクタ
CX 第二の回収コンデンサ
D1X 第二のハイサイドダイオード
D2X 第二のローサイドダイオード
Es 電源部
Vs 電源部Esから印加される直流電圧
20 PDP
X PDP20の維持電極
Y PDP20の走査電極
Cp PDP20のパネル容量
Claims (10)
- プラズマディスプレイパネル(PDP)の走査電極に対し、初期化期間では電位が所定の速度で上昇するランプ波形である上昇ランプ波形と電位が所定の速度で降下するランプ波形である降下ランプ波形とを有する初期化パルス電圧を印加し、アドレス期間では走査パルス電圧の上限の電位から所定電位に降下し所定時間後に前記上限の電位まで上昇する波形の走査パルス電圧を印加し、放電維持期間では放電維持パルス電圧を印加するPDP駆動装置において、
直列に接続される二つのスイッチ素子であり、その接続点が前記走査電極に接続されるハイサイド走査スイッチ素子とローサイド走査スイッチ素子、を含み、前記走査電極に対し、前記ハイサイド走査スイッチ素子を介して前記走査パルス電圧の上限の電位を印加し、前記ローサイド走査スイッチ素子を介して前記所定電位を印加し、その後、前記ハイサイド走査スイッチ素子を介して前記走査パルス電圧の上限の電位を印加することにより走査パルス電圧を印加する、走査パルス発生部;
前記ローサイド走査スイッチ素子に接続されかつ前記ローサイド走査スイッチ素子を介して前記走査電極に対して放電維持パルス電圧を印加する、放電維持パルス発生部;及び、
前記ハイサイド走査スイッチ素子に接続されかつ前記ハイサイド走査スイッチ素子を介して前記走査電極に対して前記上昇ランプ波形を印加するハイサイドランプ波形発生部と、前記ローサイド走査スイッチ素子に接続されかつ前記ローサイド走査スイッチ素子を介して前記走査電極に対して前記降下ランプ波形を印加するローサイドランプ波形発生部とを含む、初期化パルス発生部;
を有し、前記ローサイドランプ波形発生部は、前記放電維持パルス発生部から前記ローサイド走査スイッチ素子までの経路である放電維持パルス伝達路に接続され、前記ハイサイドランプ波形発生部から前記ハイサイド走査スイッチ素子までの経路であるハイサイド初期化パルス伝達路と前記放電維持パルス伝達路との間に定電圧源を設け、
前記定電圧源は、前記走査パルス電圧の上限の電位と前記所定電位との差の電圧を供給して前記走査パルス電圧を前記走査電極に印加するための電圧を供給し、かつ、前記上昇ランプ波形を生成する際には用いられず、前記走査パルス電圧の上限の電位を生成する際に前記放電維持パルス伝達路は前記所定電位に維持される
PDP駆動装置。 - 前記放電維持パルス電圧の上限と下限とが、前記放電維持パルス伝達路を通し、前記走査パルス発生部に対して印加される、
請求項1記載のPDP駆動装置。 - 外部電源に接続されて前記放電維持パルス電圧の上限に等しい電圧を印加されるハイサイド維持スイッチ素子と、
外部電源又は接地導体に接続されて前記放電維持パルス電圧の下限に等しい電圧を印加されるローサイド維持スイッチ素子と、
を前記放電維持パルス発生部が含み;
前記ハイサイド維持スイッチ素子と前記ローサイド維持スイッチ素子とが直列に接続され、その接続点が前記放電維持パルス伝達路を通して前記ローサイド走査スイッチ素子に接続される;
請求項2記載のPDP駆動装置。 - 前記初期化パルス電圧の下限が前記放電維持パルス電圧の下限より低いとき、前記初期化パルス電圧が前記放電維持パルス電圧の下限を下回る期間中、前記放電維持パルス発生部から前記放電維持パルス伝達路を通って前記ローサイド走査スイッチ素子へ向かう電流を遮断する第一の分離スイッチ素子、
を更に有する、請求項2記載のPDP駆動装置。 - 前記定電圧源の負極は前記ローサイド走査スイッチ素子に接続され、前記定電圧源の正極は前記ハイサイド走査スイッチ素子に接続され、
前記初期化パルス電圧の上限と前記定電圧源の電圧との差が前記放電維持パルス電圧の上限より高いとき、前記初期化パルス電圧が前記定電圧源の電圧と前記放電維持パルス電圧の上限との和を超える期間中、前記定電圧源の負極から前記放電維持パルス伝達路を通って前記放電維持パルス発生部へ向かう電流を遮断する第二の分離スイッチ素子;
を更に有する、請求項2記載のPDP駆動装置。 - プラズマディスプレイパネル(PDP)の走査電極に対し、初期化期間では電位が所定の速度で上昇するランプ波形である上昇ランプ波形と電位が所定の速度で降下するランプ波形である降下ランプ波形とを有する初期化パルス電圧を印加し、アドレス期間では走査パルス電圧の上限の電位から所定電位に降下し所定時間後に前記上限の電位まで上昇する波形の走査パルス電圧を印加し、放電維持期間では放電維持パルス電圧を印加するPDP駆動装置において、
直列に接続される二つのスイッチ素子であり、その接続点が前記走査電極に接続されるハイサイド走査スイッチ素子とローサイド走査スイッチ素子、を含み、前記走査電極に対し、前記ハイサイド走査スイッチ素子を介して前記走査パルス電圧の上限の電位を印加し、前記ローサイド走査スイッチ素子を介して前記所定電位を印加し、その後、前記ハイサイド走査スイッチ素子を介して前記走査パルス電圧の上限の電位を印加することにより走査パルス電圧を印加する、走査パルス発生部;
前記ハイサイド走査スイッチ素子に接続されかつ前記ハイサイド走査スイッチ素子を介して前記走査電極に対して放電維持パルス電圧を印加する、放電維持パルス発生部;及び、
前記ハイサイド走査スイッチ素子に接続されかつ前記ハイサイド走査スイッチ素子を介して前記走査電極に対して前記上昇ランプ波形を印加するハイサイドランプ波形発生部と、前記ローサイド走査スイッチ素子に接続されかつ前記ローサイド走査スイッチ素子を介して前記走査電極に対して前記降下ランプ波形を印加するローサイドランプ波形発生部とを含む、初期化パルス発生部;
を有し、前記ハイサイドランプ波形発生部は、前記放電維持パルス発生部から前記ハイサイド走査スイッチ素子までの経路である放電維持パルス伝達路に接続され、前記ローサイドランプ波形発生部から前記ローサイド走査スイッチ素子までの経路であるローサイド初期化パルス伝達路と前記放電維持パルス伝達路との間に定電圧源を設け、
前記定電圧源は、前記走査パルス電圧の上限の電位と前記所定電位との差の電圧を供給して前記走査パルス電圧を前記走査電極に印加するための電圧を供給し、かつ、前記降下ランプ波形を生成する際には用いられず、前記走査パルス電圧の上限の電位を生成する際に前記放電維持パルス伝達路は前記走査パルス電圧の上限の電位に維持される
PDP駆動装置。 - 前記放電維持パルス電圧の上限と下限とが、前記放電維持パルス発生部と前記ハイサイド走査スイッチ素子との間を接続する共通の放電維持パルス伝達路を通し、前記走査パルス発生部に対して印加される、
請求項6記載のPDP駆動装置。 - 外部電源に接続されて前記放電維持パルス電圧の上限に等しい電圧を印加されるハイサイド維持スイッチ素子と、
外部電源又は接地導体に接続されて前記放電維持パルス電圧の下限に等しい電圧を印加されるローサイド維持スイッチ素子と、
を前記放電維持パルス発生部が含み;
前記ハイサイド維持スイッチ素子と前記ローサイド維持スイッチ素子とが直列に接続され、その接続点が前記放電維持パルス伝達路を通して前記ハイサイド走査スイッチ素子に接続される;
請求項7記載のPDP駆動装置。 - 前記初期化パルス電圧が前記放電維持パルス電圧の上限を超える期間中、前記ハイサイド走査スイッチ素子から前記放電維持パルス伝達路を通って前記放電維持パルス発生部へ向かう電流を遮断する第二の分離スイッチ素子、
を更に有する、請求項7記載のPDP駆動装置。 - 前記定電圧源の正極は前記ハイサイド走査スイッチ素子に接続され、前記定電圧源の負極は前記ローサイド走査スイッチ素子に接続され、
前記初期化パルス電圧の下限が前記放電維持パルス電圧の下限より低いとき、
前記定電圧源は、前記正極と前記負極との間の電圧を低くとも、前記放電維持パルス電圧の下限と前記初期化パルス電圧の下限との差に等しく維持する
請求項7記載のPDP駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005089904A JP5110773B2 (ja) | 2004-04-15 | 2005-03-25 | プラズマディスプレイパネル駆動装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004119992 | 2004-04-15 | ||
JP2004119992 | 2004-04-15 | ||
JP2004374528 | 2004-12-24 | ||
JP2004374528 | 2004-12-24 | ||
JP2005089904A JP5110773B2 (ja) | 2004-04-15 | 2005-03-25 | プラズマディスプレイパネル駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006201735A JP2006201735A (ja) | 2006-08-03 |
JP5110773B2 true JP5110773B2 (ja) | 2012-12-26 |
Family
ID=36959746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005089904A Expired - Fee Related JP5110773B2 (ja) | 2004-04-15 | 2005-03-25 | プラズマディスプレイパネル駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5110773B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200733043A (en) | 2006-02-06 | 2007-09-01 | Matsushita Electric Ind Co Ltd | Plasma display apparatus and driving method of plasma display panel |
WO2008026436A1 (fr) * | 2006-08-31 | 2008-03-06 | Panasonic Corporation | Dispositif d'affichage à plasma et procédé de commande d'un panneau d'affichage à plasma |
JPWO2008029483A1 (ja) * | 2006-09-04 | 2010-01-21 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
CN101536069B (zh) * | 2006-12-28 | 2011-01-19 | 松下电器产业株式会社 | 等离子显示装置以及等离子显示面板的驱动方法 |
EP2048646A4 (en) | 2007-08-06 | 2010-07-28 | Panasonic Corp | PLASMA DISPLAY DEVICE |
JPWO2009157181A1 (ja) * | 2008-06-26 | 2011-12-08 | パナソニック株式会社 | プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置 |
WO2010032317A1 (ja) * | 2008-09-19 | 2010-03-25 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001228821A (ja) * | 2000-02-16 | 2001-08-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置およびその駆動方法 |
JP4269133B2 (ja) * | 2001-06-29 | 2009-05-27 | 株式会社日立プラズマパテントライセンシング | Ac型pdpの駆動装置および表示装置 |
KR100428625B1 (ko) * | 2001-08-06 | 2004-04-27 | 삼성에스디아이 주식회사 | 교류 플라즈마 디스플레이 패널의 스캔 전극 구동 장치 및그 구동 방법 |
KR100458581B1 (ko) * | 2002-07-26 | 2004-12-03 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 그 방법 |
JP4434642B2 (ja) * | 2002-10-24 | 2010-03-17 | パナソニック株式会社 | 表示パネルの駆動装置 |
-
2005
- 2005-03-25 JP JP2005089904A patent/JP5110773B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006201735A (ja) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101123493B1 (ko) | 플라즈마 디스플레이 패널 구동장치 및 플라즈마디스플레이 | |
US7852289B2 (en) | Plasma display panel driving circuit and plasma display apparatus | |
US20070115219A1 (en) | Apparatus for driving plasma display panel and plasma display | |
KR101179011B1 (ko) | 플라즈마 디스플레이 패널 구동 회로 및 플라즈마디스플레이 장치 | |
JP5110773B2 (ja) | プラズマディスプレイパネル駆動装置 | |
KR20070029635A (ko) | 플라즈마 디스플레이 패널 구동장치 및 플라즈마디스플레이 | |
US20050231440A1 (en) | Plasma display panel driver and plasma display | |
US20090237000A1 (en) | Pdp driving apparatus and plasma display | |
US20070188416A1 (en) | Apparatus for driving plasma display panel and plasma display | |
JP4338766B2 (ja) | プラズマディスプレイパネル駆動回路 | |
KR100390887B1 (ko) | 교류형 플라즈마 디스플레이 패널의 구동회로 | |
JP4955956B2 (ja) | 駆動回路および表示装置 | |
US20090179829A1 (en) | Plasma display panel driving circuit and plasma display apparatus | |
JP2007057737A (ja) | プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置 | |
US20070188415A1 (en) | Apparatus for driving plasma display panel and plasma display | |
JP2005196131A (ja) | 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ | |
JP4199216B2 (ja) | 装置 | |
US20050190125A1 (en) | Capacitive load driver and plasma display | |
JP2005221656A (ja) | 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ | |
JP2006010750A (ja) | 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ | |
JPWO2007088804A1 (ja) | プラズマディスプレイ駆動装置並びにプラズマディスプレイ | |
JP2007286083A (ja) | プラズマディスプレイ駆動装置及びプラズマディスプレイ | |
JP2006349721A (ja) | プラズマディスプレイパネル駆動装置及びプラズマディスプレイ | |
JP2008197426A (ja) | プラズマディスプレイ装置およびプラズマディスプレイ装置用駆動回路 | |
EP2048646A1 (en) | Plasma display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |