JPS639222A - トランスフアゲ−ト回路 - Google Patents
トランスフアゲ−ト回路Info
- Publication number
- JPS639222A JPS639222A JP61151592A JP15159286A JPS639222A JP S639222 A JPS639222 A JP S639222A JP 61151592 A JP61151592 A JP 61151592A JP 15159286 A JP15159286 A JP 15159286A JP S639222 A JPS639222 A JP S639222A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transfer gate
- gate circuit
- level
- mos transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 description 8
- 239000000969 carrier Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ＭＯＳトランジスタを用いて構成されるトラ
ンスファゲート回路に関する。
ンスファゲート回路に関する。
（従来の技術）□
近年、半導体集積回路の大規模化、素子の微細化は目覚
ましいものがある。ＭＯ８集積回路では、素子の微細化
による問題が多いが、中でもホットキャリア゛によるＭ
ｏ８ ｔ−ランジスタの特性劣化は大きい問題となって
いる。特にトランス７７ゲート回路は、ホットキャリア
による特性劣化に非常に敏感である。その理由は次の通
りである。
ましいものがある。ＭＯ８集積回路では、素子の微細化
による問題が多いが、中でもホットキャリア゛によるＭ
ｏ８ ｔ−ランジスタの特性劣化は大きい問題となって
いる。特にトランス７７ゲート回路は、ホットキャリア
による特性劣化に非常に敏感である。その理由は次の通
りである。
ＭＯＳトランジスタのインパクト・アイオニゼージョン
は高電界が形成されるドレイン領域側で生じ、これによ
り生成されたホットキャリアはトレイン領□域よりのゲ
ート絶縁膜中に注入される。ｎチャネルＭＯＳトランジ
スタであれば、電子がドレイン領域側のゲート絶縁膜中
に注入されてトラップされることになる。この結果、Ｍ
ＯＳトランジスタのしきい値低下や相互コンダクタンス
の低下が生じる。ところがトランスファゲート回路は、
Ｍｏ８ ｔ−ランジスタを双方向的に使うものである。
は高電界が形成されるドレイン領域側で生じ、これによ
り生成されたホットキャリアはトレイン領□域よりのゲ
ート絶縁膜中に注入される。ｎチャネルＭＯＳトランジ
スタであれば、電子がドレイン領域側のゲート絶縁膜中
に注入されてトラップされることになる。この結果、Ｍ
ＯＳトランジスタのしきい値低下や相互コンダクタンス
の低下が生じる。ところがトランスファゲート回路は、
Ｍｏ８ ｔ−ランジスタを双方向的に使うものである。
即ちソース、ドレイン領域を固定して考えると、トラン
スファゲートは、あるタイミングではドレイン領域から
ソース領域へ、また別のタイミングではソース領域から
ドレイン領域へ電流が流れる。
スファゲートは、あるタイミングではドレイン領域から
ソース領域へ、また別のタイミングではソース領域から
ドレイン領域へ電流が流れる。
いまＭｏ８ ｔ−ランジスタの劣化前の静特性を第５図
のＡとし、ドレイン領域側のゲート絶縁膜中にホットキ
ャリアが注入された後に本来のドレインをドレインとし
て動作させるモードでの特性がＢであるとすると、逆に
ソースをドレインとして動作させるモードでは特性はＣ
のようになる。これは、Ｍｏ８ｔ−ランジスタの５極管
動作領域では、ドレイン領域がら空乏層が伸びているた
め、トレイン領域近傍のチャネル領域上のゲート絶縁膜
特性は静特性にそれほど影響しないのに対し、ソース領
域側のチャネル領域の特性がＭｏ３ トランジスタの静
特性を決定づけるために、劣化したＭＯＳトランジスタ
をソース、ドレイン領域を逆転して用いると、大きい影
響が現れるためである。
のＡとし、ドレイン領域側のゲート絶縁膜中にホットキ
ャリアが注入された後に本来のドレインをドレインとし
て動作させるモードでの特性がＢであるとすると、逆に
ソースをドレインとして動作させるモードでは特性はＣ
のようになる。これは、Ｍｏ８ｔ−ランジスタの５極管
動作領域では、ドレイン領域がら空乏層が伸びているた
め、トレイン領域近傍のチャネル領域上のゲート絶縁膜
特性は静特性にそれほど影響しないのに対し、ソース領
域側のチャネル領域の特性がＭｏ３ トランジスタの静
特性を決定づけるために、劣化したＭＯＳトランジスタ
をソース、ドレイン領域を逆転して用いると、大きい影
響が現れるためである。
（発明が解決しようとする問題点）
以上のようにＭｏ８ ｔ−ランジスタを双方向的に使う
従来のトランスファゲート回路では、ホットキャリアに
よる特性劣化の影響を非常に大きく受けるという問題が
あった。
従来のトランスファゲート回路では、ホットキャリアに
よる特性劣化の影響を非常に大きく受けるという問題が
あった。
本発明はこのような問題を解決したトランスファゲート
回路を提供することを目的とする。
回路を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明にかかるトランスファゲート回路は、クロック信
号により制御される併設された二つのＭＯＳトランジス
タを有し、これらのＭｏ８ ｔ−ランジスタの少なくと
も一方の電流方向を特定する副面ゲートを有することを
特徴とする。
号により制御される併設された二つのＭＯＳトランジス
タを有し、これらのＭｏ８ ｔ−ランジスタの少なくと
も一方の電流方向を特定する副面ゲートを有することを
特徴とする。
（作用）
上記のような構成とすれば、電流方向が特定されたＭＯ
Ｓトランジスタは、ドレインは常にトレインとして、ソ
ースは常にソースとして用いられる。このため、ホット
キャリア効果による特性劣化の影響を大きく受けること
がない、優れたトランスフアゲ−１〜回路が得られる。
Ｓトランジスタは、ドレインは常にトレインとして、ソ
ースは常にソースとして用いられる。このため、ホット
キャリア効果による特性劣化の影響を大きく受けること
がない、優れたトランスフアゲ−１〜回路が得られる。
（実施例）
以下、本発明の詳細な説明する。
第１図は一実施例のトランスファゲート回路の等価回路
である。データ入出力端子である第１の端子Ｎｌと第２
の端子Ｎ２の間に、二つのｎチャネルＭＯＳトランジス
タ１１．１２が併設されている。ノアゲート１３．１４
は、ＭＯＳトランジスタ１１．１２をそのｉｉｌ流方向
を特定するために制御する制御ゲートを構成している。
である。データ入出力端子である第１の端子Ｎｌと第２
の端子Ｎ２の間に、二つのｎチャネルＭＯＳトランジス
タ１１．１２が併設されている。ノアゲート１３．１４
は、ＭＯＳトランジスタ１１．１２をそのｉｉｌ流方向
を特定するために制御する制御ゲートを構成している。
第１の端子Ｎ１が゛Ｈ゛ルベル、第２の端子Ｎ２がＬ
ＩＩレベルであり、クロック信号φがＬ ＩＩレベルの
時、ノアゲート１３の出力はＬ゛レベル、ノアゲート１
４の出力は“Ｈ１ルベルである。このときＭＯＳトラン
ジスタ１１がオフ、ＭＯＳトランジスタ１２がオンであ
り、第１の端子Ｎ１から第２の端子Ｎ２へＭＯＳトラン
ジスタ１２を通って電流が流れる。逆に第１の端子Ｎ１
が″゛Ｌ″Ｌ″レベルの端子Ｎ２が゛Ｈ″レベルであれ
ば、ＭＯＳトランジスタ１１がオン、ＭＯＳトランジス
タ１２がオフとなり、第２の端子Ｎ２から第１の端子Ｎ
１にＭｏ８ ｌ−ランジスタ１１を通って電流が流れる
。
ＩＩレベルであり、クロック信号φがＬ ＩＩレベルの
時、ノアゲート１３の出力はＬ゛レベル、ノアゲート１
４の出力は“Ｈ１ルベルである。このときＭＯＳトラン
ジスタ１１がオフ、ＭＯＳトランジスタ１２がオンであ
り、第１の端子Ｎ１から第２の端子Ｎ２へＭＯＳトラン
ジスタ１２を通って電流が流れる。逆に第１の端子Ｎ１
が″゛Ｌ″Ｌ″レベルの端子Ｎ２が゛Ｈ″レベルであれ
ば、ＭＯＳトランジスタ１１がオン、ＭＯＳトランジス
タ１２がオフとなり、第２の端子Ｎ２から第１の端子Ｎ
１にＭｏ８ ｌ−ランジスタ１１を通って電流が流れる
。
このようにこのトランスファゲート回路では、電流の方
向に応じて二つのＭＯＳトランジスタ１１．１２のオン
、オフが一義的に制御されている。換言すれば、Ｍｏ８
）−ランジスタ１１，１２のそれぞれの電流方向は常に
一定である。従ってこれらのＭＯＳトランジスタでは、
従来のトランスファゲートにおけるようにソースとドレ
インが逆転して動作することはなく、ホットキャリア効
果による劣化の影響を受けにくくなっている。
向に応じて二つのＭＯＳトランジスタ１１．１２のオン
、オフが一義的に制御されている。換言すれば、Ｍｏ８
）−ランジスタ１１，１２のそれぞれの電流方向は常に
一定である。従ってこれらのＭＯＳトランジスタでは、
従来のトランスファゲートにおけるようにソースとドレ
インが逆転して動作することはなく、ホットキャリア効
果による劣化の影響を受けにくくなっている。
第２図は他の実施例のトランスファゲート回路である。
この実施例では０ＭＯ３構造を利用している。即ちトラ
ンスファゲートの要部をなす二つのＭＯＳトランジスタ
２１．２２は、前者がｎチャネル、後者がｎチャネルで
ある。これらＭＯＳトランジスタ２１．２２のソース、
トレインの一方は共通に第２の端子Ｎ２に接続され、ゲ
ートはそれぞれクロックφ、φにより制御される。また
各ＭＯＳトランジスタ２１．２２のソース、ドレインの
他方はそれぞれ同じ導電チャネルのＭＯＳトランジスタ
２３．２４を介して第１の端子Ｎ１に接続されている。
ンスファゲートの要部をなす二つのＭＯＳトランジスタ
２１．２２は、前者がｎチャネル、後者がｎチャネルで
ある。これらＭＯＳトランジスタ２１．２２のソース、
トレインの一方は共通に第２の端子Ｎ２に接続され、ゲ
ートはそれぞれクロックφ、φにより制御される。また
各ＭＯＳトランジスタ２１．２２のソース、ドレインの
他方はそれぞれ同じ導電チャネルのＭＯＳトランジスタ
２３．２４を介して第１の端子Ｎ１に接続されている。
これらＭＯＳトランジスタ２３．２４は電流路を特定す
る制御ゲートであり、それらのゲートも第１の端子Ｎｌ
に接続されている。
る制御ゲートであり、それらのゲートも第１の端子Ｎｌ
に接続されている。
第１の端子Ｎ１が“Ｈ″レベル第２の端子Ｎ２が“Ｌ
Ｔｌレベルで且つクロックφが°゛Ｈ″Ｈ″レベルＭＯ
Ｓトランジスタ２１．２２は共にオンであり、その結果
箱２の端子Ｎ２の゛′Ｌ゛レベル電位がＭｏ８Ｉ−ラン
ジスタ２３．２４の一端に伝わるため、ＭＯＳトランジ
スタ２３がオン、ＭＯＳトランジスタ２４がオフとなる
。従って第１の端子Ｎ１から第２の端子Ｎ２にＭｏ８
ｔ−ランジスタ２３．２１を通って電流が流れる。第１
の端子Ｎ１と第２の端子Ｎ２のＨ１ルベル １１ Ｌ
Ｔｌレベルが逆の場合、上記と逆にＭＯＳトランジスタ
２３がオフ、Ｍｏ８ トランジスタ２４がオンとなり、
第２の端子Ｎ２から第１の端子Ｎ１への電流はＭＯＳト
ランジスタ２２．２４を通って流れる。
Ｔｌレベルで且つクロックφが°゛Ｈ″Ｈ″レベルＭＯ
Ｓトランジスタ２１．２２は共にオンであり、その結果
箱２の端子Ｎ２の゛′Ｌ゛レベル電位がＭｏ８Ｉ−ラン
ジスタ２３．２４の一端に伝わるため、ＭＯＳトランジ
スタ２３がオン、ＭＯＳトランジスタ２４がオフとなる
。従って第１の端子Ｎ１から第２の端子Ｎ２にＭｏ８
ｔ−ランジスタ２３．２１を通って電流が流れる。第１
の端子Ｎ１と第２の端子Ｎ２のＨ１ルベル １１ Ｌ
Ｔｌレベルが逆の場合、上記と逆にＭＯＳトランジスタ
２３がオフ、Ｍｏ８ トランジスタ２４がオンとなり、
第２の端子Ｎ２から第１の端子Ｎ１への電流はＭＯＳト
ランジスタ２２．２４を通って流れる。
従ってこの実施例によっても先の実施例と同様の効果が
得られる。
得られる。
第３図はｎチャネルＭＯＳトランジスタのみを用いた他
の実施例である。トランスファゲートの要部を構成する
ＭＯＳトランジスタ３１．３’２が、それぞれ直列に制
御ゲートとしてのＭｏ８ ｌ−ランジスタ３３．３４を
介して、第１の端子Ｎｌ、第２の端子Ｎ２間に接続され
ている。Ｍｏ８ ｔ−ランジスタ３３のゲートは第１の
端子Ｎ１により直接制御され、ＭＯＳトランジスタ３４
のゲートは第１の端子Ｎ工の電位をインバータ３５で反
転した電位で制御される。
の実施例である。トランスファゲートの要部を構成する
ＭＯＳトランジスタ３１．３’２が、それぞれ直列に制
御ゲートとしてのＭｏ８ ｌ−ランジスタ３３．３４を
介して、第１の端子Ｎｌ、第２の端子Ｎ２間に接続され
ている。Ｍｏ８ ｔ−ランジスタ３３のゲートは第１の
端子Ｎ１により直接制御され、ＭＯＳトランジスタ３４
のゲートは第１の端子Ｎ工の電位をインバータ３５で反
転した電位で制御される。
このトランスファゲート回路の動作は第２図の回路のそ
れとほぼ同様である。クロック信号φがｉｉ ＨＯレベ
ルの時、ＭＯＳトランジスタ３１゜３２は共にオンであ
るが、第１の端子Ｎ！が゛Ｈ″レベル、第２の端子Ｎ２
が゛Ｌ′ルベルであれば、Ｍｏ８ ｌ−ランジスタ３３
がオン、ＭＯＳトランジスタ３４がオフである。従って
このとき、第１の端子Ｎ１から第２の端子Ｎ２への電流
は、ＭＯＳトランジスタ３３．３１側を流れる。第１の
端子Ｎ１と第２の端子Ｎ２の゛Ｈ″レベル、″Ｌ Ｔｌ
レベルが逆の場合、第２の端子Ｎ２から第１の端子Ｎ１
への電流は、ＭＯＳトランジスタ３２．３４側を流れる
。
れとほぼ同様である。クロック信号φがｉｉ ＨＯレベ
ルの時、ＭＯＳトランジスタ３１゜３２は共にオンであ
るが、第１の端子Ｎ！が゛Ｈ″レベル、第２の端子Ｎ２
が゛Ｌ′ルベルであれば、Ｍｏ８ ｌ−ランジスタ３３
がオン、ＭＯＳトランジスタ３４がオフである。従って
このとき、第１の端子Ｎ１から第２の端子Ｎ２への電流
は、ＭＯＳトランジスタ３３．３１側を流れる。第１の
端子Ｎ１と第２の端子Ｎ２の゛Ｈ″レベル、″Ｌ Ｔｌ
レベルが逆の場合、第２の端子Ｎ２から第１の端子Ｎ１
への電流は、ＭＯＳトランジスタ３２．３４側を流れる
。
こうしてこの実施例でも、トランスファゲートを構成す
るＭｏ８ ｌ−ランジスタの電流の方向が特定されるか
ら、先の実施例と同様の効果が得られる。
るＭｏ８ ｌ−ランジスタの電流の方向が特定されるか
ら、先の実施例と同様の効果が得られる。
第４図は、トランスファゲートを構成する二つのｎチャ
ネルＭｏ８ トランジスタ４１．４２のうち、ＭＯＳト
ランジスタ４１の電流方向のみを特定するようにした実
施例である。そのためにＭＯＳトランジスタ４１側にの
みＩＩｊｔ［ｌゲートとしてのｎチャネルＭＯＳトラン
ジスタ４３を設けている。
ネルＭｏ８ トランジスタ４１．４２のうち、ＭＯＳト
ランジスタ４１の電流方向のみを特定するようにした実
施例である。そのためにＭＯＳトランジスタ４１側にの
みＩＩｊｔ［ｌゲートとしてのｎチャネルＭＯＳトラン
ジスタ４３を設けている。
このトランスファゲートでは、第１の端子Ｎ１が″゛Ｈ
゛Ｈ゛ルベル端子Ｎ２、が１１ Ｌ Ｔｌレベルで、ク
ロック信号φが“Ｈ″レベル時、全てのＭＯＳトランジ
スタ４１．ｊ２．４３がオンである。このとき第１の端
子Ｎ１から第２の端子Ｎ２に流れる電流はＭｏ８ ｔ−
ランジスタ４１，４２の双方を通る。第′１の端子Ｎ１
が１１１’ｌ＋レベルで第２の端子Ｎ２が“ＨＴｌレベ
ルの時は、ＭＯＳトランジスタ４３がオフになり、第２
の端子Ｎ２から第１の端子Ｎ１への電流はＭＯＳトラン
ジスタ４２側を流れる。
゛Ｈ゛ルベル端子Ｎ２、が１１ Ｌ Ｔｌレベルで、ク
ロック信号φが“Ｈ″レベル時、全てのＭＯＳトランジ
スタ４１．ｊ２．４３がオンである。このとき第１の端
子Ｎ１から第２の端子Ｎ２に流れる電流はＭｏ８ ｔ−
ランジスタ４１，４２の双方を通る。第′１の端子Ｎ１
が１１１’ｌ＋レベルで第２の端子Ｎ２が“ＨＴｌレベ
ルの時は、ＭＯＳトランジスタ４３がオフになり、第２
の端子Ｎ２から第１の端子Ｎ１への電流はＭＯＳトラン
ジスタ４２側を流れる。
この実施例の場合、Ｍ、０８ｌ−ランジスタ４１につい
ては電流方向が特定されているため、先の実施例と同様
に特性劣化の影響は少ない。ＭＯＳトランジスタ４２は
電流方向が特定されていないが、第１の端子Ｎ！が１１
Ｈ１ルベル、第２の端子Ｎ２がＬ ”レベルのモード
ではＭＯＳトランジスタ４１．４２の両方に電流が流れ
るために、ホットキャリアによる特性劣化の度合いがそ
もそも小さく、従ってソース、ドレインを逆転して使う
ことによる影響も小さい。
ては電流方向が特定されているため、先の実施例と同様
に特性劣化の影響は少ない。ＭＯＳトランジスタ４２は
電流方向が特定されていないが、第１の端子Ｎ！が１１
Ｈ１ルベル、第２の端子Ｎ２がＬ ”レベルのモード
ではＭＯＳトランジスタ４１．４２の両方に電流が流れ
るために、ホットキャリアによる特性劣化の度合いがそ
もそも小さく、従ってソース、ドレインを逆転して使う
ことによる影響も小さい。
本発明は上記した実施例に限られるものではなく、その
趣旨を逸脱しない範囲で種々変形して実施することがで
きる。
趣旨を逸脱しない範囲で種々変形して実施することがで
きる。
［発明の効果］
以上述べたように本発明によれば、電流路を構成する二
つのＭｏ８ ｔ−ランジスタの電流方向を特定すること
によって、トランスファゲート回路の信頼性を向上させ
ることができ、もって各種集積回路の寿命を伸ばすこと
ができる。
つのＭｏ８ ｔ−ランジスタの電流方向を特定すること
によって、トランスファゲート回路の信頼性を向上させ
ることができ、もって各種集積回路の寿命を伸ばすこと
ができる。
第１図は本発明の一実施例のトランスファゲート回路を
示す図、第２図は他の実施例のトランスファゲート回路
を示す図、第３図は更に他の実施例のトランスファゲー
ト回路を示す図、第４図は更に他の実施例のトランスフ
ァゲート回路を示す図、第５図は従来のトランスファゲ
ート回路の問題を説明するためのＭＯＳトランジスタの
静特性を示す図である。 Ｎ１・・・第１端子、Ｎ２・・・第２の端子、φ、φ・
・・クロック信号、１１．１２・・・ｎチャネルＭＯＳ
トランジスタ、１．３．１４・・・ノアゲート、２１・
・・ｎチャネルＭＯＳトランジスタ、２２・・・ｐ−Ｆ
−ヤネルＭＯ８ｉ−ランジスタ、２３・・・ｎチャネル
ＭＯＳトランジスタ、２４・・・ｎチャネルＭｏ８ ト
ランジスタ、３１．３２・・・ｎチャネルＭｏ８ ｌ−
ランジスタ、３３．３４・・・ｎチャネルＭＯＳトラン
ジスタ、３５・・・インバータ、４１．４２・・・ｎチ
ャネルＭＯＳトランジスタ、４３・・・ｎチャネルＭｏ
８ ｌ−ランジスタ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 ｌ 第３図 第４図 ｏｓ 第５図
示す図、第２図は他の実施例のトランスファゲート回路
を示す図、第３図は更に他の実施例のトランスファゲー
ト回路を示す図、第４図は更に他の実施例のトランスフ
ァゲート回路を示す図、第５図は従来のトランスファゲ
ート回路の問題を説明するためのＭＯＳトランジスタの
静特性を示す図である。 Ｎ１・・・第１端子、Ｎ２・・・第２の端子、φ、φ・
・・クロック信号、１１．１２・・・ｎチャネルＭＯＳ
トランジスタ、１．３．１４・・・ノアゲート、２１・
・・ｎチャネルＭＯＳトランジスタ、２２・・・ｐ−Ｆ
−ヤネルＭＯ８ｉ−ランジスタ、２３・・・ｎチャネル
ＭＯＳトランジスタ、２４・・・ｎチャネルＭｏ８ ト
ランジスタ、３１．３２・・・ｎチャネルＭｏ８ ｌ−
ランジスタ、３３．３４・・・ｎチャネルＭＯＳトラン
ジスタ、３５・・・インバータ、４１．４２・・・ｎチ
ャネルＭＯＳトランジスタ、４３・・・ｎチャネルＭｏ
８ ｌ−ランジスタ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 ｌ 第３図 第４図 ｏｓ 第５図
Claims (5)
- （１）クロック信号により制御される併設された二つの
ＭＯＳトランジスタと、これらＭＯＳトランジスタの少
なくとも一方の電流方向を特定する制御ゲートとを有す
ることを特徴とするトランスファゲート回路。 - （２）前記二つのＭＯＳトランジスタは、同じ導電チャ
ネルのＭＯＳトランジスタである特許請求の範囲第１項
記載のトランスファゲート回路。 - （３）前記二つのＭＯＳトランジスタは異なる導電チャ
ネルのＭＯＳトランジスタである特許請求の範囲第１項
記載のトランスファゲート回路。 - （４）前記制御ゲート回路は、データ入出力端子の一方
の“Ｈ”レベル、“Ｌ”レベルに応じて前記二つのＭＯ
Ｓトランジスタをオン、オフ制御するものである特許請
求の範囲第１項記載のトランスファゲート回路。 - （５）前記制御ゲート回路は、前記二つの ＭＯＳトランジスタのそれぞれに直列接続されてデータ
入出力端子の“Ｈ”レベル、“Ｌ”レベルに応じてオン
、オフが制御されるＭＯＳトランジスタを有する特許請
求の範囲第１項記載のトランスファゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151592A JPS639222A (ja) | 1986-06-30 | 1986-06-30 | トランスフアゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151592A JPS639222A (ja) | 1986-06-30 | 1986-06-30 | トランスフアゲ−ト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS639222A true JPS639222A (ja) | 1988-01-14 |
Family
ID=15521888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61151592A Pending JPS639222A (ja) | 1986-06-30 | 1986-06-30 | トランスフアゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639222A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234156A (ja) * | 1990-10-29 | 1992-08-21 | Samsung Electron Co Ltd | 半導体チップの保護回路 |
| KR100401526B1 (ko) * | 1996-04-04 | 2003-12-11 | 주식회사 하이닉스반도체 | 핫캐리어효과를방지할수있는로직회로 |
| CN115268542A (zh) * | 2021-07-09 | 2022-11-01 | 台湾积体电路制造股份有限公司 | 输入/输出器件、低压差稳压器电路及其操作方法 |
-
1986
- 1986-06-30 JP JP61151592A patent/JPS639222A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234156A (ja) * | 1990-10-29 | 1992-08-21 | Samsung Electron Co Ltd | 半導体チップの保護回路 |
| KR100401526B1 (ko) * | 1996-04-04 | 2003-12-11 | 주식회사 하이닉스반도체 | 핫캐리어효과를방지할수있는로직회로 |
| CN115268542A (zh) * | 2021-07-09 | 2022-11-01 | 台湾积体电路制造股份有限公司 | 输入/输出器件、低压差稳压器电路及其操作方法 |
| CN115268542B (zh) * | 2021-07-09 | 2024-01-30 | 台湾积体电路制造股份有限公司 | 输入/输出器件、低压差稳压器电路及其操作方法 |
| US11966241B2 (en) | 2021-07-09 | 2024-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low dropout regulator circuits, input/output device, and methods for operating a low dropout regulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4169233A (en) | High performance CMOS sense amplifier | |
| US5825695A (en) | Semiconductor device for reference voltage | |
| KR880002179A (ko) | Mos 형 반도체회로 | |
| JPS61118023A (ja) | Ｍｏｓ型半導体集積回路の入力ゲ−ト回路 | |
| JPS639222A (ja) | トランスフアゲ−ト回路 | |
| JPS5928986B2 (ja) | 半導体集積回路 | |
| KR790001774B1 (ko) | 논리회로 | |
| JPS5937585B2 (ja) | 相補性ｍｉｓ論理回路 | |
| JPS5922435A (ja) | ラツチ回路 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JPS62103719A (ja) | 基準電圧発生回路 | |
| JPS6120895B2 (ja) | ||
| JPH0344692B2 (ja) | ||
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JPH06161581A (ja) | 定電圧発生回路 | |
| JPH0470003A (ja) | Ｒｓフリップフロップ回路 | |
| JPS6064475A (ja) | 電界効果半導体装置 | |
| JPH066623Y2 (ja) | シユミツト回路 | |
| JPH0377537B2 (ja) | ||
| JPS61157113A (ja) | フリツプフロツプ回路 | |
| JP3254635B2 (ja) | 半導体装置 | |
| JPS6334798A (ja) | ラツチ回路 | |
| JPH06232728A (ja) | 入出力回路 | |
| JPS61126814A (ja) | スイツチトキヤパシタフイルタ | |
| JPS6272019A (ja) | 基準電圧発生回路 |