JPS638488B2 - - Google Patents

Info

Publication number
JPS638488B2
JPS638488B2 JP52120951A JP12095177A JPS638488B2 JP S638488 B2 JPS638488 B2 JP S638488B2 JP 52120951 A JP52120951 A JP 52120951A JP 12095177 A JP12095177 A JP 12095177A JP S638488 B2 JPS638488 B2 JP S638488B2
Authority
JP
Japan
Prior art keywords
address
display
character
refresh memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52120951A
Other languages
English (en)
Other versions
JPS5454531A (en
Inventor
Masahiro Iwamura
Fumya Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12095177A priority Critical patent/JPS5454531A/ja
Publication of JPS5454531A publication Critical patent/JPS5454531A/ja
Publication of JPS638488B2 publication Critical patent/JPS638488B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】
本発明はCRTデイスプレイに関する。 従来のCRTデイスプレイ装置においては通常、
画面の文字表示位置とリフレツシユメモリの読出
しアドレスが第1表に示す様に固定的に対応され
ている。
【表】 また、改良されたある種のCRTデイスプレイ
装置においては文字表示位置に対してリフレツシ
ユメモリの読出しアドレスをオフセツト量αだけ
オフセツトを持たせられるようにしたものも提案
されている。いま、α=40とすると文字表示位置
とリフレツシユメモリの読出しアドレスの関係は
第2表のようになる。
【表】 このようにすることにより、オフセツト量αの
値を変えるだけで画面全体の上下方向へのスクロ
ール表示を行うことができる。 第1図は従来のCRTデイスプレイ装置の1例
を示すブロツク図である。図において40はLSI
のワンチツプCPUで代表されるようなプロセツ
サであり、50はプロセツサのプログラムを格納
するROM(Read Only Memory)、60はプロ
セツサ用のデータメモリRAM(Randon Access
Memory)であり、プロセツサ40のアドレスバ
ス42、データバス44に接続されている。 10はホストコンピユータであり、ホストコン
ピユータとCRTデイスプレイ装置間のデータ送
受はインタフエースコントローラ30を介して行
われる。すなわち、ホストコンピユータ10から
表示データをデイスプレイ装置のリフレツシユメ
モリ70に送り、また、デイスプレイ装置に入力
されたデータをホストコンピユータに取込む。 20はキーボードであり、キーインされた表示
データはリフレツシユメモリ70に書込まれる。 200はタイミング制御回路であり、その主要
部のブロツク図を第2図に示す。第2図において
210は発振器であり、ドツトタイミングのクロ
ツク215を発生する。220はドツトカウンタ
であり、これは1文字の水平ドツト数を規定する
ものである。ドツトカウンタ220の出力225
は水平1文字時間に1回発生するキヤラクタクロ
ツクである。230はキヤラクタカウンタであ
り、1ラスタあたりの総キヤラクタ数を規定す
る。240はデコーダであり、キヤラクタカウン
タ230の出力をデコードして水平同期信号24
5を発生する。250はラスタカウンタであり、
1文字の垂直ドツト数を規定する。260はライ
ンカウンタであり、1フレームあたりの総ライン
数を規定する。ラインカウンタ260の出力26
6は1フレームに1回発生するフレームクロツク
である。また、270はデコーダであり、ライン
カウンタ260の出力をデコードして垂直同期信
号275を発生するものである。第3図はタイミ
ング制御回路の主要部のタイムチヤートを示して
いる。 再び第1図に戻り従来のCRTデイスプレイの
動作を説明する。リフレツシユメモリ70にはホ
ストコンピユータ10またはキーボード20によ
り入力された表示データが文字コードの型式で記
憶されている。リフレツシユメモリ70のデータ
はラスタースキヤンに同期して1文字ずつ順次読
出される。すなわち、キヤラクタカウンタ230
の出力235とラインカウンタ260の出力26
5がアドレス変換器300に供給され、その出力
305がリフレツシユメモリ70の読出しアドレ
スとなる。アドレス変換器300は二次元のアド
レスを一次元のアドレスに変換する回路装置であ
り、その具体的回路については当業者が種々の方
式で実現できるものであり、ここでは触れない。 リフレツシユメモリ70の出力75はラスタカ
ウンタ250の出力255とともに文字発生器8
0に入力され、文字コードのラスタアドレスに対
応したドツトパターン85が読出され、並直列変
換器90に供給される。並直列変換器90はドツ
トクロツク215により並列ドツトパターンを直
列ドツトパターン95に変換してCRT表示器1
00に出力する。CRT表示器100には、この
他、水平同期信号245と垂直同期信号275が
供給されており、これらによりCRT表示器
(CRTデイスプレイ)100に文字が表示され
る。 以上に説明した従来のデイスプレイ装置では第
4図A,Bに示すように、画面上の表示文字位置
(A図)とリフレツシユメモリのアドレス(B図)
の対応が固定されている。また、改良されたデイ
スプレイ装置ではスクロールを行うために両者の
アドレスの対応にオフセツトを持たせられるよう
にしたものもある。 しかしながら、これらの従来のデイスプレイで
は表示画面の任意の行に任意のアドレスのリフレ
ツシユメモリの内容を表示することはできない。
したがつてリフレツシユメモリに記憶されている
表示データをリアセンブル(再構築)して表示し
たり、複数ページのリフレツシユメモリのそれぞ
れのページの中から任意の一部を選択的に読出し
てCRT画面上に同時に表示したり、また、表示
画面の任意の部分に限定したスクロール表示を行
つたりするにはソフトウエアによるぼう大なサポ
ートが必要であり、事実上不可能である。 本発明の目的は表示画面上の文字位置に対応す
るリフレツシユメモリの読出しアドレスを行アド
レスに対応して外部から指定できるようにしたデ
イスプレイ装置を提供することにあり、本発明の
他の目的はリフレツシユメモリに記憶された表示
データを僅かなソフトウエアの負担でリアセンブ
ルして表示できる改良されたCRTデイスプレイ
装置を提供することにある。 本発明の要旨は、リフレツシユメモリのアドレ
ス設定を通常のアドレス設定以外に、外部から強
制的に与えるようにしたものである。このため
に、本発明ではアドレス設定を行うアドレス設定
部が重要な働きを行う。本発明の最適な外部から
のアドレス設定は行単位に行うことである。以
下、本発明を詳細に説明しよう。 本発明の内容は以下に示す図面および説明によ
つて理解されよう。第5図はアドレス設定装置に
特徴のある本発明のCRTデイスプレイ装置の全
体ブロツク図である。図中、第1図と同一部分は
同一番号で示されている。第5図において400
はアドレス設定装置であり、プロセツサのアドレ
スバス42とデータバス44に接続されると共
に、タイミング制御回路200からラインカウン
タ260の出力265とキヤラクタクロツク22
5とラスタクロツク236が導入されている。ア
ドレス設定装置400の出力445は表示データ
をリフレツシユメモリ70から読出すための読出
しアドレス信号である。第6図はアドレス設定装
置の実施例を示すブロツク図である。図におい
て、420はアドレスマルチプレクサであり、プ
ロセツサ40のアドレスバス42とラインカウン
タ260の出力265の出力を切換え信号415
により切換えて出力425に選択的に取出すもの
である。410はアドレスデコーダであり、アド
レスバス42の内容をデコードして切換え信号4
15を出力する。430はスタートアドレスレジ
スタであり、デイスプレイ装置の表示行数に等し
い数(例えば第4図の表示事例に従えば16個)の
レジスタ群からなつている。440はアドレスカ
ウンタであり、その出力445はリフレツシユメ
モリ70に供給され、表示データの読出しアドレ
スとなる。450はバスドライバーであり、スタ
ートアドレスレジスタ430の出力435は本バ
スドライバーを経てプロセツサ40のデータバス
44に出力される。 スタートアドレスレジスタ430はRAMによ
り構成されており、プロセツサ40により書込み
および読出しが可能である。 まず、スタートアドレスレジスタ430に書込
む場合、アドレスバス42により書込みアドレス
が指定される。この時のアドレス情報がスタート
アドレスレジスタ430のアサインされたアドレ
ス空間であれば、デコーダ410の出力415が
“1”になり、アドレスバス42のアドレスがス
タートアドレスレジスタ430のアドレス425
となり、複数のスタートアドレスレジスタの中の
上記アドレスで指定されたレジスタにデータバス
44の内容が書込まれる。 次に読出しの場合はアドレス425で指定され
たレジスタの内容がバスドライバ450を経てデ
ータバス44に出力され、プロセツサ40に読込
まれる。デコーダ410の出力415が“0”の
とき、すなわち、スタートアドレスレジスタ43
0がプロセツサ40によりアクセスされる時以外
はラインカウンタ260の出力265がマルチプ
レクサ420を経てスタートアドレスレジスタ4
30に供給され、行アドレス毎にスタートレジス
タの内容が出力435として読出され、その出力
はアドレスカウンタ440のデータ入力に供給さ
れる。アドレスカウンタ440はシンクロナスロ
ードが可能なカウンタで構成されており、そのロ
ードコントロール入力端子LDにはキヤラクタカ
ウンタ230のキヤリー出力236が導入され、
そのクロツク入力端子CKにはキヤラクタクロツ
ク225が導入されている。 したがつて、行アドレス毎に読出されたスター
トアドレスレジスタ430の出力435は各行の
各ラスタの始点毎にアドレスカウンタ440にプ
リセツトされ、その値をアドレスの始点として以
後ラスタの終りまでキヤラクタクロツク225を
カウントすることにより、その行で表示すべきデ
ータのリフレツシユメモリアドレスを発生する。
このアドレス発生はすべての行についてくり返し
行われ、一画面の表示に必要なすべてのアドレス
が発生される。第7図はアドレス設定装置400
の動作タイムチヤートを示している。第7図は水
平総文字数を63、水平表示文字数を40とした時の
0行、1行におけるアドレス発生の動作を示して
いる。たゞし、この場合、0行のスタートアドレ
スレジスタには“0”、1行のスタートアドレス
レジスタには“40”があらかじめセツトされてい
るものとしている。以後の説明では1行当りの表
示文字数を40、一画面あたりの表示行数を16とし
て説明を進める。 第8図Aは表示行に対応したスタートアドレス
レジスタ430の内容の一例示し、第8図Bはそ
の時のアドレスカウンタ440の出力状態テーブ
ルを示している。 第9図Aは640字の容量をもつリフレツシユメ
モリを示し、第9図Bは640字の表示容量を持つ
CRTデイスプレイを示し、第9図Cはこの時の
スタートアドレスレジスタ430の設定値を示し
ている。本図の例ではCRT画面の表示文字位置
とリフレツシユメモリの読出しアドレスの対応が
固定されている典型的な例が示されている。 第10図Aは2ページ(2画面)分の容量を有
すリフレツシユメモリの中からページ0の下位ア
ドレス半分とページ1の下位アドレス半分を一つ
の画面上に合成して表示する例を示している。第
10図Bはこのときのスタートアドレスレジスタ
430の設定値を示している。 第11図Aは、4ページ分の容量を持つリフレ
ツシユメモリの中から各ページの1/4画面分のデ
ータを選択的に読出し、一つの画面に合成して表
示する例を示している。第11図Bはこのときの
スタートアドレスレジスタ430の設定値を示し
ている。 第12図Aは表示画面の8行から15行だけをス
クロール表示する例を示し、第12図Bはこのと
きのスタートアドレスレジスタ430の設定値を
示している。図中、行アドレス8から行アドレス
15行の設定値(図中*印が付記されている)は
プロセツサ40により書きかえられ、所望のスク
ロール表示が行なわれる。 第13図Aは一画面のうちの8行〜11行だけを
スクロールする例を示し、第13図Bはこの時の
スタートアドレスレジスタの設定値を示してい
る。図中8行〜11行の設定値だけはプロセツサ4
0により書きかえられ、所望のスクロール表示が
行なわれる。 以上の説明で明らかなように本発明によるアド
レス設定装置によると行単位でリフレツシユメモ
リの読出しアドレスが決定されるため、リフレツ
シユメモリの表示データをリアセンブルして画面
上に表示すること、複数ページの表示データの中
から各ページの任意の部分を選択的に読出して一
つの画面上に同時に表示すること、さらにはま
た、表示画の任意の一部分を選択的にスクロール
表示することなどがスタートアドレスレジスタの
内容を書かえるだけで実現できるため、その効果
は極めて大である。 表示画面の任意の一部分の選択的なスクロール
表示は、第6図のスタートアドレスレジスタ43
0の設定値を第5図のプロセツサ40で変更する
ことによつて実行される。スタートアドレスレジ
スタ430は表示画面の表示行アドレスに対応し
て設けられており、スクロール表示したい行アド
レスに対応する部分だけのスタートアドレスレジ
スタの内容を変更することにより、選択的にスク
ロール表示することができる。 表示画面の任意の一部分の選択的なスクロール
は、スクロールには行単位のスクロールと文字単
位のスクロールがある。 行単位のスクロールは表示画面の行方向、すな
わち、上、下方向のスクロールを行うものであ
り、スタートアドレスレジスタ430への設定値
は式(1)のようにする。 A′=A±n・H ここで、A′:変更後のスタートアドレス A:変更前のスタートアドレス n:スクロールのステツプ行数 H:1行当りの表示文字数 ±:上方向スクロールのとき+ 下方向 〃 − nはスクロールのステツプ行数であり、n=1
なら、1回の設定値変更で1行分上下方向へスク
ロールされ、n=3なら、1回の設定変更で一度
に3行分のスクロールが行われる。 第14図は、n=1、H=40の場合の行単位ス
クロールに於けるスタートアドレスレジスタ43
0の設定値と表示画面の対応関係の一例を示して
いる。本例は、行アドレス13,14,15だけ
を選択的に上方向スクロールする例を示すもの
で、行アドレス13,14,15の夫々に対応す
るスタートアドレスレジスタの内容だけ(図中*
表示)が設定変更される。 第14図の1は初期状態のスタートアドレスレ
ジスタの設定値と表示画面を示しており、2は上
方向へ一行分スクロールしたときのスタートアド
レスレジスタの設定値とCRT表示画面を示して
いる。3は2の画面をさらに上方向へ1行分スク
ロールしたときのスタートアドレスレジスタの設
定値と表示画面を示している。 以上の図から、スタートアドレスレジスタの内
容をn・H(本例ではn・H=40)単位で設定変
更することにより行単位のスクロールが行えるこ
とが理解されよう。 文字単位のスクロールは1文字単位で表示画面
の左右方向にスクロールを行うものであり、スタ
ートアドレスレジスタ430への設定値は式(2)の
ようにする。 A′=A±n …(2) ここで、A′:変更後のスタートアドレス A:変更前のスタートアドレス ±:左方向スクロールのとき+、 右方向スクロールのとき− nはスクロールのステツプ文字数であり、N=
1なら、1回の設定値変更で1文字分、左又は右
方向へスクロールされ、N=3なら、1回の設定
変更で一度に3文字分の左又は右方向へスクロー
ルが行われる。 第15図はn=1のときの場合の文字単位スク
ロールに於けるスタートアドレスレジスタ430
の設定値とCRT表示画面の対応関係の一例を示
している。本例は行アドレス13,14,15だ
けを選択的に左方向にスクロールする例を示すも
ので、行アドレス13,14,15の夫々に対応
するスタートアドレスレジスタの内容だけ(図中
*表示)が設定変更される。 第15図の1は初期状態のスタートアドレスレ
ジスタの設定値と表示画面を示しており、2は左
方向へ1文字分スクロールしたときのスタートア
ドレスレジスタの設定値と表示画面を示してい
る。3は2の画面をさらに左方向へ1行分スクロ
ールしたときのスタートアドレスレジスタの設定
値と表示画面を示している。 以上の図から、スタートアドレスレジスタの内
容をn(本例ではn=1)単位で設定変更するこ
とにより文字単位のスクロールが行えることが理
解されよう。 第14図、第15図の例による説明で明らかな
ように、本発明の実施例によると、スタートアド
レスレジスタへの設定を式(1)又は式(2)に従つて変
更することにより、行単位のスクロールと文字単
位のスクロールを自在に実現できる。 また、第2図のタイミング制御回路と第6図の
アドレス設定装置を含めてLSI技術により1チツ
プに集積化すると極めて少ない部品点数で本発明
の数々の効果を有するCRTデイスプレイ装置を
容易に実現することができる。 以上の各実施例では、計算機(プロセツサー)
による先頭アドレスの設定を述べたが、他の専用
装置から行うようにしてもよい。更に、先頭アド
レスを行アドレスとしたが、文字アドレス単位を
設定するようにしてもよい。但し、この場合には
タイミング制御回路とアドレス設定装置とのイン
ターフエイスは当然異つたものになる。すなわ
ち、文字アドレス単位の設定により画面変更を行
う場合には、スタートアドレスレジスタ430に
書込む先頭アドレスの値を所望の値に変更すれば
よい。例えば、第8図AにはCRT画面(40文字
×16行)の表示行に対応したスタートアドレスレ
ジスタ430の内容の一例が示されており、第1
行の先頭アドレスが「0」、第2行が「40」、第3
行が「80」……というように指定されるが、これ
を「2」、「42」、「82」、……というように「+2」
ずつシフトしてアドレス指定することにより、任
意の文字数分だけスクロールすることができる。
この逆の場合、すなわち「−2」ずつシフトして
指定した場合も同様であることはいうまでもな
い。このように、キヤラクタ単位のシフトが可能
となるのは本発明におけるアドレス設定がCRT
画面の行アドレス0,1,2,……を直接指定す
るのではなく、行アドレスに対応するリフレツシ
ユメモリ70のメモリアドレスを指定するように
なつているからである。 以上の本発明によれば、画面変更を外部から自
由に行うことができるようになつた。そして、画
面変更を行う場合に、行単位のスクロールのみな
らず、画素単位のスクロールをも行うことができ
る。
【図面の簡単な説明】
第1図は従来のCRTデイスプレイ装置のブロ
ツク図、第2図はタイミング制御回路の主要構成
を示すブロツク図、第3図はタイミング制御回路
の主要部の動作タイムチヤート図、第4図Aは表
示画面の表示位置アドレスを示す図、第4図Bは
リフレツシユメモリのアドレス配置を示す図、第
5図は本発明によるCRTデイスプレイ装置のブ
ロツク図、第6図は本発明のアドレス設定装置の
実施例図、第7図はアドレス設定装置の動作タイ
ムチヤート図、第8図Aはスタートアドレスレジ
スタの設定値を示した図、第8図Bは第8図Aの
設定値に基づくアドレス発生装置のアドレス発生
の様子を示す図、第9図Aは一画面のリフレツシ
ユメモリを示す図、第9図Bは表示画面を示す
図、第9図Cはスタートアドレスレジスタの設定
値を示す図、第10図Aは2ページ分のリフレツ
シユメモリから一画面分の表示データを合成して
表示する例を示した図、第10図Bはそのときの
スタートアドレスレジスタの設定値を示す図、第
11図Aは4ページ分のリフレツシユメモリから
一画面分の表示データを合成して表示する例を示
した図、第11図Bはそのときのスタートアドレ
スレジスタの設定値を示す図、第12図Aは表示
画面の8行から15行だけをスクロール表示する
例、第12図Bはそのときのスタートアドレスレ
ジスタの設定値を示す図、第13図Aは表示画面
の8行から11行だけをスクロール表示する例、第
13図Bはそのときのスタートレジスタの設定値
を示す図、第14図は行単位スクロールに於ける
スタートアドレスレジスタ430の設定値と
CRT表示画面の対応関係の一例を示す図、第1
5図は文字単位スクロールに於けるスタートアド
レスレジスタ430の設定値とCRT表示画面の
対応関係の一例を示す図である。 40……プロセツサ、70……リフレツシユメ
モリ、100……CRT表示器(CRTデイスプレ
イ)、200……タイミング制御回路、400…
…アドレス設定装置。

Claims (1)

    【特許請求の範囲】
  1. 1 CRTデイスプレイと、該CRTデイスプレイ
    に表示すべきデータを文字アドレス単位で記憶す
    るリフレツシユメモリと、該リフレツシユメモリ
    のアドレス、読出しタイミング、及び上記CRT
    デイスプレイへの表示のための各種タイミングを
    出力するタイミング制御回路と、上記リフレツシ
    ユメモリの読出しアドレスが生成されるアドレス
    設定部とを備えると共に、該アドレス設定部は、
    上記CRTデイスプレイの表示行に対応した表示
    開始のリフレツシユメモリアドレスを文字アドレ
    ス単位に設定するスタートアドレスレジスタと、
    該レジスタの内容が行走査の始点でプリセツトさ
    れ、その値をスタートアドレスとして上記タイミ
    ング制御回路で発生するキヤラクタクロツクをカ
    ウントアツプし、該順次得られる計数値によつて
    上記リフレツシユメモリの読出しアドレス用とし
    て供してなるアドレスカウンタと、を備えてなる
    CRTデイスプレイ装置。
JP12095177A 1977-10-11 1977-10-11 Crt display unti Granted JPS5454531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12095177A JPS5454531A (en) 1977-10-11 1977-10-11 Crt display unti

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12095177A JPS5454531A (en) 1977-10-11 1977-10-11 Crt display unti

Publications (2)

Publication Number Publication Date
JPS5454531A JPS5454531A (en) 1979-04-28
JPS638488B2 true JPS638488B2 (ja) 1988-02-23

Family

ID=14799005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12095177A Granted JPS5454531A (en) 1977-10-11 1977-10-11 Crt display unti

Country Status (1)

Country Link
JP (1) JPS5454531A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015953B2 (ja) * 1980-12-29 1985-04-23 富士通株式会社 デイスプレイ装置における分割スクリ−ン表示回路
JPS58121446A (ja) * 1982-01-14 1983-07-19 Yokogawa Hokushin Electric Corp リフレッシュメモリを有するグラフィック表示装置
JPS58125091A (ja) * 1982-01-20 1983-07-25 富士通株式会社 デイスプレイ装置
JPS58160983A (ja) * 1982-03-18 1983-09-24 横河電機株式会社 Crt表示装置
FR2544898B1 (fr) * 1983-04-25 1985-07-19 Texas Instruments France Dispositif d'affichage video sur ecran d'affichage par balayage d'une trame ligne par ligne et point par point
IT1162945B (it) * 1983-09-30 1987-04-01 Olivetti & Co Spa Apparecchiatura di visualizzazione di immagini definite da una pluralita di righe di dati
JPS615282A (ja) * 1984-06-19 1986-01-11 日本電信電話株式会社 画像表示方式
FR2566949B1 (fr) * 1984-06-29 1986-12-26 Texas Instruments France Systeme d'affichage d'images video sur un ecran a balayage ligne par ligne et point par point
JPS61212892A (ja) * 1985-03-18 1986-09-20 株式会社日立国際電気 文字表示装置の制御方法
FR2582132B1 (fr) * 1985-05-15 1987-07-17 O Donnell Ciaran Circuit de memoire d'image virtuelle permettant le multifenetrage
JPS62152575U (ja) * 1986-03-20 1987-09-28

Also Published As

Publication number Publication date
JPS5454531A (en) 1979-04-28

Similar Documents

Publication Publication Date Title
JPS638488B2 (ja)
JPS5858674B2 (ja) 陰極線管表示装置
JP2797435B2 (ja) 表示コントローラ
JPS5948393B2 (ja) デイスプレイ装置
JPS642955B2 (ja)
US5774108A (en) Processing system with display screen scrolling
JPS63169687A (ja) 表示装置
JPS58159578A (ja) 表示装置
KR950008023B1 (ko) 래스터 주사 표시 시스템
JP2642350B2 (ja) 表示制御装置
JPH0720833A (ja) グラフィックスコンピュータ
JP2846357B2 (ja) フォントメモリ装置
JPS61219082A (ja) 表示制御装置
JPS6078481A (ja) キヤラクタ表示装置
JPS58194090A (ja) デイスプレイ装置
JP3005220B2 (ja) 走査型表示制御装置
JPH0146072B2 (ja)
JP3039283B2 (ja) 画像処理方法及び装置
JPS6152691A (ja) 画面のペ−ジ分割及びスクロ−ル方式
JPH04261588A (ja) 画像表示装置
JPS62150290A (ja) 文字表示装置
JPH10105150A (ja) キャラクタ記憶回路および表示制御装置
JPS6275592A (ja) 倍角文字表示装置
JPS6364085A (ja) 表示制御装置
JPS6120985A (ja) Crt表示装置の制御装置