JPS6367905A - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPS6367905A JPS6367905A JP61212895A JP21289586A JPS6367905A JP S6367905 A JPS6367905 A JP S6367905A JP 61212895 A JP61212895 A JP 61212895A JP 21289586 A JP21289586 A JP 21289586A JP S6367905 A JPS6367905 A JP S6367905A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- voltage
- circuit
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、集積回路上に構成する演算増幅回路、特に、
入力電圧範囲が電源電圧いっばいまで安定に動作する演
算増幅回路に関する。
入力電圧範囲が電源電圧いっばいまで安定に動作する演
算増幅回路に関する。
（従来の技術）
従来、ＭＯ８集積回路上に構成する演算増幅回路として
、第２図に示す回路がよく知られている。この回路は、
Ｐ−チャンネルＭＯＳトランジスタＭＰＩＯＩおよびＭ
Ｐ１０２を入力トランジスタとしＭＰ１０３を定電流源
とした差動対に、ＮチャンネルＭＯＳトランジスタＭＮ
ＩＯＩおよびＭＮ１０２により構成される電流ミラーを
負荷とする差動増幅回路に、Ｐ−チャンネルＭＯ８）ラ
ンジスタＭＰ１０５を定電流負荷とじＮチャンネルＭＯ
８）ランジスタＭＮ１０３を入力トランジスタとする反
転増幅器が接続され、この反転増幅器の入力と出力の間
にＲＣとＣＣによる位相補償回路が付加されたものであ
る。この回路は、最低入力電圧に関しては端子５に印加
される電位まで動作するが同相入力電圧の上限は次のよ
うなメカニズムできまる。
、第２図に示す回路がよく知られている。この回路は、
Ｐ−チャンネルＭＯＳトランジスタＭＰＩＯＩおよびＭ
Ｐ１０２を入力トランジスタとしＭＰ１０３を定電流源
とした差動対に、ＮチャンネルＭＯＳトランジスタＭＮ
ＩＯＩおよびＭＮ１０２により構成される電流ミラーを
負荷とする差動増幅回路に、Ｐ−チャンネルＭＯ８）ラ
ンジスタＭＰ１０５を定電流負荷とじＮチャンネルＭＯ
８）ランジスタＭＮ１０３を入力トランジスタとする反
転増幅器が接続され、この反転増幅器の入力と出力の間
にＲＣとＣＣによる位相補償回路が付加されたものであ
る。この回路は、最低入力電圧に関しては端子５に印加
される電位まで動作するが同相入力電圧の上限は次のよ
うなメカニズムできまる。
同相入力電圧が上昇して行くと、ＭＰ１０３のドレイン
電圧が上昇し、しまいにはＭＰ１０３が定電流源として
動作しなくなり、供給される電流が減少する。すると前
記差動増幅回路は正常に動作しなくなる。さらに同相電
圧が上昇するとＭＰＩＯＩおよびＭＰ１０２がオフして
この回路はまったく働かなくなる。したがって、この回
路の同相入力電圧の上限は、端子４に加える電圧より入
力トランジスタＭＰＩＯＩおよびＭＰ１０２のしきいも
電圧だけ低い電圧からさらに通常１ｖ程度低い電圧以下
でしか動作しない。この電圧はだいたい２ｖで、最近の
高集積回路に加えられる電圧が５ｖ程度であるので、動
作範囲は非常に限られることになってしまう。
電圧が上昇し、しまいにはＭＰ１０３が定電流源として
動作しなくなり、供給される電流が減少する。すると前
記差動増幅回路は正常に動作しなくなる。さらに同相電
圧が上昇するとＭＰＩＯＩおよびＭＰ１０２がオフして
この回路はまったく働かなくなる。したがって、この回
路の同相入力電圧の上限は、端子４に加える電圧より入
力トランジスタＭＰＩＯＩおよびＭＰ１０２のしきいも
電圧だけ低い電圧からさらに通常１ｖ程度低い電圧以下
でしか動作しない。この電圧はだいたい２ｖで、最近の
高集積回路に加えられる電圧が５ｖ程度であるので、動
作範囲は非常に限られることになってしまう。
動作範囲を広げる回路として第３図の回路が提案された
。この回路の入力段は、ＰチャンネルＭＯ３）ランジス
タを入力とする差動増幅器と、ＮチャンネルＭＯＳトラ
ンジスタを入力とする差動増幅器を組合せたのもので、
第２図の回路で片方の定電流回路が動作しなくなった時
もう一方を動作させるようにしたもので、１９８３年７
信−イーイー・ジャーナルオヅソ１ハトステート訃キフ
ト（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉ
ｄｓｔａｔｅ ｃｉｒｃｕｉｔ ）の２月号３６頁に記
載されている。この回路は、第２図の回路よりいくらか
は動作範囲が広いが、それでも電源電圧５ｖの時１．２
■から４，７ｖまでしか動作しないことが記載されてい
る。
。この回路の入力段は、ＰチャンネルＭＯ３）ランジス
タを入力とする差動増幅器と、ＮチャンネルＭＯＳトラ
ンジスタを入力とする差動増幅器を組合せたのもので、
第２図の回路で片方の定電流回路が動作しなくなった時
もう一方を動作させるようにしたもので、１９８３年７
信−イーイー・ジャーナルオヅソ１ハトステート訃キフ
ト（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉ
ｄｓｔａｔｅ ｃｉｒｃｕｉｔ ）の２月号３６頁に記
載されている。この回路は、第２図の回路よりいくらか
は動作範囲が広いが、それでも電源電圧５ｖの時１．２
■から４，７ｖまでしか動作しないことが記載されてい
る。
第４図は１９８５年インターナショナルソリッドステー
トサーキットコンファレンス ダイジェストオブテクニ
カルペーパーズ（ＩＳＳＣＣ’８５ ＤＩＧＥＳＴ
０ＦＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲ５）の１３７頁
に記載されている公知の回路である。この回路の入力段
も、ｐｎｐトランジスタを入力とする差動増幅器と、ｎ
ｐｎ ｔ−ランジスタを入力とする差動増幅器を組合せ
たもので、二つのモードで動作する。まス、第一のモー
Ｆは入力電圧が端子３０６の基準電圧より低い時で、こ
のときにはトランジスタＱ５がオフとなりＱ６およびＱ
ｌにより作られる電流ミラーには電流が流れない。した
がって、Ｉ、を定電流源とし、ＱｌおよびＱｌを入力ト
ランジスタとし、Ｑ８ 、 Ｑ９ 。
トサーキットコンファレンス ダイジェストオブテクニ
カルペーパーズ（ＩＳＳＣＣ’８５ ＤＩＧＥＳＴ
０ＦＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲ５）の１３７頁
に記載されている公知の回路である。この回路の入力段
も、ｐｎｐトランジスタを入力とする差動増幅器と、ｎ
ｐｎ ｔ−ランジスタを入力とする差動増幅器を組合せ
たもので、二つのモードで動作する。まス、第一のモー
Ｆは入力電圧が端子３０６の基準電圧より低い時で、こ
のときにはトランジスタＱ５がオフとなりＱ６およびＱ
ｌにより作られる電流ミラーには電流が流れない。した
がって、Ｉ、を定電流源とし、ＱｌおよびＱｌを入力ト
ランジスタとし、Ｑ８ 、 Ｑ９ 。
ＱＩＯ、ＱｌｌおよびＲ８、Ｒ９、ＲＩＯ、Ｒ１１によ
り構成されるいわゆるフォールデッドカスコード段を負
荷する増幅回路として動作する。したがって、この増幅
回路の動作下限電圧は端子５に印加される電圧まである
。つぎに第二のモードにはいるのは、同相入力電圧が上
昇して定電流ＩＩＩが動作しなくなる前にトランジスタ
Ｑ５が導通するときである。すると工、はＱｌおよびＱ
ｌを流れずにＱ５を流れ、ＱｌおよびＱｌを入力とする
差動増幅回路は動作を止める。この電流はＱ６およびＱ
ｌにより構成される電流ミラーによりＱ３およびＱ４に
電流を流す。このときにはＱ３およびＱ４を入力トラン
ジスタとするいわゆるフォールデッドカスコード差動増
幅器となる。
り構成されるいわゆるフォールデッドカスコード段を負
荷する増幅回路として動作する。したがって、この増幅
回路の動作下限電圧は端子５に印加される電圧まである
。つぎに第二のモードにはいるのは、同相入力電圧が上
昇して定電流ＩＩＩが動作しなくなる前にトランジスタ
Ｑ５が導通するときである。すると工、はＱｌおよびＱ
ｌを流れずにＱ５を流れ、ＱｌおよびＱｌを入力とする
差動増幅回路は動作を止める。この電流はＱ６およびＱ
ｌにより構成される電流ミラーによりＱ３およびＱ４に
電流を流す。このときにはＱ３およびＱ４を入力トラン
ジスタとするいわゆるフォールデッドカスコード差動増
幅器となる。
したがって、この時の動作上限電圧は端子４に印加され
る電圧である。すなわち、この増幅器は電源電圧範囲い
っばいまで入力範囲を持っている。
る電圧である。すなわち、この増幅器は電源電圧範囲い
っばいまで入力範囲を持っている。
しかし、この回路は前述した二つのモードが切り変わる
とき問題である。すなわち、第一のモードではＲ１０お
よびＲ１１を流れる電流はそれぞれすべてＱＩＯおよび
Ｑｌｌに流れ、ＱｌおよびＱｌを流れる電流はすべてそ
れぞれＲ８およびＲ９に流れる。したがって、Ｒ８を流
れる電流は、Ｒ１０を流れる電流と０１を流れる電流の
和である。次に第二のモードでは、ＲＩＯを流れる電流
は、Ｒ８を流れる電流と０３を流れる電流である。この
二つのモードでＲ８およびＲＩＯを流れる電流が変化す
るため入力電圧がこの電圧を横切るとき出力にスイッチ
ング雑音を発生させることが避けられない。したがって
、増幅器として動作させたとき波形歪を生ずる欠点を有
する。
とき問題である。すなわち、第一のモードではＲ１０お
よびＲ１１を流れる電流はそれぞれすべてＱＩＯおよび
Ｑｌｌに流れ、ＱｌおよびＱｌを流れる電流はすべてそ
れぞれＲ８およびＲ９に流れる。したがって、Ｒ８を流
れる電流は、Ｒ１０を流れる電流と０１を流れる電流の
和である。次に第二のモードでは、ＲＩＯを流れる電流
は、Ｒ８を流れる電流と０３を流れる電流である。この
二つのモードでＲ８およびＲＩＯを流れる電流が変化す
るため入力電圧がこの電圧を横切るとき出力にスイッチ
ング雑音を発生させることが避けられない。したがって
、増幅器として動作させたとき波形歪を生ずる欠点を有
する。
（発明が解決しようとしている問題点）従来技術による
回路ではこのように入力動作範囲の制限もしくはスイッ
チング雑音の発生は避けられなかった。本発明の目的は
、かかる従来技術の問題点を解決し、入力動作範囲を電
源電圧いっばいまで拡大するとともに波形歪も発生しな
い演算増幅回路を提供することにある。
回路ではこのように入力動作範囲の制限もしくはスイッ
チング雑音の発生は避けられなかった。本発明の目的は
、かかる従来技術の問題点を解決し、入力動作範囲を電
源電圧いっばいまで拡大するとともに波形歪も発生しな
い演算増幅回路を提供することにある。
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供する演算増
幅回路は、一対の入力端子と；これら入力端子に制御電
極がそれぞれ接続されソース電極が共通接続された第一
の極性を有するトランジスタ対からなる第一の差動対と
；前記一対の入力端子に制御電極がそれぞれ接続され、
ソース電極が共通接続された第二の極性を有するトラン
ジスタ対からなる第二の差動対と；一端が前記第一の差
動対の共通接続ソース電極に接続され他端が第一の電圧
源に接続された定電流源と；前記第一の差動対のそれぞ
れのドレイン電極を入力とし、第二の電圧源を基準電極
とし、出力をそれぞれ前記第二の差動対のドレイン電極
に入力端子に対して交叉結合の関係で接続された第一お
よび第二の電流ミラー回路と；制御電極が基準電圧源に
接続され、ソース電極が前記第一の差動対の共通接続ソ
ース電極に接続された第一の極性を有するトランジスタ
と；このトランジスタのドレイン電極を入力とし、前記
第二の電圧源を基準電極とし。
幅回路は、一対の入力端子と；これら入力端子に制御電
極がそれぞれ接続されソース電極が共通接続された第一
の極性を有するトランジスタ対からなる第一の差動対と
；前記一対の入力端子に制御電極がそれぞれ接続され、
ソース電極が共通接続された第二の極性を有するトラン
ジスタ対からなる第二の差動対と；一端が前記第一の差
動対の共通接続ソース電極に接続され他端が第一の電圧
源に接続された定電流源と；前記第一の差動対のそれぞ
れのドレイン電極を入力とし、第二の電圧源を基準電極
とし、出力をそれぞれ前記第二の差動対のドレイン電極
に入力端子に対して交叉結合の関係で接続された第一お
よび第二の電流ミラー回路と；制御電極が基準電圧源に
接続され、ソース電極が前記第一の差動対の共通接続ソ
ース電極に接続された第一の極性を有するトランジスタ
と；このトランジスタのドレイン電極を入力とし、前記
第二の電圧源を基準電極とし。
出力を前記第二の差動対の共通接続ソース電極に接続さ
れた第三の電流ミラー回路と；前記第二の差動対の一方
のドレイン電極を入力とし、その他方のドレイン電極を
出力とし、前記第一の電源を基準電位とする第四の電流
ミラー回路と；前記第四の電流ミラー回路の出力を入力
とする反転増幅器と；この反転増幅器の入力と出力の間
に介在させてある位相補償回路とを有することを特徴と
する。
れた第三の電流ミラー回路と；前記第二の差動対の一方
のドレイン電極を入力とし、その他方のドレイン電極を
出力とし、前記第一の電源を基準電位とする第四の電流
ミラー回路と；前記第四の電流ミラー回路の出力を入力
とする反転増幅器と；この反転増幅器の入力と出力の間
に介在させてある位相補償回路とを有することを特徴と
する。
（作用）
本回路は、第二の差動増幅対が正常動作の範囲を超え回
路電流が減少する時、その減少分相当の増幅を第一の差
動増幅対が受持ち、第一の差動増幅対の電流を電流ミラ
ーにより第二の差動増幅対の出力電流と合成してアクテ
ィブ負荷に加えて差動増幅出力電圧を得ているから、入
力電圧範囲を電源電圧範囲いっばいに拡大できる。きら
に、同相入力電圧値によらずアクティブ負荷を流れる電
流は常に一定であるから、電流ミラー回路の出力電圧に
従来回路のようなスイッチング雑音の発生することがな
い。
路電流が減少する時、その減少分相当の増幅を第一の差
動増幅対が受持ち、第一の差動増幅対の電流を電流ミラ
ーにより第二の差動増幅対の出力電流と合成してアクテ
ィブ負荷に加えて差動増幅出力電圧を得ているから、入
力電圧範囲を電源電圧範囲いっばいに拡大できる。きら
に、同相入力電圧値によらずアクティブ負荷を流れる電
流は常に一定であるから、電流ミラー回路の出力電圧に
従来回路のようなスイッチング雑音の発生することがな
い。
（実施例）
以下、ＭＯ８型集積回路上に実現する実施例を挙げ本発
明を一層詳しく説明する。第１図はその実施例の回路図
である。
明を一層詳しく説明する。第１図はその実施例の回路図
である。
第１図実施例は、入力端子１．２にゲート電極がそれぞ
れ接続されソース電極が共通接続されたＮチャンネルＭ
Ｏ３）ランジスタＭＮＩおよびＭＮ２からなる第一の差
動対と、ゲート電極が入力端子１，２にそれぞれ接続さ
れソース電極が共通接続されたＰチャンネルＭＯ３）ラ
ンジスタＭＰＩおよびＭＰ２からなる第二の差動対と、
ドレイン電極が第一の差動対の共通ソースに接続され、
ソース電極が第一の電圧源５に接続され、ゲート電極が
定電流源ＩＣＩ、ＭＮＩＯおよびＭＮｌｌの直列接続に
よりなる基準電圧発生回路により作られる第一および第
二の基準電圧のうち第二の基準電圧に接続されてできる
定電流源ＭＮ３と、前記第一の差動対のそれぞれのドレ
イン電極を入力とし第二の電圧源４を基準電極としＭＰ
６のドレイン電極がＭＰ２のドレイン電極に、ＭＰ８の
ドレイン電極がＭＰＩのドレイン電極に交差結合で接続
され、Ｐ型ＭＯ８）ランジスタＭＰ５゜ＭＰ６およびＭ
Ｐ７．ＭＰ８からそれぞれなる第一および第二の電流ミ
ラー回路と、ゲート電極が前記第一の基準電圧に接続さ
れソース電極が前記第一の差動対の共通接続ソース電極
に接続されたＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４
のドレイン電極を入力とし前記第二の差動対の共通ソー
スを出力とするＰ型ＭＯ８）ランジスタＭＰ３およびＭ
Ｐ４からなる第三の電流ミラー回路と、前記第二の差動
対の一方のドレイン電極を入力とし他方のドレイン電極
を出力とするＮチャンネルＭＯ８）ランジスタＭＮ５お
よびＭＮ６からなる第四の電流ミラー回路と、定電流−
ｆｌｌＸＩ Ｃ２を負荷としＭＮ６のドレイン電極を入
力とするＮチャンネルＭＯ３）ランジスタＭＮ７を駆動
トランジスタとする反転増幅器と、この反転増幅器の入
力と出力の間に直列接続された抵抗ＲＣおよび蓄電器Ｃ
Ｃからなる位相補償回路とにより成立っている。
れ接続されソース電極が共通接続されたＮチャンネルＭ
Ｏ３）ランジスタＭＮＩおよびＭＮ２からなる第一の差
動対と、ゲート電極が入力端子１，２にそれぞれ接続さ
れソース電極が共通接続されたＰチャンネルＭＯ３）ラ
ンジスタＭＰＩおよびＭＰ２からなる第二の差動対と、
ドレイン電極が第一の差動対の共通ソースに接続され、
ソース電極が第一の電圧源５に接続され、ゲート電極が
定電流源ＩＣＩ、ＭＮＩＯおよびＭＮｌｌの直列接続に
よりなる基準電圧発生回路により作られる第一および第
二の基準電圧のうち第二の基準電圧に接続されてできる
定電流源ＭＮ３と、前記第一の差動対のそれぞれのドレ
イン電極を入力とし第二の電圧源４を基準電極としＭＰ
６のドレイン電極がＭＰ２のドレイン電極に、ＭＰ８の
ドレイン電極がＭＰＩのドレイン電極に交差結合で接続
され、Ｐ型ＭＯ８）ランジスタＭＰ５゜ＭＰ６およびＭ
Ｐ７．ＭＰ８からそれぞれなる第一および第二の電流ミ
ラー回路と、ゲート電極が前記第一の基準電圧に接続さ
れソース電極が前記第一の差動対の共通接続ソース電極
に接続されたＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４
のドレイン電極を入力とし前記第二の差動対の共通ソー
スを出力とするＰ型ＭＯ８）ランジスタＭＰ３およびＭ
Ｐ４からなる第三の電流ミラー回路と、前記第二の差動
対の一方のドレイン電極を入力とし他方のドレイン電極
を出力とするＮチャンネルＭＯ８）ランジスタＭＮ５お
よびＭＮ６からなる第四の電流ミラー回路と、定電流−
ｆｌｌＸＩ Ｃ２を負荷としＭＮ６のドレイン電極を入
力とするＮチャンネルＭＯ３）ランジスタＭＮ７を駆動
トランジスタとする反転増幅器と、この反転増幅器の入
力と出力の間に直列接続された抵抗ＲＣおよび蓄電器Ｃ
Ｃからなる位相補償回路とにより成立っている。
本回路の動作は、まず同相入力電圧が電源５に加えられ
る電圧に近い場合から述べる。このときには、ＭＨＩお
よびＭＮ２はオフとなるから定電流源ＭＮ３の電流はＭ
Ｎ４を通ってＭＰ４に流れる。すると電流ミラー作用に
よりＭＰ３にもＭＰ４に流れる電流に等しい電流が流れ
る。入力電圧が端子１と２で等しい場合にはＭＰ３に流
れる電流の半分ずつがＭＰＩとＭＰ２に流れ、ＭＰＩと
ＭＰ２を入力トランジスタとし、ＭＮ５およびＭＮ６を
アクティブ負荷とする差動増幅器とじて働く。次段の反
転増幅器は演算増幅器としての利得をさらに増加させる
ためのもので必ずしもこの回路である必要はない。また
、位相補償回路は利得段２段の演算増幅器として安定に
動作きせるためのものである。同相電圧が上昇すると、
ＭＮＩおよびＭＮ２に電流が流れ始める。ＭＮ３を流れ
る電流は一定であるのでこの流れる電流値だけＭＰ４に
流れる電流は減少する。ＭＮｌおよびＭＮ２に流れる電
流はそれぞれＭＰ５とＭＰ６およびＭＰ７とＭＰ８によ
り構成される電流ミラー回路によりＭＰ２およびＭＰＩ
のドレイン電流と合成される。したがって合成された電
流値はそれぞれＭＮ３に流れる電流値の半分でかわらな
い。
る電圧に近い場合から述べる。このときには、ＭＨＩお
よびＭＮ２はオフとなるから定電流源ＭＮ３の電流はＭ
Ｎ４を通ってＭＰ４に流れる。すると電流ミラー作用に
よりＭＰ３にもＭＰ４に流れる電流に等しい電流が流れ
る。入力電圧が端子１と２で等しい場合にはＭＰ３に流
れる電流の半分ずつがＭＰＩとＭＰ２に流れ、ＭＰＩと
ＭＰ２を入力トランジスタとし、ＭＮ５およびＭＮ６を
アクティブ負荷とする差動増幅器とじて働く。次段の反
転増幅器は演算増幅器としての利得をさらに増加させる
ためのもので必ずしもこの回路である必要はない。また
、位相補償回路は利得段２段の演算増幅器として安定に
動作きせるためのものである。同相電圧が上昇すると、
ＭＮＩおよびＭＮ２に電流が流れ始める。ＭＮ３を流れ
る電流は一定であるのでこの流れる電流値だけＭＰ４に
流れる電流は減少する。ＭＮｌおよびＭＮ２に流れる電
流はそれぞれＭＰ５とＭＰ６およびＭＰ７とＭＰ８によ
り構成される電流ミラー回路によりＭＰ２およびＭＰＩ
のドレイン電流と合成される。したがって合成された電
流値はそれぞれＭＮ３に流れる電流値の半分でかわらな
い。
同相電圧がさらに上昇して第一の基準電圧よりかなり高
くなると、ＭＮ４はオフとなり、ＭＮ３の電流はすべて
ＭＮＩとＭＮ２に流れる。すなわちＭＮＩとＭＮ２を入
力トランジスタとし、ＭＰ５とＭＰ７を負荷とする差動
増幅回路として動作する。この時、ＭＰ５とＭＰ７に流
れる電流は、ＭＰ６とＭＰ８を流れる電流として前記ア
クティプ負荷に伝達される。したがってこの回路は入力
電圧として端子４の電圧まで十分動作する。さらに、こ
のアクティブ負荷に伝達される電流の和は常にＭＮ３に
流れる電流と等しいことが保証されており、従来技術の
ようなスイッチング雑音が発生することもない。
くなると、ＭＮ４はオフとなり、ＭＮ３の電流はすべて
ＭＮＩとＭＮ２に流れる。すなわちＭＮＩとＭＮ２を入
力トランジスタとし、ＭＰ５とＭＰ７を負荷とする差動
増幅回路として動作する。この時、ＭＰ５とＭＰ７に流
れる電流は、ＭＰ６とＭＰ８を流れる電流として前記ア
クティプ負荷に伝達される。したがってこの回路は入力
電圧として端子４の電圧まで十分動作する。さらに、こ
のアクティブ負荷に伝達される電流の和は常にＭＮ３に
流れる電流と等しいことが保証されており、従来技術の
ようなスイッチング雑音が発生することもない。
なお、本発明では、第１図実施例におけるＮチャンネル
ＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタ
を入替えた回路にしても差支えない。また、この実施例
では、ＭＯＳトランジスタを用いたが、これをバイポー
ラトランジスタに置き換えても本発明は実現できる。バ
イポーラトランジスタを用いる場合には、望ましくは電
圧源４および電圧源５に直接接続されるエミッタ電極に
はエミッタ電極と電圧源の間に数十オームから数百オー
ムの抵抗を直列に接続するのがよい。
ＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタ
を入替えた回路にしても差支えない。また、この実施例
では、ＭＯＳトランジスタを用いたが、これをバイポー
ラトランジスタに置き換えても本発明は実現できる。バ
イポーラトランジスタを用いる場合には、望ましくは電
圧源４および電圧源５に直接接続されるエミッタ電極に
はエミッタ電極と電圧源の間に数十オームから数百オー
ムの抵抗を直列に接続するのがよい。
（発明の効果）
本発明の回路によれば従来ＭＯ８技術によれば不可能で
あった電極電圧一杯までの動作が可能となる。さらに、
バイポーラの従来技術では動作モードが切り変わる時ス
イッチング雑音の発生することが避けられなかったが、
本発明によれば発生しない。
あった電極電圧一杯までの動作が可能となる。さらに、
バイポーラの従来技術では動作モードが切り変わる時ス
イッチング雑音の発生することが避けられなかったが、
本発明によれば発生しない。
第１図は本発明の一実施例を示す回路図、第２図は従来
一般的に用いられていたＣＭＯ８演算増幅回路を示す回
路図、第３図は入力範囲を第２図より広げた従来技術に
よるＣＭＯ８演算増幅回路の回路図、第４図は入力範囲
が電源電圧一杯まで取れる公知のバイポーラ演算増幅回
路を示す回路図である。
一般的に用いられていたＣＭＯ８演算増幅回路を示す回
路図、第３図は入力範囲を第２図より広げた従来技術に
よるＣＭＯ８演算増幅回路の回路図、第４図は入力範囲
が電源電圧一杯まで取れる公知のバイポーラ演算増幅回
路を示す回路図である。
Claims (1)
- 一対の入力端子と；これら入力端子に制御電極がそれぞ
れ接続されソース電極が共通接続された第一の極性を有
するトランジスタ対からなる第一の差動対と；前記一対
の入力端子に制御電極がそれぞれ接続され、ソース電極
が共通接続された第二の極性を有するトランジスタ対か
らなる第二の差動対と；一端が前記第一の差動対の共通
接続ソース電極に接続され他端が第一の電圧源に接続さ
れた定電流源と；前記第一の差動対のそれぞれのドレイ
ン電極を入力とし、第二の電圧源を基準電極とし、出力
をそれぞれ前記第二の差動対のドレイン電極に入力端子
に対して交叉結合の関係で接続された第一および第二の
電流ミラー回路と；制御電極が基準電圧源に接続され、
ソース電極が前記第一の差動対の共通接続ソース電極に
接続された第一の極性を有するトランジスタと；このト
ランジスタのドレイン電極を入力とし、前記第二の電圧
源を基準電極とし、出力を前記第二の差動対の共通接続
ソース電極に接続された第三の電流ミラー回路と；前記
第二の差動対の一方のドレイン電極を入力とし、その他
方のドレイン電極を出力とし、前記第一の電源を基準電
位とする第四の電流ミラー回路と；前記第四の電流ミラ
ー回路の出力を入力とする反転増幅器と；この反転増幅
器の入力と出力の間に介在させてある位相補償回路とを
有することを特徴とする演算増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212895A JPH0618309B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
| CA000546395A CA1260080A (en) | 1986-09-10 | 1987-09-09 | Operational amplifier circuit having wide operating range |
| DE3751661T DE3751661T2 (de) | 1986-09-10 | 1987-09-10 | Operationelle Verstärkerschaltung mit breitem Betriebsbereich |
| EP87113261A EP0259879B1 (en) | 1986-09-10 | 1987-09-10 | Operational amplifier circuit having wide operating range |
| US07/094,786 US4766394A (en) | 1986-09-10 | 1987-09-10 | Operational amplifier circuit having wide operating range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212895A JPH0618309B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367905A true JPS6367905A (ja) | 1988-03-26 |
| JPH0618309B2 JPH0618309B2 (ja) | 1994-03-09 |
Family
ID=16630043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61212895A Expired - Lifetime JPH0618309B2 (ja) | 1986-09-10 | 1986-09-10 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618309B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608352A (en) * | 1993-12-22 | 1997-03-04 | Kabushiki Kaisha Toshiba | Differential input circuit capable of broadening operation range of input common mode potential |
| US5963084A (en) * | 1997-06-11 | 1999-10-05 | Philips Electronics North America Corporation | Gm-C cell with two-stage common mode control and current boost |
| JP2005303664A (ja) * | 2004-04-12 | 2005-10-27 | Ricoh Co Ltd | 差動増幅回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4554515A (en) * | 1984-07-06 | 1985-11-19 | At&T Laboratories | CMOS Operational amplifier |
| US4555673A (en) * | 1984-04-19 | 1985-11-26 | Signetics Corporation | Differential amplifier with rail-to-rail input capability and controlled transconductance |
-
1986
- 1986-09-10 JP JP61212895A patent/JPH0618309B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4555673A (en) * | 1984-04-19 | 1985-11-26 | Signetics Corporation | Differential amplifier with rail-to-rail input capability and controlled transconductance |
| US4554515A (en) * | 1984-07-06 | 1985-11-19 | At&T Laboratories | CMOS Operational amplifier |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608352A (en) * | 1993-12-22 | 1997-03-04 | Kabushiki Kaisha Toshiba | Differential input circuit capable of broadening operation range of input common mode potential |
| US5963084A (en) * | 1997-06-11 | 1999-10-05 | Philips Electronics North America Corporation | Gm-C cell with two-stage common mode control and current boost |
| JP2005303664A (ja) * | 2004-04-12 | 2005-10-27 | Ricoh Co Ltd | 差動増幅回路 |
| US7183852B2 (en) | 2004-04-12 | 2007-02-27 | Ricoh Company, Ltd. | Differential amplifying method and apparatus operable with a wide range input voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618309B2 (ja) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766394A (en) | Operational amplifier circuit having wide operating range | |
| US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
| US6556081B2 (en) | Single-ended, ultra low voltage class AB power amplifier architecture having a common-mode feedback quiescent current control circuit | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US5703497A (en) | Current source responsive to supply voltage variations | |
| US5805021A (en) | High swing low power general purpose operational amplifier | |
| JP3422706B2 (ja) | 基準電圧発生回路のスタートアップ回路 | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| JPS6367905A (ja) | 演算増幅回路 | |
| US6822513B1 (en) | Symmetric and complementary differential amplifier | |
| JP3971605B2 (ja) | ゲインブースト演算増幅回路 | |
| JPH0828630B2 (ja) | 演算増幅回路 | |
| JPS6367906A (ja) | 演算増幅回路 | |
| JPH0685570A (ja) | 演算増幅回路装置 | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JPH0630416B2 (ja) | 演算増幅回路 | |
| JPH0595231A (ja) | 出力回路 | |
| JP3119221B2 (ja) | 演算増幅器 | |
| JP2001060832A (ja) | 差動増幅器 | |
| KR100243336B1 (ko) | 차동 증폭기 | |
| JPH1188075A (ja) | Ｃｍｏｓオペアンプ | |
| JPH01188008A (ja) | 演算増幅回路 | |
| JPH10178320A (ja) | 半導体集積回路における差動増幅器 | |
| JPH04117010A (ja) | 増幅回路 | |
| CN113922766A (zh) | 轨到轨运算放大器及恒定跨导的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |