JP3463961B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3463961B2
JP3463961B2 JP06101495A JP6101495A JP3463961B2 JP 3463961 B2 JP3463961 B2 JP 3463961B2 JP 06101495 A JP06101495 A JP 06101495A JP 6101495 A JP6101495 A JP 6101495A JP 3463961 B2 JP3463961 B2 JP 3463961B2
Authority
JP
Japan
Prior art keywords
wiring
layer
region
dummy
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06101495A
Other languages
English (en)
Other versions
JPH08264647A (ja
Inventor
ホッブス アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP06101495A priority Critical patent/JP3463961B2/ja
Publication of JPH08264647A publication Critical patent/JPH08264647A/ja
Application granted granted Critical
Publication of JP3463961B2 publication Critical patent/JP3463961B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に配線層内に熱的に誘起された応力(ストレス)を緩和
する手段を備えた半導体装置に関する。
【0002】
【従来の技術】半導体集積回路装置において、相互接続
配線は極めて重要な役割を果たしている。現在、半導体
集積回路装置の相互接続配線の主材料としては、主にア
ルミニウムまたはアルミニウム合金が用いられている。
将来は、現在のアルミニウム相互接続配線技術または銅
系の相互接続配線を用いた技術が利用されると期待され
ている。
【0003】半導体集積回路装置における集積度向上の
要求と共に、限られた面積内により多くの半導体素子を
集積化しようとすると、相互接続配線構造はより複雑化
し、配線密度は増加し、配線層の数は増加する傾向を有
し、配線幅は狭くなる傾向を有する。
【0004】このように、半導体集積回路装置、特に加
工寸法を減少した高集積度半導体集積回路装置において
は、製造工程において相互接続配線に誘起される応力が
配線構造の極めて深刻な劣化を招くおそれが多い。相互
接続配線構造は、通常SiO 2 やSi3 4 のような絶
縁体材料中に埋め込まれている。この構造は、半導体装
置の製造を容易にし、相互接続配線相互間を絶縁し、金
属表面が露出した時に生じる種々の望ましくない金属表
面の影響を低減する。
【0005】しかしながら、この絶縁体の熱膨張係数
と、相互接続配線に用いられる金属の熱膨張係数とは通
常大きく異なる。たとえば、Alの熱膨張係数は23×
10-6/℃であるのに対し、プラズマTEOSのSiO
2 膜の膨張係数は0.55×10-6/℃である。
【0006】半導体装置の製造プロセスにおいては、常
温と高温間の温度サイクルが繰り返し行なわれる。この
ような温度サイクルにおいて、熱膨張係数の差に基づく
大きな応力が生じてしまう。たとえば、配線層を高温で
形成し、常温に降温させると熱膨張係数の差に基づく応
力が発生する。このような降温過程における応力の発生
は、配線層の堆積時のみでなく、パッシベーション膜な
どの絶縁膜の形成時等にも発生する。
【0007】相互接続配線と絶縁領域との間に生じる応
力は、相互接続金属配線におけるストレスマイグレーシ
ョンやボイド形成、異なる配線層の配線間を接続するた
めの導電性プラグ下部におけるボイド形成、半導体装置
使用時における応力で促進されたエレクトロマイグレー
ション等の原因となる。また、絶縁領域中の応力は、予
知不可能なクラックの原因ともなる。絶縁領域中のクラ
ックは、相互接続配線を横断する可能性も有する。
【0008】相互接続配線におけるストレスマイグレー
ションは、大きなバンブー型グレイン構造を形成するこ
とによって低減することができる。また、アルミニウム
を用いた配線構造においては、たとえばTiN/Al/
TiNの積層構造が一般的に用いられる。アルミニウム
をTiNの層でサンドイッチすると、応力によってAl
配線中にボイドが誘起された時にも、Al層の上下のT
iN層によって導電路が確保される。また、TiN層
は、アルミニウム配線と絶縁領域との間の接着力が増大
する。
【0009】また、配線層形成時における絶縁層表面平
坦化のために、コンタクト孔(ビア孔)中にWプラグを
形成することが行なわれる。しかしながら、WはSiO
2 等の絶縁膜に対し、極めて弱い接着力しか有さない。
ここで、Wプラグの表面にTiN層を形成すると、Wプ
ラグの接着力を大幅に増加することができる。TiN層
は、W層とAl層との間の接着力増強にも役立つ。Al
層とWプラグとの間にTiN層を介在させると、TiN
層が存在しない場合と較べ、Al層とWプラグとの間の
接着力は増大する。
【0010】また、絶縁層の厚さを薄く最適化すること
により、絶縁領域内の応力を低減化することもできる。
Al中にCuを微量混合すると、Al配線層中における
Al原子の拡散を低減することができ、応力によって誘
起されるボイド発生も低減することができる。
【0011】
【発明が解決しようとする課題】以上説明した技術は、
相互接続配線における応力の影響を低減することができ
るが、未だ十分ではない。銅を混合したAl合金の配線
層において、大きなグレインを形成しても、応力が大き
いとストレスマイグレーションによってボイドが発生す
ることがある。相互接続配線構造が複雑化し、多層配線
層を含み、熱サイクルが複雑化すると、より大きな応力
が生じる可能性がある。
【0012】Al配線上下にグルー金属層としてTiN
層を設け、Al導電路の両側に付加的導電路を設けても
総ての問題が解決するわけではない。なぜなら、主配線
層であるAl配線にボイドが発生すれば、配線の電気抵
抗は増大してしまう。
【0013】また、応力が強いと、ビアホールの導電性
プラグ下にボイドが発生することもある。このようなボ
イドは、コンタクト抵抗の上昇の原因となる。絶縁層の
厚さを最適化(最小の厚さとする)して、応力を減少し
ても、多層配線構造においては実用的でなくなることも
ある。また、これらの対策を講じても、絶縁層中のクラ
ックの解決とはならない。絶縁層中にクラックが発生す
ると、そのクラックは相互接続配線をも切断することが
ある。
【0014】図6(A)は、多層配線構造の一例を示
す。絶縁層54の上面に、TiN層57、Al(Al合
金)層58、TiN層59の下層配線層が形成され、層
間絶縁膜64で覆われている。この層間絶縁膜64にビ
アホールが形成され、ビアホールを埋め込むWプラグ6
6が形成される。
【0015】層間絶縁膜64の表面上に、TiN層6
7、Al層68、TiN層69が積層され、上層配線層
を形成している。両側の上層配線は、Wプラグ66を介
して下層配線に電気的に接続されている。上層配線層表
面は、上層層間絶縁膜74によって覆われている。
【0016】このような多層配線構造において、熱的に
誘起される応力が大きくなると、多層配線中の強度の弱
い所に応力が集中し、相互接続配線中にボイドが発生し
たり、絶縁領域中にクラックが発生する。
【0017】図6(B)は、このようなボイドやクラッ
クの例を示す。下層配線と上層配線を接続する左側のW
プラグの底面に、ボイド80aが発生する。また、下層
配線のAl層58中にスリット型のボイド80bが発生
する。また、層間絶縁膜64中にクラック82が発生す
る。
【0018】図7は、実際のサンプルに発生したボイド
やクラックを示す透過型電子顕微鏡(TEM)写真であ
る。この多層配線構造は、Wの下層配線上にW/TiN
/Al/TiN型多レベル構造を用いている。絶縁領域
はSiO2 で形成されている。Al配線層におけるグレ
インサイズは十分大きく、Al配線層にはCuが添加さ
れている。写真中に2層のAl配線層が示されており、
下層Al配線層の右側配線中にスリット型ボイドが発生
し、その右側のWプラグの下面にボイドが2か所発生し
ている。また、左端の層間絶縁膜中にクラックが発生し
ている。
【0019】本発明の目的は、配線と配線を埋め込む絶
縁領域との間の熱膨張係数の差に基づく応力の影響を低
減した半導体装置を提供することである。本発明の他の
目的は、発生する応力を緩和できる構造を有する半導体
装置を提供することである。
【0020】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子を形成した半導体基板と、前記半導体基板上
方に形成され、上面にグルー金属層を備え、回路の相互
接続配線に用いられる第1相互接続配線領域と、上面に
グルー金属層を備えず、回路の構成要素として用いられ
ない第1ダミー領域とを含む第1配線層と、前記第1配
線層を覆う第1絶縁層とを有する。
【0021】前記第1相互接続配線領域と第1ダミー領
域とは前記半導体基板の表面から同一レベルに存在する
ことが好ましい。前記第1ダミー領域と第1相互接続配
線領域とは互いに同一材料によって構成されることが好
ましい。さらに、前記第1配線層上方に形成され、上面
にグルー金属層を備え、回路の相互接続配線に用いられ
る第2相互接続配線領域と、上面にグルー金属層を備え
ず、回路の構成要素として用いられない第2ダミー領域
とを含む第2配線層と、前記第2配線層を覆う第2絶縁
層とを有してもよい。
【0022】さらに、前記第1配線層の第1相互接続配
線領域と前記第2配線層の第2相互接続配線領域との間
に配置され、両者を電気的に接続する導電性プラグを設
けてもよい。
【0023】上述の構成において、前記グルー金属層は
TiNで形成され、前記相互接続配線領域はAl、Al
合金、CuまたはCu合金で形成され、前記ダミー領域
はAl、Al合金、W、CuまたはCu合金で形成され
ることができる。
【0024】上記構造において、前記ダミー領域は同一
配線層内の前記相互接続配線領域から3D以内の距離に
配置され、ここでD=(H+W)/2、Hは相互接続配
線領域の高さ、Wは相互接続配線領域の幅であるように
してもよい。
【0025】第2配線層を有する場合、前記第2配線層
の第2相互接続配線領域は、下面にもグルー金属層を備
えるようにしてもよい。上述の構造において、前記第1
配線層の第1相互接続配線領域は、下面にもグルー金属
層を備えてもよい。
【0026】
【作用】回路の相互接続配線に用いられる第1相互接続
配線領域にはグルー金属層を設け、回路の構成要素とし
て用いられない第1ダミー領域にはグルー金属層を備え
ないことにより、構造上強度の弱い部分を選択的に形成
する。配線構造に応力が蓄積した時には強度の弱いダミ
ー領域界面において優先的に応力が解放される。ダミー
領域の近傍にボイドやクラックが発生しても、ダミー領
域は回路の構成要素として用いられていないため、悪影
響を与えない。
【0027】第1相互接続配線領域と第1ダミー領域と
を半導体基板の表面から同一レベルに存在するようにす
れば、これらの領域を同一プロセスで形成するのに好適
である。製造プロセスを追加することなく、このような
構造を作成することができる。
【0028】第1配線層の上に、第2配線層を形成する
場合も、第2配線層内に第2相互接続配線領域と第2ダ
ミー領域とを設けることにより、構造上強度の弱い部分
を選択的に形成することができる。応力は、強度の弱い
ダミー領域界面において優先的に解放される。
【0029】第1相互接続配線領域と第2相互接続配線
領域とを導電性プラグで接続すれば、平坦性に優れた半
導体装置を得ることができる。グルー金属層をTiNで
形成すると、良好な接着力が得られる。相互接続配線領
域をAl、Al合金、CuまたはCu合金で形成する
と、良好な導電性が得られる。ダミー領域をAl、Al
合金、W、CuまたはCu合金で形成すると、絶縁層に
対し、接着力の弱いダミー領域が得られる。
【0030】ダミー領域と近接する相互接続配線領域と
の間の距離を3D以内に設定すると、応力解放に有効と
なる。第2相互接続配線領域の下面にもグルー金属層を
備えることにより、第2相互接続配線領域下面の接着力
を増加することができる。
【0031】同様、第1相互接続配線領域の下面にもグ
ルー金属層を備えることにより、第1相互接続配線領域
下面の接着力を増大することができる。
【0032】
【実施例】図1は、本発明の実施例による半導体装置の
断面構造を概略的に示す。Si基板1の表面上に下層絶
縁層2が形成されている。下層絶縁層2の表面上に、グ
ルー金属層3a、主配線層4a、グルー金属層5aの積
層構造からなる第1配線層が形成されている。
【0033】第1配線層は、図中3つの配線領域W1
a、W1b、W1cを含み、隣接する配線領域間には上
側のグルー金属層5aを除去したダミー配線領域D1
a、D1b、D1c、D1dが配置されている。ダミー
配線領域D1は、主配線層4aとグルー金属層3aで構
成され、回路の構成要素となる配線領域W1から3Dの
距離内に配置されている。ここで、D=(H+W)/2
であり、Hは相互接続配線W1の高さ、Wは相互接続配
線W1の幅である。
【0034】ダミー領域D1は、配線領域W1の近傍に
配置されればその効果を有し、必ずしも距離3D内に配
置されなくてもよい。ただし、3D内の距離に配置され
た時その効果が高い。ダミー領域の形状は特に問わない
が、多数の立方体構造で形成することが好ましい。ダミ
ー領域の接着力の弱い表面を広くするのに有効である。
ただし、ダミー領域を他の形状とすることもできる。ま
た、これらのダミー領域がその後形成する層間絶縁膜の
表面平坦化に役立つように配置することもできる。
【0035】下層配線層は、第1層間絶縁膜8aによっ
て覆われている。第1層間絶縁膜8aには、ビアホール
が設けられ、ビアホール内にはWのプラグ12が形成さ
れている。Wプラグ12の表面は、下層配線層8aの表
面とほぼ面一にされている。
【0036】第1層間絶縁膜8aの表面上に、グルー金
属層3b、主配線層4b、グルー金属層5bの積層構造
からなる第2配線層が形成され、その表面はさらに層間
絶縁膜8bによって覆われている。第2配線層は、図中
4つの配線領域W2a、W2b、W2c、W2dを含
み、隣接する各配線領域の間に第1配線層と同様のダミ
ー領域D2a、…D2fが形成されている。ダミー領域
においては、上面のグルー金属層5bが除去されてい
る。
【0037】以上の構成において、グルー金属層は、た
とえばTiNで形成され、主配線層4はたとえばAl、
Al合金、Cu、Cu合金等で形成される。AlやCu
を主成分とする主配線層は、層間絶縁膜に用いられるS
iO2 やSi3 4 との接着力が弱い。
【0038】相互接続配線として用いられる主配線層の
下面および上面にはTiNのグルー金属層が設けられて
いるため、主配線層と絶縁領域との間の接着力は増進さ
れている。これに対して、グルー領域においては上面の
グルー金属層が除去されているため、絶縁領域との接着
力が弱く、強度の弱い部分を選択的に形成して絶縁領域
8とダミー領域Dとの界面に容易にボイドを発生させ
る。
【0039】本発明者らは、ボイドやクラックが発生す
ると、その近傍においては、他のボイドやクラックが極
めて発生しにくいことを実験的に確認した。ダミー領域
においてボイドが発生すると、その近傍において、主配
線層はボイドを発生しないこととなろう。ダミー領域と
配線領域との間の距離を3D以内とすれば、このボイド
防止効果が高い。
【0040】図1の構成においては、応力緩和のための
ダミー領域を配線領域と同一材料で形成している。この
ため、ダミー領域形成のための工程数増加が少ない。主
配線層の下面には、グルー金属層が存在するが、上面の
グルー金属層が除去されているため、積極的に強度を弱
めた個所を選択的に形成できる。
【0041】図2(A)〜(E)は、図1に示すような
配線領域とダミー領域とを有する配線構造の製造工程を
示す。図2(A)において、Si基板1の表面上に下層
絶縁層2が形成されており、その上にTiN層3、Al
層4、TiN層5の積層構造を堆積する。これらの堆積
工程は、たとえばスパッタリング(反応性スパッタリン
グを含む)により行なうことができる。なお、以下の図
においては、Si基板1の図示を省略する。
【0042】図2(B)に示すように、配線層3、4、
5形成後、その表面上にホトレジスト層6を塗布し、ダ
ミー領域を形成すべき場所に開口を形成する。この工程
は、通常のホトリソグラフィ工程により行なうことがで
きる。このようにして形成したレジストパターン6をエ
ッチングマスクとし、上側のTiN層5をエッチングす
る。このエッチングは、ドライプロセスまたはウェット
プロセスにより行なうことができる。上側のTiN層5
のパターニング後、レジストパターン6はアッシング等
により除去する。その後、新たなレジスト膜を塗布す
る。
【0043】図2(C)に示すように、新たなレジスト
膜を露光現像し、配線層およびダミー領域をパターニン
グするためのレジストパターン7を形成する。図2
(D)に示すように、レジストパターン7をエッチング
マスクとし、その下のTiN層5、Al層4、TiN層
3をエッチングする。このエッチングは、ドライプロセ
スにより行なうことが好ましい。ただし、ウェットプロ
セスを用いてもよい。TiN層5、Al層4、TiN層
3をエッチングした後、レジストパターン7は除去す
る。
【0044】図2(E)に示すように、このようにして
形成したダミー領域と配線領域とを含む配線層をSiO
2 等の絶縁層8で覆う。絶縁層8の形成は、CVD、プ
ラズマ促進CVD、SOGスピン塗布等の方法によって
行なうことができる。
【0045】図2に示すような工程により、図1に示す
ダミー領域と配線領域とを有する第1配線層、第2配線
層を作成することができる。なお、Wプラグは、WF6
を原料ガスとし、還元反応を用いたCVD等によりブラ
ンケットW層を堆積し、その後エッチバック等を行なう
ことによって形成することができる。Wの選択成長を用
いてもよい。
【0046】図1に示すような構成が配線構造における
有害なボイド発生の防止にどのように役立つかを以下に
説明する。図3(A)は、図1の多層配線構造の中央部
を抽出した図である。第1配線層の配線領域W1bの両
側に近接してダミー領域D1b、D1cが形成されてお
り、第2配線層の配線領域W2b、W2cの間の領域
に、ダミー領域D2c、D2dが形成されている。ダミ
ー領域D1a、D1b、D2c、2dの上面には、Ti
N層5a、5bが形成されていない。
【0047】このような構造に熱サイクルを印加する
と、絶縁領域2、8と、配線層との間に大きな応力が発
生する。図3(B)は、蓄積された応力が大きくなり、
多層配線構造にボイドが発生した状態を示す。絶縁領域
と配線層との間に生じた応力がある程度以上大きくなる
と、ボイドVが発生しやすくなる。
【0048】この時、配線層W1b、W2b、W2cの
上面には、TiN層5a、5bが形成されているため、
接着力が強くボイドが比較的発生しにくい。これに対
し、ダミー領域D1b、D1c、D2c、D2dの上面
にはTiN層がないので、接着力は弱い。
【0049】応力が高なると、接着力の弱い界面付近に
ボイドVが優先的に発生する。ダミー領域D1b、D1
c、D2c、D2dにボイドVが発生すれば、その周囲
における絶縁領域と配線層との間の応力はボイドによっ
て解放され、これ以上のボイドは発生しにくくなる。応
力が解放されると、応力によって誘起される前述の種々
の有害な現象は防止されるであろう。
【0050】このように、半導体集積回路装置の回路要
素と無関係の場所に優先的にボイドやクラックを発生さ
せることにより、多層配線構造自体を有害なボイドやク
ラックから防止し、多層配線構造の信頼性を高めること
ができる。
【0051】図1においては、半導体集積回路装置にお
ける2層配線構造を例示したが、配線構造は2層配線に
限らない。図4は、本発明の実施例を適用できる他の半
導体集積回路装置の構成を概略的に示す。Si基板1の
表面上には、選択的にフィールド酸化膜14が形成され
ている。フィールド酸化膜14で画定された活性領域内
にトランジスタTr1、Tr2が形成されている。
【0052】各トランジスタTrは、ゲート酸化膜1
5、多結晶Si(またはポリサイド)ゲート電極16で
形成された絶縁ゲート電極を有する。ゲート電極の側壁
上には、サイドウォールオキサイド領域17が形成さ
れ、ゲート電極両側にLDD構造のソース/ドレイン領
域18が形成されている。また、これらのソース/ドレ
イン領域表面上には、シリサイド電極19が形成されて
いる。
【0053】これらのトランジスタTr1、Tr2の表
面は、SiO2 等の絶縁層21によって覆われている。
絶縁層21にはコンタクトホールが形成され、バリア金
属層22、主配線層23の積層構造で形成された第1配
線層が形成され、ソース/ドレイン電極19と電気的に
接続している。
【0054】バリア金属層22は、たとえばTi/Ti
N積層構造で形成される。配線層23は、たとえばA
l、W、シリサイド等で形成される。第1配線層の表面
を覆ってSiO2 等の第1層間絶縁膜24が形成され、
コンタクトホール(ビアホール)が第1層間絶縁膜24
を貫通して設けられる。コンタクトホールにはグルー金
属層25、W層26からなる導電性プラグが形成され
る。グルー金属層はたとえばTiN層である。
【0055】第1層間絶縁膜24の表面上に第2配線層
が形成される。第2配線層は、第1配線層と同様、下側
グルー金属層27、主配線層28、上側グルー金属層2
9で形成される。なお、この第2配線層の近傍に上述の
ダミー領域を任意に配置する。第2配線層の表面は、S
iO2 等の第2層間絶縁膜34によって覆われる。
【0056】第2層間絶縁膜34にコンタクトホールが
形成され、グルー金属層35、W領域36で形成された
導電性プラグがコンタクトホールを埋める。第2層間絶
縁膜34の表面上に、下側グルー金属層、主配線層3
8、上側グルー金属層39で形成される第3配線層が形
成される。この第3配線層の周囲にも、任意に上述のダ
ミー領域を形成する。
【0057】第3配線層の表面は、第3層間絶縁膜44
によって覆われる。この第3層間絶縁膜にコンタクトホ
ールを形成し、グルー金属層45、W領域46からなる
導電性プラグを形成する。
【0058】このように、任意の多層配線構造を形成
し、所望の配線層において配線に近接してダミー領域を
設ける。以上、配線層の一部の材料を共通に利用し、配
線領域に近接してダミー領域を設ける場合を説明した。
ダミー領域の応力緩和効果をさらに高めるには、ダミー
領域は接着力の強いグルー金属層を有しないことが望ま
れる。
【0059】図5は、本発明の他の実施例による配線層
の製造工程を概略的に示す。図5(A)は、図2
(A)、(B)の工程により、レジストパターン6に従
って上側グルー金属層5をパターニングした後、さらに
主配線層4、下側グルー金属層3もパターニングした状
態を示す。下側グルー金属層3、主配線層4、上側グル
ー金属層5のパターニング後、レジストパターン6は除
去する。
【0060】図5(B)に示すように、このように形成
した配線層パターンの上面に、たとえばブランケットW
層をCVDにより堆積し、ダミー金属層9を形成する。
ダミー金属層9は、配線層に形成した孔を完全に埋め戻
すことが望ましい。
【0061】図5(C)に示すように、ダミー金属層9
上面からエッチバックを行なうことにより、配線層表面
上に堆積したダミー金属層9を除去する。このようにし
て、孔部を埋め込むダミー金属層のプラグ領域9を形成
する。
【0062】図5(D)に示すように、平坦化した表面
上にレジストパターン10を形成し、レジストパターン
10の開口部に露出した領域をエッチングによって除去
する。ダミー金属領域9周辺のグルー金属層3、5、主
配線層4がこのようにして除去される。このパターニン
グ工程の後、レジストパターン10は除去する。なお、
ダミー領域9の形状、配置に関しては、前述の実施例と
同様である。
【0063】図5(E)に示すように、パターニングし
た配線層表面上に層間絶縁膜8をCVD、プラズマCV
D、スピン塗布等によって形成する。層間絶縁膜との接
着力が著しく低いダミー領域9は、全くグルー金属層を
備えず、直接絶縁領域と接触する。ダミー領域9を絶縁
物との間の接着力が弱いW等により形成することによ
り、強度の弱い個所が積極的に形成される。
【0064】このようなダミー領域を任意に図1や図4
に示すような半導体装置に適用することができる。絶縁
層8と配線層との間に発生する応力が高くなると、優先
的にダミー領域9と絶縁領域8、2の界面にボイド等が
発生し、応力が緩和される。
【0065】なお、アルミニウム配線層の場合を説明し
たが、CuまたはCuを主成分とする配線層の場合にも
同様の構造、方法を用いることができる。配線層の近傍
に接着力の弱いダミー領域を積極的に配置することによ
り、ボイドを優先的に発生させ、配線層におけるボイド
を防止することができる。
【0066】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【0067】
【発明の効果】以上説明したように、本発明によれば、
ダミー領域に優先的にボイド等を発生させることによ
り、配線構造における有害なボイドを防止することがで
きる。
【0068】ダミー領域において、応力緩和を行なうこ
とにより、半導体集積回路装置の信頼性を向上させるこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施例による半導体装置の断面構造を
概略的に示す断面図である。
【図2】図1に示す配線構造の主要製造プロセスを示す
断面図である。
【図3】図1の構造におけるボイド低減効果を説明する
ための概略断面図である。
【図4】半導体集積回路装置の他の構成例を示す概略断
面図である。
【図5】本発明の他の実施例による配線構造の製造プロ
セスを概略的に示す断面図である。
【図6】従来技術による多層配線構造に発生するボイド
やクラックを説明するための概略断面図である。
【図7】従来技術により作成した半導体集積回路装置の
薄膜の断面を示す電子顕微鏡写真である。
【符号の説明】
1 半導体基板 2 絶縁層 3、5 グルー金属層 4 主配線層 6、7 レジスト層(レジストパターン) 8 層間絶縁膜 9 Wダミー領域 12 Wプラグ W1、W2 配線層 D1、D2 ダミー領域

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子を形成した半導体基板と、 前記半導体基板上方に形成され、上面にグルー金属層を
    備え、回路の相互接続配線に用いられる第1相互接続配
    線領域と、上面にグルー金属層を備えず、回路の構成要
    素として用いられない第1ダミー領域とを含む第1配線
    層と、 前記第1配線層を覆う第1絶縁層とを有する半導体装
    置。
  2. 【請求項2】 前記第1相互接続配線領域と第1ダミー
    領域とは前記半導体基板の表面から同一レベルに存在す
    る請求項1記載の半導体装置。
  3. 【請求項3】 前記第1ダミー領域と第1相互接続配線
    領域とは互いに同一材料によって構成されることを特徴
    とする請求項1または2記載の半導体装置。
  4. 【請求項4】 さらに、前記第1配線層上方に形成さ
    れ、上面にグルー金属層を備え、回路の相互接続配線に
    用いられる第2相互接続配線領域と、上面にグルー金属
    層を備えず、回路の構成要素として用いられない第2ダ
    ミー領域とを含む第2配線層と、 前記第2配線層を覆う第2絶縁層とを有する請求項1〜
    3のいずれか1項記載の半導体装置。
  5. 【請求項5】 さらに、前記第1配線層の第1相互接続
    配線領域と前記第2配線層の第2相互接続配線領域との
    間に配置され、両者を電気的に接続する導電性プラグを
    有する請求項4記載の半導体装置。
  6. 【請求項6】 前記グルー金属層はTiNで形成され、
    前記相互接続配線領域はAl、Al合金、CuまたはC
    u合金で形成され、前記ダミー領域はAl、Al合金、
    W、CuまたはCu合金で形成されている請求項1〜5
    のいずれか1項に記載の半導体装置。
  7. 【請求項7】 前記ダミー領域は同一配線層内の前記相
    互接続配線領域から3D以内の距離に配置され、ここで
    D=(H+W)/2、Hは相互接続配線領域の高さ、W
    は相互接続配線領域の幅である請求項1〜6のいずれか
    1項に記載の半導体装置。
  8. 【請求項8】 前記第2配線層の第2相互接続配線領域
    は、下面にもグルー金属層を備える請求項4または5記
    載の半導体装置。
  9. 【請求項9】 前記第1配線層の第1相互接続配線領域
    は、下面にもグルー金属層を備える請求項1〜8のいず
    れか1項に記載の半導体装置。
JP06101495A 1995-03-20 1995-03-20 半導体装置 Expired - Fee Related JP3463961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06101495A JP3463961B2 (ja) 1995-03-20 1995-03-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06101495A JP3463961B2 (ja) 1995-03-20 1995-03-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH08264647A JPH08264647A (ja) 1996-10-11
JP3463961B2 true JP3463961B2 (ja) 2003-11-05

Family

ID=13159057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06101495A Expired - Fee Related JP3463961B2 (ja) 1995-03-20 1995-03-20 半導体装置

Country Status (1)

Country Link
JP (1) JP3463961B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652068B2 (en) 2019-06-21 2023-05-16 Samsung Electronics Co., Ltd. Vertical memory devices with bending prevention layers

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961335B2 (ja) * 2002-04-19 2007-08-22 シャープ株式会社 半導体集積回路装置
JP2005005370A (ja) 2003-06-10 2005-01-06 Renesas Technology Corp 半導体装置の配線構造
JP2007115980A (ja) 2005-10-21 2007-05-10 Toshiba Corp 半導体装置及びその製造方法
JP2013038195A (ja) * 2011-08-07 2013-02-21 Denso Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652068B2 (en) 2019-06-21 2023-05-16 Samsung Electronics Co., Ltd. Vertical memory devices with bending prevention layers

Also Published As

Publication number Publication date
JPH08264647A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
JP4118029B2 (ja) 半導体集積回路装置とその製造方法
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
US20010030365A1 (en) Damascene wiring structure and semiconductor device with damascene wirings
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JPH10223762A (ja) 半導体装置及びその製造方法
JPH0748519B2 (ja) 局部相互接続またはバイア接続領域の形成方法
JPH07115133A (ja) 半導体装置およびその製造方法
JPH1092924A (ja) 半導体装置及びその製造方法
JP3463961B2 (ja) 半導体装置
JP3525788B2 (ja) 半導体装置の製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
JP2004311537A (ja) 半導体装置
JPH04355951A (ja) 半導体装置及びその製造方法
JPH10242269A (ja) 半導体装置の製造方法
JPH0823028A (ja) 多層配線を有する半導体素子及びその製造方法
JP3065003B2 (ja) 半導体装置及びその製造方法
JPH11135623A (ja) 多層配線装置及びその製造方法
JPH05226475A (ja) 半導体装置の製造方法
KR100268914B1 (ko) 반도체소자의배선구조및그의형성방법
JPH0653328A (ja) 半導体装置
JPH08306779A (ja) 半導体装置の製造方法
JPH067576B2 (ja) 多層配線構造を有する半導体装置の製造方法
JP2925094B2 (ja) 半導体装置の製造方法
JP3391447B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees