JPS6348016A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は間接式周波数シンセサイザに関し、特に小さな
周波数可変ステップで出力位相雑音特性が良好な周波数
シンセサイザに関する。

〔従来の技術〕

従来、間接式周波数シンセサイザの構成として第２図に
示す回路構成のものが良く知られている。

この周波数シンセサイザは、基準信号発生器１１の出力
信号ｆ、ｌを固定分周器１４でＭ分周し、−万雷圧制御
発振器１３の出力信号ｒ０をその分周数Ｎを可変し得る
可変分局器１５で分周し、両者の周波数位相を位相周波
数検出器１２で比較し、得られた誤差信号を電圧制御発
振器１３の周波数制御端子へ負帰還し、可変分周器１５
の分周数Ｎを制御することにより電圧制御発振器の出力
周波数をｆ。＝Ｎ／Ｍ−ｆＲに従って周波数ステップｆ
Ｒ／Ｍで発生するものである。

〔発明が解決しようとする問題点〕

上述した従来の間接式周波数シンセサイザは、構成が簡
単であるという長所を有する反面、周波数ステップを小
さくすると位相周波数検出器の比較周波数が低くなり負
帰還ループのループ帯域幅は比較周波数より一般に小さ
い必要があるため、結果として負帰還ループのループ帯
域幅が小さくなる。また、電圧制御発振器の出力信号を
Ｎ分周し、位相周波数比較しているが、これは位相比較
周波数ｆ、Ｉ／Ｍの信号をＮ逓倍することと等価で分周
数Ｎに比例して出力位相雑音が劣化する等の問題を有し
ている。

これらの問題を解決するため、直接式シンセサイザと組
合わせる等種々の提真がなされているが、いずれも回路
形式が非常に複雑で高価になる。

〔問題点を解決するための手段〕

本発明の周波数シンセサイザは、回路形式を簡単なもの
にする一方で位相雑音を圧縮することを可能とするもの
である。

本発明の周波数シンセサイザは、夫々所要の出力信号を
発生する基準信号発生器及び電圧制御発振器と、前記基
準信号発振器の出力信号を分周しかつその分周数を２値
に変更できる切替式分周器と、予め記憶させた分周数の
切替パターンを前記切替式分周器に供給する制御系の回
路と、前記基準信号発生器の出力信号で電圧制御発振器
の出力信号をサンプリングするサンプラと、前記切替式
分周器とサンプラの各出力信号の位相誤差を検出し、こ
の誤差信号を前記電圧制御発振器に負帰還させかつ電圧
制御発振器の出力信号周波数を変更可能な位相周波数検
出器とを備えた構成としている。

ここで、切替式分周器は前記制御系の回路から出力され
るパルスパターンに従って基準信号発生器の出力信号を
分周し、前記制御系の回路は、サンプラの出力信号のパ
ルスパターンを予め記憶しておくデータ記憶回路と、こ
のパルスパターンを切替式分周器の出力信号に同期して
切替式分周器に送る並列・直列データ変換器と、電圧制
御発振器の出力信号を設定するためにデータ記憶回路の
分周数切替データを選択する制御回路とを備えている。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例の主要部を示すブロック図で
ある。図において、この周波数シンセサイザは、夫々所
要の出力信号を発生する基準信号発生器１及び電圧制御
発振器３と、前記基準信号発振器１の出力信号を分周し
かつその分周数を２値に変更できる切替式分周器４と、
予め記憶させた分周数の切替パターンを前記切替式分周
器に供給する制御系の回路と、前記基準信号発生器１の
出力信号で電圧制御発振器３の出力信号をサンプリング
するサンプラ５と、前記切替式分周器４とサンプラ５の
各出力信号の位相誤差を検出し、この誤差信号を前記電
圧制御発振器３に負帰還させかつ電圧制御発振器３の出
力信号周波数を変更可能な位相周波数検出器２とを備え
ている。

また、前記制御系の回路は、サンプラ５の出力信号のパ
ルスパターンを予め記憶しておくデータ記憶回路７と、
このパルスパターンを切替式分周器の出力信号に同期し
て切替式分周器に送る並列・直列データ変換器６と、電
圧制御発振器３の出力信号を設定するためにデータ記憶
回路７の分周数切替データを選択する制御回路８とで構
成している。

ここで、基準信号発生器１からは周波数ｆＲの信号が出
力され、電圧制御発振器３からは周波数ｆｏの信号が出
力されるものとする。

前記サンプラ５では前記基準信号発生器１の出力信号ｆ
Ｒで電圧制御発振器３の出力信号ｆ０をサンプルする。

このサンプラには、Ｄフリップフロップを用いており、
このため、Ｄ入力に電圧制御発振器３の出力信号ｆｏを
、クロック入力に基準信号発生器１の出力信号ｆＲを夫
々供給すると、サンプラの出力端子Ｑには次の関係式を
満足する周波数の信号ｆ０が得られる。

ただし、ｆｏ＞ｆＲ９ｍは正の整数。

゛コノ関係はモトローラ社のＭＯＴＯＲＯＬＡ　ＭＥＣ
Ｌ　ＤＥＶＩＣＥ　ＤＡＴＡのｒＭＣ１２０００ＤＩＧ
ＩＴＡＬ　ＭＩＸＥＲＪのデバイス説明の中で図を用い
て示されている。しかし、この出力信号ｒ０は本質的に
ｆＲでサンプリングされているため、その周期は１　／
　ｆ　Ｒの倍数となり、ｆ、１＝ｐｆａ（ｐは正の整数
）が成立する周波数以外では１周期の時間は１　／　ｆ
　ｏではなく、長時間平均における周期が１／ｆ０にな
るだけである。つまり、ｆｏのＡ同周期において上記等
式が成立している時、出力信号ｆ０は次のように考えら
れる。ある長時間サイクル中（ｐｉ）ｆｏの周期がｎサ
イフルル　／　ｆ　Ｒの周期が（Ａ−ｎ）サイクル環れ
ることとなり゛、従ってｆｏはｆＲ／（ｐ−１）とｆ　
＊　／　ｐの２つの周波数の合成で構成され、その現出
する確率によりｆｏのＡサイクルにおける平均周波数が
上記等式（１）を満足する。

Ａサイクルの周期は、 Ａ／ｆｏ　＝ｎ　（ｐ　　１）／ｆ＊ ＋　（Ａ　　ｎ　）　ｐ　／　ｆ　Ｒ・・・（３）と表
わされる。これより、平均周波数として、ｆｏ　＝Ａ　
ｆｏ　／　（Ａｐ　　ｎ）　　　　−（４）が得られる
。ｆＲ／　（ｐ−１）、ｆａｔ　／ｐの現出する順番は
、ｆｏとｆＲが決定すると一義的に定まり、計算で求め
ることができる。また、ｐは、一方、基準信号発生器１
の出力信号ｆＲは、切替式分周器４に供給される。切替
式分周器４はその分周数ｐ−１，ｐの２（Ｕを分周数切
替端子に入力される１、０信号によって切替える動作を
する。

次に、この切替信号の動作について述べる。

先ず、所要の電圧制御発振器３の出力周波数と基準信号
発生器１の出力周波数の関係から計算されたｐ−１とｐ
の現出順位のフレーム長Ａにわたる数種類のパターンを
予め記憶したデータ記憶回路７のいずれの切替パターン
を使用するかが制御回路８によって選択される。

選択されたフレーム長Ａにわたる切替パターン信号は、
並列・直列データ変換器６に入力され、切替式分周器４
の分周数切替端子に並列にすなわち時系列に１．０信号
として入力される。この分周切替端子へ入力されるｐ−
Ｌｐの現出順位を１．０信号としてパターン化した信号
は切替式分周器４の出力信号の１周期毎に切替式分周器
４の分周数切替端子に入力されるように同期させる必要
があり、切替式分周器の動作条件から所要の分周を行う
ためには、分周を開始する前にセットアツプ時間分だけ
分周数切替端子への入力信号を保持する必要がある。

本発明においては、この点について、切替式分周器４の
出力信号を並列・直列データ変換器６のデータを出力す
るための同期信号として並列・直列データ変換器６のデ
ータを出力するための同期信号として並列・直列データ
変換器６の同期信号入力端子に、入力している。このこ
とより、並列・直列データ変換器６の並列出力データは
、切替式分周器４の出力信号に対して並列・直列データ
変換器６のセ−／　トアソプ時間分だけ、全体に遅延し
て同期させることができる。

すなわち、一般に切替式分周器４のセットアツプ時間は
出力分周信号の１周期より十分短いことから、切替式分
周器４はその出力信号の１周期前のパルスによって並列
・直列データ変換器６により出力された分周数切替デー
タを分周数切替端子に入力して保持されているデータを
読み取り、次の分周を開始する。並列・直列データ変換
器６の出力データは、切替式分周器４の出力信号により
同期されていることがら、切替式分周器４の出力信号と
並列・直列データ変換器６の出方データは確実に１対１
対応となる。

切替式分周器４の出力信号はデータ記憶回路７の切替パ
ターンに従って並列・直列変換器６がフレーム長Ａの切
替パターンを繰り返し送ることにより、基準信号発生器
１の出力信号を分周できる。

以上述べた切替式分周器の出力信号の制？１が本実施例
における大きな特徴である。

以上のことから、先に述べた電圧制御発振器３の出力信
号ｆ。が所要周波数のとき、サンプラ５の出力信号ｆ０
に現れるｆ＋＋／ｐ　　１．ｆ＊／ｐの現出順位と一致
されたものが切替式分周器４によって作り出される。

次に、切替式分周器４の出力信号とサンプラ５の出力信
号を位相周波数検出器２に供給し、両者の位相及び周波
数を比較する。比較に際してはサンプラ５の出力信号及
び切替式分周器４の出力信号に必要に応じてリタイミン
グを施し、基準信号発生器１の基準信号のタイミングに
両信号の位相を正確に一致させる。

位相周波数比較器２の出力検出誤差信号は電圧制御発振
器３の周波数制御端子へ負帰還され、電圧制御発振器３
の出力周波数を所要の周波数に安定化する。周波数ｆ０
は式（１）、（４）、（５）より、 ｆ０≦（ｍ＋１／２）ｒ＊ならば、 ｆｏ　＝　（ｍ＋Ａ／　（Ａｐ＋ｎ））ｆｘ　　・”　
（６）ｒｏ≧（ｍ二１／２）ｒ、ｌならば、 ｆ（１−（ｍ＋　Ｌ　　　Ａ／　　（Ａｐ　　　ｎ））
　　ｆ＋＋　　−Ｂ）のいずれかの周波数に安定化され
る。

ここで、実際の値を与えてみる。

ｍ＝　３．Ａ＝１６７　、ｎ＝　１．ｆｍ　＝５０ＭＨ
ｚ　とすると、ｐ＝２３となり、ｆｏ＝１６６．７　Ｍ
Ｈｚ　となる。

次に、ｍ＝　３．　Ａ＝１６８　、　　ｎ　＝　４．　
　ｆ　Ｒ＝５０ＭＨ２ではｐ　＝　３　、　　ｆ　ｏ　
＝１６６．８　Ｍ　Ｈｚとなる。

更に、ｍ＝３．Ａ＝１６９　、ｎ＝７．ｆｍ　＝５０Ｍ
ＦＩ２ではｐ＝３．　　ｆｏ　＝１６６．９　ＭＨ２と
なり、このようにＡを１ずつ増しｎを３ずつ増すと、１
００ＫＨ２ステツプの周波数シンセサイザが構成できる
。即ち、一つの周波数ステップに対応してｐ−１、ｐの
切替パターンを用意しておけばよいことになる。

次に、ｆｏの初Ｍ値は、電圧制御発振器３の発振可能周
波数域を適当に選ぶことにより固定するか、或いは電圧
制御発振器３の周波数制御端子に位相周波数検出器２の
出力信号に重畳して別に用意した電圧を供給するかによ
り固定できる。

電圧制御発振器３の出力信号ｆ０が安定化された状態で
は、位相周波数検出器２へ供給されるサンプラ５の出力
信号及び切替式分周器４の出力信号は、両信号が非常に
低い周波数成分を有しているにもかかわらず常に両信号
間に位相差がなく、位相周波数検出器２の出力検出誤差
信号に低周波成分が現れず出力検出誤差信号は完全に零
になる。

但し、位相周波数検出器２の位相検出精度はサンプラ５
のサンプリング周期で決定され、略ｆ０／ｆ＋ｔｘ２π
ｒａｄ単位であるため、十分な検出精度を得るにはｆＲ
＞）ｆｏである必要がある。

出力周波数の設定はあらかじめ記憶されたｐ−１、ｐの
切替パターンを制御回路８に人力された周波数の値に応
じて制御１１回路８が上述切替パターンを選択すること
に、１、り設定される。

〔発明の効果〕

以上説明したように本発明は、位相周波数比較周波数が
ｆ　＊　／　ｐより小さくならないため、ｐを適当に選
べば位相比較周波数を亮く設定できる。

したがって位相同期ループのループ帯域幅をｆＲ／ｐを
越えない範囲で広くすることが可能で、結果として電圧
制御発振器の位相雑音を十分圧縮することが可能となる
。また、サンプラを使用し、電圧制御発振器の出力信号
周波数を低い周波数に分周ではなく周波数変換により置
換しているため、従来の周波数シンセサイザのように分
周により位相雑音特性が劣化することはなく、小さな周
波数可変ステップの周波数シンセサイザを構成しても、
位相雑音特性が良好な周波数シンセサイザを提供し得る
。更に、切替式分周器に与えている切替データは、あら
かじめ使用する周波数帯域についてすべてのパターンを
記憶させておくため、制４１１１回路は所要周波数に応
じてパターンを選択すればよいので、簡単な回路構成で
非常に良好な出力信号位相雑音特性を得ることができる
。

【図面の簡単な説明】 第１図は本発明の一実施例の回路構成図、第２図は従来
の回路構成図である。 １・・・基準信号発振器、２・・・位相周波数検出器、
３・・・電圧制御発振器、４・・・切替式分周器、５・
・・サンプラ、６・・・並列・直列データ変換器、７・
・・データ記憶回路、８・・・制御回路、１１・・・基
準信号発生器、１２・・・位相周波数検出器、１３・・
・電圧制御発振器、１４・・・固定分周器、１５・・・
可変分周器。 第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）夫々所要の出力信号を発生する基準信号発生器及
   び電圧制御発振器と、前記基準信号発振器の出力信号を
   分周しかつその分周数を２値に変更できる切替式分周器
   と、予め記憶させた分周数の切替パターンを前記切替式
   分周器に供給する制御系の回路と、前記基準信号発生器
   の出力信号で電圧制御発振器の出力信号をサンプリング
   するサンプラと、前記切替式分周器とサンプラの各出力
   信号の位相誤差を検出し、この誤差信号を前記電圧制御
   発振器に負帰還させかつ電圧制御発振器の出力信号周波
   数を変更可能な位相周波数検出器とを備えることを特徴
   とする周波数シンセサイザ。
2. （２）切替式分周器は前記制御系の回路から出力される
   パルスパターンに従って基準信号発生器の出力信号を分
   周し、前記制御系の回路は、サンプラの出力信号のパル
   スパターンを予め記憶しておくデータ記憶回路と、この
   パルスパターンを切替式分周器の出力信号に同期して切
   替式分周器に送る並列・直列データ変換器と、電圧制御
   発振器の出力信号を設定するためにデータ記憶回路の分
   周数切替データを選択する制御回路とを備えてなる特許
   請求の範囲第１項記載の周波数シンセサイザ。