JPS6348016A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPS6348016A JPS6348016A JP61191612A JP19161286A JPS6348016A JP S6348016 A JPS6348016 A JP S6348016A JP 61191612 A JP61191612 A JP 61191612A JP 19161286 A JP19161286 A JP 19161286A JP S6348016 A JPS6348016 A JP S6348016A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output signal
- switching
- frequency divider
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 9
- 238000005070 sampling Methods 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は間接式周波数シンセサイザに関し、特に小さな
周波数可変ステップで出力位相雑音特性が良好な周波数
シンセサイザに関する。
周波数可変ステップで出力位相雑音特性が良好な周波数
シンセサイザに関する。
従来、間接式周波数シンセサイザの構成として第2図に
示す回路構成のものが良く知られている。
示す回路構成のものが良く知られている。
この周波数シンセサイザは、基準信号発生器11の出力
信号f、lを固定分周器14でM分周し、−万雷圧制御
発振器13の出力信号r0をその分周数Nを可変し得る
可変分局器15で分周し、両者の周波数位相を位相周波
数検出器12で比較し、得られた誤差信号を電圧制御発
振器13の周波数制御端子へ負帰還し、可変分周器15
の分周数Nを制御することにより電圧制御発振器の出力
周波数をf。=N/M−fRに従って周波数ステップf
R/Mで発生するものである。
信号f、lを固定分周器14でM分周し、−万雷圧制御
発振器13の出力信号r0をその分周数Nを可変し得る
可変分局器15で分周し、両者の周波数位相を位相周波
数検出器12で比較し、得られた誤差信号を電圧制御発
振器13の周波数制御端子へ負帰還し、可変分周器15
の分周数Nを制御することにより電圧制御発振器の出力
周波数をf。=N/M−fRに従って周波数ステップf
R/Mで発生するものである。
上述した従来の間接式周波数シンセサイザは、構成が簡
単であるという長所を有する反面、周波数ステップを小
さくすると位相周波数検出器の比較周波数が低くなり負
帰還ループのループ帯域幅は比較周波数より一般に小さ
い必要があるため、結果として負帰還ループのループ帯
域幅が小さくなる。また、電圧制御発振器の出力信号を
N分周し、位相周波数比較しているが、これは位相比較
周波数f、I/Mの信号をN逓倍することと等価で分周
数Nに比例して出力位相雑音が劣化する等の問題を有し
ている。
単であるという長所を有する反面、周波数ステップを小
さくすると位相周波数検出器の比較周波数が低くなり負
帰還ループのループ帯域幅は比較周波数より一般に小さ
い必要があるため、結果として負帰還ループのループ帯
域幅が小さくなる。また、電圧制御発振器の出力信号を
N分周し、位相周波数比較しているが、これは位相比較
周波数f、I/Mの信号をN逓倍することと等価で分周
数Nに比例して出力位相雑音が劣化する等の問題を有し
ている。
これらの問題を解決するため、直接式シンセサイザと組
合わせる等種々の提真がなされているが、いずれも回路
形式が非常に複雑で高価になる。
合わせる等種々の提真がなされているが、いずれも回路
形式が非常に複雑で高価になる。
本発明の周波数シンセサイザは、回路形式を簡単なもの
にする一方で位相雑音を圧縮することを可能とするもの
である。
にする一方で位相雑音を圧縮することを可能とするもの
である。
本発明の周波数シンセサイザは、夫々所要の出力信号を
発生する基準信号発生器及び電圧制御発振器と、前記基
準信号発振器の出力信号を分周しかつその分周数を2値
に変更できる切替式分周器と、予め記憶させた分周数の
切替パターンを前記切替式分周器に供給する制御系の回
路と、前記基準信号発生器の出力信号で電圧制御発振器
の出力信号をサンプリングするサンプラと、前記切替式
分周器とサンプラの各出力信号の位相誤差を検出し、こ
の誤差信号を前記電圧制御発振器に負帰還させかつ電圧
制御発振器の出力信号周波数を変更可能な位相周波数検
出器とを備えた構成としている。
発生する基準信号発生器及び電圧制御発振器と、前記基
準信号発振器の出力信号を分周しかつその分周数を2値
に変更できる切替式分周器と、予め記憶させた分周数の
切替パターンを前記切替式分周器に供給する制御系の回
路と、前記基準信号発生器の出力信号で電圧制御発振器
の出力信号をサンプリングするサンプラと、前記切替式
分周器とサンプラの各出力信号の位相誤差を検出し、こ
の誤差信号を前記電圧制御発振器に負帰還させかつ電圧
制御発振器の出力信号周波数を変更可能な位相周波数検
出器とを備えた構成としている。
ここで、切替式分周器は前記制御系の回路から出力され
るパルスパターンに従って基準信号発生器の出力信号を
分周し、前記制御系の回路は、サンプラの出力信号のパ
ルスパターンを予め記憶しておくデータ記憶回路と、こ
のパルスパターンを切替式分周器の出力信号に同期して
切替式分周器に送る並列・直列データ変換器と、電圧制
御発振器の出力信号を設定するためにデータ記憶回路の
分周数切替データを選択する制御回路とを備えている。
るパルスパターンに従って基準信号発生器の出力信号を
分周し、前記制御系の回路は、サンプラの出力信号のパ
ルスパターンを予め記憶しておくデータ記憶回路と、こ
のパルスパターンを切替式分周器の出力信号に同期して
切替式分周器に送る並列・直列データ変換器と、電圧制
御発振器の出力信号を設定するためにデータ記憶回路の
分周数切替データを選択する制御回路とを備えている。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の主要部を示すブロック図で
ある。図において、この周波数シンセサイザは、夫々所
要の出力信号を発生する基準信号発生器1及び電圧制御
発振器3と、前記基準信号発振器1の出力信号を分周し
かつその分周数を2値に変更できる切替式分周器4と、
予め記憶させた分周数の切替パターンを前記切替式分周
器に供給する制御系の回路と、前記基準信号発生器1の
出力信号で電圧制御発振器3の出力信号をサンプリング
するサンプラ5と、前記切替式分周器4とサンプラ5の
各出力信号の位相誤差を検出し、この誤差信号を前記電
圧制御発振器3に負帰還させかつ電圧制御発振器3の出
力信号周波数を変更可能な位相周波数検出器2とを備え
ている。
ある。図において、この周波数シンセサイザは、夫々所
要の出力信号を発生する基準信号発生器1及び電圧制御
発振器3と、前記基準信号発振器1の出力信号を分周し
かつその分周数を2値に変更できる切替式分周器4と、
予め記憶させた分周数の切替パターンを前記切替式分周
器に供給する制御系の回路と、前記基準信号発生器1の
出力信号で電圧制御発振器3の出力信号をサンプリング
するサンプラ5と、前記切替式分周器4とサンプラ5の
各出力信号の位相誤差を検出し、この誤差信号を前記電
圧制御発振器3に負帰還させかつ電圧制御発振器3の出
力信号周波数を変更可能な位相周波数検出器2とを備え
ている。
また、前記制御系の回路は、サンプラ5の出力信号のパ
ルスパターンを予め記憶しておくデータ記憶回路7と、
このパルスパターンを切替式分周器の出力信号に同期し
て切替式分周器に送る並列・直列データ変換器6と、電
圧制御発振器3の出力信号を設定するためにデータ記憶
回路7の分周数切替データを選択する制御回路8とで構
成している。
ルスパターンを予め記憶しておくデータ記憶回路7と、
このパルスパターンを切替式分周器の出力信号に同期し
て切替式分周器に送る並列・直列データ変換器6と、電
圧制御発振器3の出力信号を設定するためにデータ記憶
回路7の分周数切替データを選択する制御回路8とで構
成している。
ここで、基準信号発生器1からは周波数fRの信号が出
力され、電圧制御発振器3からは周波数foの信号が出
力されるものとする。
力され、電圧制御発振器3からは周波数foの信号が出
力されるものとする。
前記サンプラ5では前記基準信号発生器1の出力信号f
Rで電圧制御発振器3の出力信号f0をサンプルする。
Rで電圧制御発振器3の出力信号f0をサンプルする。
このサンプラには、Dフリップフロップを用いており、
このため、D入力に電圧制御発振器3の出力信号foを
、クロック入力に基準信号発生器1の出力信号fRを夫
々供給すると、サンプラの出力端子Qには次の関係式を
満足する周波数の信号f0が得られる。
このため、D入力に電圧制御発振器3の出力信号foを
、クロック入力に基準信号発生器1の出力信号fRを夫
々供給すると、サンプラの出力端子Qには次の関係式を
満足する周波数の信号f0が得られる。
ただし、fo>fR9mは正の整数。
゛コノ関係はモトローラ社のMOTOROLA MEC
L DEVICE DATAのrMC12000DIG
ITAL MIXERJのデバイス説明の中で図を用い
て示されている。しかし、この出力信号r0は本質的に
fRでサンプリングされているため、その周期は1 /
f Rの倍数となり、f、1=pfa(pは正の整数
)が成立する周波数以外では1周期の時間は1 / f
oではなく、長時間平均における周期が1/f0にな
るだけである。つまり、foのA同周期において上記等
式が成立している時、出力信号f0は次のように考えら
れる。ある長時間サイクル中(pi)foの周期がnサ
イフルル / f Rの周期が(A−n)サイクル環れ
ることとなり゛、従ってfoはfR/(p−1)とf
* / pの2つの周波数の合成で構成され、その現出
する確率によりfoのAサイクルにおける平均周波数が
上記等式(1)を満足する。
L DEVICE DATAのrMC12000DIG
ITAL MIXERJのデバイス説明の中で図を用い
て示されている。しかし、この出力信号r0は本質的に
fRでサンプリングされているため、その周期は1 /
f Rの倍数となり、f、1=pfa(pは正の整数
)が成立する周波数以外では1周期の時間は1 / f
oではなく、長時間平均における周期が1/f0にな
るだけである。つまり、foのA同周期において上記等
式が成立している時、出力信号f0は次のように考えら
れる。ある長時間サイクル中(pi)foの周期がnサ
イフルル / f Rの周期が(A−n)サイクル環れ
ることとなり゛、従ってfoはfR/(p−1)とf
* / pの2つの周波数の合成で構成され、その現出
する確率によりfoのAサイクルにおける平均周波数が
上記等式(1)を満足する。
Aサイクルの周期は、
A/fo =n (p 1)/f*
+ (A n ) p / f R・・・(3)と表
わされる。これより、平均周波数として、fo =A
fo / (Ap n) −(4)が得られる
。fR/ (p−1)、fat /pの現出する順番は
、foとfRが決定すると一義的に定まり、計算で求め
ることができる。また、pは、一方、基準信号発生器1
の出力信号fRは、切替式分周器4に供給される。切替
式分周器4はその分周数p−1,pの2(Uを分周数切
替端子に入力される1、0信号によって切替える動作を
する。
わされる。これより、平均周波数として、fo =A
fo / (Ap n) −(4)が得られる
。fR/ (p−1)、fat /pの現出する順番は
、foとfRが決定すると一義的に定まり、計算で求め
ることができる。また、pは、一方、基準信号発生器1
の出力信号fRは、切替式分周器4に供給される。切替
式分周器4はその分周数p−1,pの2(Uを分周数切
替端子に入力される1、0信号によって切替える動作を
する。
次に、この切替信号の動作について述べる。
先ず、所要の電圧制御発振器3の出力周波数と基準信号
発生器1の出力周波数の関係から計算されたp−1とp
の現出順位のフレーム長Aにわたる数種類のパターンを
予め記憶したデータ記憶回路7のいずれの切替パターン
を使用するかが制御回路8によって選択される。
発生器1の出力周波数の関係から計算されたp−1とp
の現出順位のフレーム長Aにわたる数種類のパターンを
予め記憶したデータ記憶回路7のいずれの切替パターン
を使用するかが制御回路8によって選択される。
選択されたフレーム長Aにわたる切替パターン信号は、
並列・直列データ変換器6に入力され、切替式分周器4
の分周数切替端子に並列にすなわち時系列に1.0信号
として入力される。この分周切替端子へ入力されるp−
Lpの現出順位を1.0信号としてパターン化した信号
は切替式分周器4の出力信号の1周期毎に切替式分周器
4の分周数切替端子に入力されるように同期させる必要
があり、切替式分周器の動作条件から所要の分周を行う
ためには、分周を開始する前にセットアツプ時間分だけ
分周数切替端子への入力信号を保持する必要がある。
並列・直列データ変換器6に入力され、切替式分周器4
の分周数切替端子に並列にすなわち時系列に1.0信号
として入力される。この分周切替端子へ入力されるp−
Lpの現出順位を1.0信号としてパターン化した信号
は切替式分周器4の出力信号の1周期毎に切替式分周器
4の分周数切替端子に入力されるように同期させる必要
があり、切替式分周器の動作条件から所要の分周を行う
ためには、分周を開始する前にセットアツプ時間分だけ
分周数切替端子への入力信号を保持する必要がある。
本発明においては、この点について、切替式分周器4の
出力信号を並列・直列データ変換器6のデータを出力す
るための同期信号として並列・直列データ変換器6のデ
ータを出力するための同期信号として並列・直列データ
変換器6の同期信号入力端子に、入力している。このこ
とより、並列・直列データ変換器6の並列出力データは
、切替式分周器4の出力信号に対して並列・直列データ
変換器6のセ−/ トアソプ時間分だけ、全体に遅延し
て同期させることができる。
出力信号を並列・直列データ変換器6のデータを出力す
るための同期信号として並列・直列データ変換器6のデ
ータを出力するための同期信号として並列・直列データ
変換器6の同期信号入力端子に、入力している。このこ
とより、並列・直列データ変換器6の並列出力データは
、切替式分周器4の出力信号に対して並列・直列データ
変換器6のセ−/ トアソプ時間分だけ、全体に遅延し
て同期させることができる。
すなわち、一般に切替式分周器4のセットアツプ時間は
出力分周信号の1周期より十分短いことから、切替式分
周器4はその出力信号の1周期前のパルスによって並列
・直列データ変換器6により出力された分周数切替デー
タを分周数切替端子に入力して保持されているデータを
読み取り、次の分周を開始する。並列・直列データ変換
器6の出力データは、切替式分周器4の出力信号により
同期されていることがら、切替式分周器4の出力信号と
並列・直列データ変換器6の出方データは確実に1対1
対応となる。
出力分周信号の1周期より十分短いことから、切替式分
周器4はその出力信号の1周期前のパルスによって並列
・直列データ変換器6により出力された分周数切替デー
タを分周数切替端子に入力して保持されているデータを
読み取り、次の分周を開始する。並列・直列データ変換
器6の出力データは、切替式分周器4の出力信号により
同期されていることがら、切替式分周器4の出力信号と
並列・直列データ変換器6の出方データは確実に1対1
対応となる。
切替式分周器4の出力信号はデータ記憶回路7の切替パ
ターンに従って並列・直列変換器6がフレーム長Aの切
替パターンを繰り返し送ることにより、基準信号発生器
1の出力信号を分周できる。
ターンに従って並列・直列変換器6がフレーム長Aの切
替パターンを繰り返し送ることにより、基準信号発生器
1の出力信号を分周できる。
以上述べた切替式分周器の出力信号の制?1が本実施例
における大きな特徴である。
における大きな特徴である。
以上のことから、先に述べた電圧制御発振器3の出力信
号f。が所要周波数のとき、サンプラ5の出力信号f0
に現れるf++/p 1.f*/pの現出順位と一致
されたものが切替式分周器4によって作り出される。
号f。が所要周波数のとき、サンプラ5の出力信号f0
に現れるf++/p 1.f*/pの現出順位と一致
されたものが切替式分周器4によって作り出される。
次に、切替式分周器4の出力信号とサンプラ5の出力信
号を位相周波数検出器2に供給し、両者の位相及び周波
数を比較する。比較に際してはサンプラ5の出力信号及
び切替式分周器4の出力信号に必要に応じてリタイミン
グを施し、基準信号発生器1の基準信号のタイミングに
両信号の位相を正確に一致させる。
号を位相周波数検出器2に供給し、両者の位相及び周波
数を比較する。比較に際してはサンプラ5の出力信号及
び切替式分周器4の出力信号に必要に応じてリタイミン
グを施し、基準信号発生器1の基準信号のタイミングに
両信号の位相を正確に一致させる。
位相周波数比較器2の出力検出誤差信号は電圧制御発振
器3の周波数制御端子へ負帰還され、電圧制御発振器3
の出力周波数を所要の周波数に安定化する。周波数f0
は式(1)、(4)、(5)より、 f0≦(m+1/2)r*ならば、 fo = (m+A/ (Ap+n))fx ・”
(6)ro≧(m二1/2)r、lならば、 f(1−(m+ L A/ (Ap n))
f++ −B)のいずれかの周波数に安定化され
る。
器3の周波数制御端子へ負帰還され、電圧制御発振器3
の出力周波数を所要の周波数に安定化する。周波数f0
は式(1)、(4)、(5)より、 f0≦(m+1/2)r*ならば、 fo = (m+A/ (Ap+n))fx ・”
(6)ro≧(m二1/2)r、lならば、 f(1−(m+ L A/ (Ap n))
f++ −B)のいずれかの周波数に安定化され
る。
ここで、実際の値を与えてみる。
m= 3.A=167 、n= 1.fm =50MH
z とすると、p=23となり、fo=166.7 M
Hz となる。
z とすると、p=23となり、fo=166.7 M
Hz となる。
次に、m= 3. A=168 、 n = 4.
f R=50MH2ではp = 3 、 f o
=166.8 M Hzとなる。
f R=50MH2ではp = 3 、 f o
=166.8 M Hzとなる。
更に、m=3.A=169 、n=7.fm =50M
FI2ではp=3. fo =166.9 MH2と
なり、このようにAを1ずつ増しnを3ずつ増すと、1
00KH2ステツプの周波数シンセサイザが構成できる
。即ち、一つの周波数ステップに対応してp−1、pの
切替パターンを用意しておけばよいことになる。
FI2ではp=3. fo =166.9 MH2と
なり、このようにAを1ずつ増しnを3ずつ増すと、1
00KH2ステツプの周波数シンセサイザが構成できる
。即ち、一つの周波数ステップに対応してp−1、pの
切替パターンを用意しておけばよいことになる。
次に、foの初M値は、電圧制御発振器3の発振可能周
波数域を適当に選ぶことにより固定するか、或いは電圧
制御発振器3の周波数制御端子に位相周波数検出器2の
出力信号に重畳して別に用意した電圧を供給するかによ
り固定できる。
波数域を適当に選ぶことにより固定するか、或いは電圧
制御発振器3の周波数制御端子に位相周波数検出器2の
出力信号に重畳して別に用意した電圧を供給するかによ
り固定できる。
電圧制御発振器3の出力信号f0が安定化された状態で
は、位相周波数検出器2へ供給されるサンプラ5の出力
信号及び切替式分周器4の出力信号は、両信号が非常に
低い周波数成分を有しているにもかかわらず常に両信号
間に位相差がなく、位相周波数検出器2の出力検出誤差
信号に低周波成分が現れず出力検出誤差信号は完全に零
になる。
は、位相周波数検出器2へ供給されるサンプラ5の出力
信号及び切替式分周器4の出力信号は、両信号が非常に
低い周波数成分を有しているにもかかわらず常に両信号
間に位相差がなく、位相周波数検出器2の出力検出誤差
信号に低周波成分が現れず出力検出誤差信号は完全に零
になる。
但し、位相周波数検出器2の位相検出精度はサンプラ5
のサンプリング周期で決定され、略f0/f+tx2π
rad単位であるため、十分な検出精度を得るにはfR
>)foである必要がある。
のサンプリング周期で決定され、略f0/f+tx2π
rad単位であるため、十分な検出精度を得るにはfR
>)foである必要がある。
出力周波数の設定はあらかじめ記憶されたp−1、pの
切替パターンを制御回路8に人力された周波数の値に応
じて制御11回路8が上述切替パターンを選択すること
に、1、り設定される。
切替パターンを制御回路8に人力された周波数の値に応
じて制御11回路8が上述切替パターンを選択すること
に、1、り設定される。
以上説明したように本発明は、位相周波数比較周波数が
f * / pより小さくならないため、pを適当に選
べば位相比較周波数を亮く設定できる。
f * / pより小さくならないため、pを適当に選
べば位相比較周波数を亮く設定できる。
したがって位相同期ループのループ帯域幅をfR/pを
越えない範囲で広くすることが可能で、結果として電圧
制御発振器の位相雑音を十分圧縮することが可能となる
。また、サンプラを使用し、電圧制御発振器の出力信号
周波数を低い周波数に分周ではなく周波数変換により置
換しているため、従来の周波数シンセサイザのように分
周により位相雑音特性が劣化することはなく、小さな周
波数可変ステップの周波数シンセサイザを構成しても、
位相雑音特性が良好な周波数シンセサイザを提供し得る
。更に、切替式分周器に与えている切替データは、あら
かじめ使用する周波数帯域についてすべてのパターンを
記憶させておくため、制4111回路は所要周波数に応
じてパターンを選択すればよいので、簡単な回路構成で
非常に良好な出力信号位相雑音特性を得ることができる
。
越えない範囲で広くすることが可能で、結果として電圧
制御発振器の位相雑音を十分圧縮することが可能となる
。また、サンプラを使用し、電圧制御発振器の出力信号
周波数を低い周波数に分周ではなく周波数変換により置
換しているため、従来の周波数シンセサイザのように分
周により位相雑音特性が劣化することはなく、小さな周
波数可変ステップの周波数シンセサイザを構成しても、
位相雑音特性が良好な周波数シンセサイザを提供し得る
。更に、切替式分周器に与えている切替データは、あら
かじめ使用する周波数帯域についてすべてのパターンを
記憶させておくため、制4111回路は所要周波数に応
じてパターンを選択すればよいので、簡単な回路構成で
非常に良好な出力信号位相雑音特性を得ることができる
。
【図面の簡単な説明】
第1図は本発明の一実施例の回路構成図、第2図は従来
の回路構成図である。 1・・・基準信号発振器、2・・・位相周波数検出器、
3・・・電圧制御発振器、4・・・切替式分周器、5・
・・サンプラ、6・・・並列・直列データ変換器、7・
・・データ記憶回路、8・・・制御回路、11・・・基
準信号発生器、12・・・位相周波数検出器、13・・
・電圧制御発振器、14・・・固定分周器、15・・・
可変分周器。 第1図 第2図
の回路構成図である。 1・・・基準信号発振器、2・・・位相周波数検出器、
3・・・電圧制御発振器、4・・・切替式分周器、5・
・・サンプラ、6・・・並列・直列データ変換器、7・
・・データ記憶回路、8・・・制御回路、11・・・基
準信号発生器、12・・・位相周波数検出器、13・・
・電圧制御発振器、14・・・固定分周器、15・・・
可変分周器。 第1図 第2図
Claims (2)
- (1)夫々所要の出力信号を発生する基準信号発生器及
び電圧制御発振器と、前記基準信号発振器の出力信号を
分周しかつその分周数を2値に変更できる切替式分周器
と、予め記憶させた分周数の切替パターンを前記切替式
分周器に供給する制御系の回路と、前記基準信号発生器
の出力信号で電圧制御発振器の出力信号をサンプリング
するサンプラと、前記切替式分周器とサンプラの各出力
信号の位相誤差を検出し、この誤差信号を前記電圧制御
発振器に負帰還させかつ電圧制御発振器の出力信号周波
数を変更可能な位相周波数検出器とを備えることを特徴
とする周波数シンセサイザ。 - (2)切替式分周器は前記制御系の回路から出力される
パルスパターンに従って基準信号発生器の出力信号を分
周し、前記制御系の回路は、サンプラの出力信号のパル
スパターンを予め記憶しておくデータ記憶回路と、この
パルスパターンを切替式分周器の出力信号に同期して切
替式分周器に送る並列・直列データ変換器と、電圧制御
発振器の出力信号を設定するためにデータ記憶回路の分
周数切替データを選択する制御回路とを備えてなる特許
請求の範囲第1項記載の周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61191612A JPS6348016A (ja) | 1986-08-18 | 1986-08-18 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61191612A JPS6348016A (ja) | 1986-08-18 | 1986-08-18 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6348016A true JPS6348016A (ja) | 1988-02-29 |
Family
ID=16277529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61191612A Pending JPS6348016A (ja) | 1986-08-18 | 1986-08-18 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6348016A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033517A (ja) * | 1989-05-31 | 1991-01-09 | Matsushita Electric Ind Co Ltd | クロック発生装置 |
JPH049747A (ja) * | 1990-04-27 | 1992-01-14 | Shimadzu Corp | 原子吸光分光光度計 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS509360A (ja) * | 1973-05-23 | 1975-01-30 | ||
JPS536151B2 (ja) * | 1971-10-27 | 1978-03-04 | ||
JPS57112136A (en) * | 1980-12-29 | 1982-07-13 | Nec Corp | Frequency synthesizer |
-
1986
- 1986-08-18 JP JP61191612A patent/JPS6348016A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS536151B2 (ja) * | 1971-10-27 | 1978-03-04 | ||
JPS509360A (ja) * | 1973-05-23 | 1975-01-30 | ||
JPS57112136A (en) * | 1980-12-29 | 1982-07-13 | Nec Corp | Frequency synthesizer |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033517A (ja) * | 1989-05-31 | 1991-01-09 | Matsushita Electric Ind Co Ltd | クロック発生装置 |
JPH049747A (ja) * | 1990-04-27 | 1992-01-14 | Shimadzu Corp | 原子吸光分光光度計 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007189455A (ja) | 位相比較回路およびそれを用いたpll周波数シンセサイザ | |
JPH10173719A (ja) | Pam方式通信装置のタイミング制御回路 | |
JPS6348016A (ja) | 周波数シンセサイザ | |
JPH0645930A (ja) | 周波数シンセサイザ | |
JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
JP2877185B2 (ja) | クロック発生器 | |
EP0213636A2 (en) | Frequency synthesizer of a phase-locked type with a sampling circuit | |
JPH0548453A (ja) | 周波数シンセサイザ | |
JPS5881337A (ja) | 周波数シンセサイザ | |
JPH0832350A (ja) | 周波数シンセサイザ | |
JPS6059822A (ja) | 周波数変換回路 | |
JPH0758636A (ja) | 周波数シンセサイザ | |
JP2000148281A (ja) | クロック選択回路 | |
JPS62146020A (ja) | Pll周波数シンセサイザ | |
JPS6236944A (ja) | 搬送波再生方式 | |
JPH0786931A (ja) | 周波数シンセサイザ | |
JP2940220B2 (ja) | Fsk変調器 | |
JPH05199498A (ja) | クロツク発生回路 | |
JPS6333739B2 (ja) | ||
JPH0659030B2 (ja) | 周波数シンセサイザ | |
JP3035755B2 (ja) | 位相同期回路 | |
JPH08265148A (ja) | 周波数シンセサイザ | |
JPH07283730A (ja) | 位相同期発振器 | |
JPH06334516A (ja) | Pll回路 | |
JPH0653952A (ja) | 576kHzクロック生成回路 |