JPS6337707A - 微分回路 - Google Patents
微分回路Info
- Publication number
- JPS6337707A JPS6337707A JP18149086A JP18149086A JPS6337707A JP S6337707 A JPS6337707 A JP S6337707A JP 18149086 A JP18149086 A JP 18149086A JP 18149086 A JP18149086 A JP 18149086A JP S6337707 A JPS6337707 A JP S6337707A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential
- circuit
- constant
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004069 differentiation Effects 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、微分定数を選択可能にした微分回路に係り
、特に、微分定数の選択切換えに関する。
、特に、微分定数の選択切換えに関する。
フロッピィディスクなどの磁気記録メディアの磁気記録
再生装置には、磁気記録メディアに磁気記録されたデー
タを読み出すための読出し回路が設置されている。
再生装置には、磁気記録メディアに磁気記録されたデー
タを読み出すための読出し回路が設置されている。
この読出し回路は、たとえば、第2図に示すように、磁
気記録メディアの記fi!気を磁気ヘッドのコイル2に
よって検出し、その検出電圧を増幅器4で増幅した後、
ローパスフィルタ6を通過させて高域成分を除いて、微
分回路8で微分する。
気記録メディアの記fi!気を磁気ヘッドのコイル2に
よって検出し、その検出電圧を増幅器4で増幅した後、
ローパスフィルタ6を通過させて高域成分を除いて、微
分回路8で微分する。
この微分回路8の微分出力は、コンパレータ13によっ
て波形を成形し、タイムドメインフィルタ14によって
不要信号成分を除いた後、出力回路1Gを経て出力端子
18からリードデータパルスを得ている。
て波形を成形し、タイムドメインフィルタ14によって
不要信号成分を除いた後、出力回路1Gを経て出力端子
18からリードデータパルスを得ている。
ところで、フロッピィディスクドライブには、記録密度
切損えを可能にしたものがある。たとえば、1枚のディ
スク当りIMB、 2MBを切り換えられるようにし、
従来からの記録密度と互換性を取る場合にはIMBの密
度で使用し、互換性に関係なく高密度で使用したい場合
には2MBを用いる。
切損えを可能にしたものがある。たとえば、1枚のディ
スク当りIMB、 2MBを切り換えられるようにし、
従来からの記録密度と互換性を取る場合にはIMBの密
度で使用し、互換性に関係なく高密度で使用したい場合
には2MBを用いる。
そこで、記録密度の切換えに応じて微分定数の最適化を
図る必要がある。その場合、微分回路8では定数10を
、たとえば、2段階に設定しておき、記録密度に応じて
微分定数を切り換えてその最適化を図っている。
図る必要がある。その場合、微分回路8では定数10を
、たとえば、2段階に設定しておき、記録密度に応じて
微分定数を切り換えてその最適化を図っている。
そのため、微分回路8は、第3図に示すように、入力端
子2Qa、20bに対して微分すべき信号を加え、入力
端子20aに加えられた入力信号をトランジスタ22お
よび定電流源24からなるエミッタフォロワ回路を通し
てトランジスタ26のベースに加えるとともに、入力端
子20bに加えられた入力信号をトランジスタ28およ
び定電流源30からなるエミッタフォロワ回路を通して
トランジスタ32のベースに加えている。そして、各ト
ランジスタ26.32は、各エミッタに形成した端子3
4a、34b間に、第2図中の定数10に相当する微分
定数を設定する2つのインピーダンス素子1112を直
列に接続するとともに、抵抗36.38および定電流源
40.42を以て差動回路を構成し、各トランジスタ2
6.32のコレクタ側に微分出力を取り出す出力端子4
4a、44bを設けている。そして、インピーダンス素
子11の両端にはスイッチング素子としての電界効果ト
ランジスタ(FET)46を並列に接続し、入力端子4
8に対してFET46を導通または遮断する切換信号S
wを加えて、FET46を導通させてトランジスタ26
.32のエミッタ間にインピーダンス素子12、FET
46を遮断させてインピーダンス素子11.12を挿入
して、インピーダンスZ2による微分定数とインピーダ
ンスZl +22による微分定数とを選択的に切り換え
ている。
子2Qa、20bに対して微分すべき信号を加え、入力
端子20aに加えられた入力信号をトランジスタ22お
よび定電流源24からなるエミッタフォロワ回路を通し
てトランジスタ26のベースに加えるとともに、入力端
子20bに加えられた入力信号をトランジスタ28およ
び定電流源30からなるエミッタフォロワ回路を通して
トランジスタ32のベースに加えている。そして、各ト
ランジスタ26.32は、各エミッタに形成した端子3
4a、34b間に、第2図中の定数10に相当する微分
定数を設定する2つのインピーダンス素子1112を直
列に接続するとともに、抵抗36.38および定電流源
40.42を以て差動回路を構成し、各トランジスタ2
6.32のコレクタ側に微分出力を取り出す出力端子4
4a、44bを設けている。そして、インピーダンス素
子11の両端にはスイッチング素子としての電界効果ト
ランジスタ(FET)46を並列に接続し、入力端子4
8に対してFET46を導通または遮断する切換信号S
wを加えて、FET46を導通させてトランジスタ26
.32のエミッタ間にインピーダンス素子12、FET
46を遮断させてインピーダンス素子11.12を挿入
して、インピーダンスZ2による微分定数とインピーダ
ンスZl +22による微分定数とを選択的に切り換え
ている。
ところで、このような微分回路では、微分定数の切換え
をFET46で行っており、微分定数の切換えのために
差動回路を構成するICに対して、外付は部品として、
別途、電界効果トランジスタを用意する必要があった。
をFET46で行っており、微分定数の切換えのために
差動回路を構成するICに対して、外付は部品として、
別途、電界効果トランジスタを用意する必要があった。
そこで、この発明は、このような外付は部品としての電
界効果トランジスタを不要にした微分回路を提供しよう
とするものである。
界効果トランジスタを不要にした微分回路を提供しよう
とするものである。
この発明の微分回路は、第1図に示すよ°うに、差動回
路を構成する能動素子(トランジスタ50a、50b、
50C)に対して任意の微分定数を設定する複数のイン
ピーダンス素子51.52を設置し、能動素子(トラン
ジスタ50a、50b、50C)の動作を選択的に切り
換えて特定の微分定数を設定するようにしたものである
。
路を構成する能動素子(トランジスタ50a、50b、
50C)に対して任意の微分定数を設定する複数のイン
ピーダンス素子51.52を設置し、能動素子(トラン
ジスタ50a、50b、50C)の動作を選択的に切り
換えて特定の微分定数を設定するようにしたものである
。
このように構成すると、能動素子(トランジスタ50
a、 50 b、 50 c)の動作を切り換えて、動
作状態になる能動素子同士で差動回路を構成することに
より、インピーダンス素子51またはインピーダンス5
1.52を選択して、特定の微分定数が設定され、外付
は部品としての電界効果ト。
a、 50 b、 50 c)の動作を切り換えて、動
作状態になる能動素子同士で差動回路を構成することに
より、インピーダンス素子51またはインピーダンス5
1.52を選択して、特定の微分定数が設定され、外付
は部品としての電界効果ト。
ランジスタは不要になる。
以下、この発明の実施例を図面を参照して説明する。
第1図は、この発明の微分回路の実施例を示す。
この微分回路は、差動回路を構成するための能動素子と
してトランジスタ50a、50b、50Gを設置すると
ともに、端子54a、54b間に第1の微分定数を設定
する第1のインピーダンス素子51、端子54b、54
C間に第2の微分定数を設定する第2のインピーダンス
素子52を設置している。この実施例では、トランジス
タ50aを動作状態に置き、トランジスタ50b、50
cの動作を動作切換回路56によって選択的に切り換え
て、トランジスタ50a、50bの差動回路にインピー
ダンス素子51、トランジスタ50a、50cの差動回
路にインピーダンス素子51.52を付加するようにし
ている。
してトランジスタ50a、50b、50Gを設置すると
ともに、端子54a、54b間に第1の微分定数を設定
する第1のインピーダンス素子51、端子54b、54
C間に第2の微分定数を設定する第2のインピーダンス
素子52を設置している。この実施例では、トランジス
タ50aを動作状態に置き、トランジスタ50b、50
cの動作を動作切換回路56によって選択的に切り換え
て、トランジスタ50a、50bの差動回路にインピー
ダンス素子51、トランジスタ50a、50cの差動回
路にインピーダンス素子51.52を付加するようにし
ている。
そして、トランジスタ50aのベース側には、トランジ
スタ56、定電流源を構成するトランジスタ58および
抵抗60からなる入力回路が設置されており、入力端子
62Aに加えられた入力信号はトランジスタ56のベー
ス・エミッタ間を介してトランジスタ50aのベースに
加えられる。
スタ56、定電流源を構成するトランジスタ58および
抵抗60からなる入力回路が設置されており、入力端子
62Aに加えられた入力信号はトランジスタ56のベー
ス・エミッタ間を介してトランジスタ50aのベースに
加えられる。
トランジスタ50aにはコレクタ側に負荷抵抗64を設
置してエミッタ側に定電流源を構成するトランジスタ6
3および抵抗66が設置されている。トランジスタ68
および抵抗70.72は定電流源を構成し、トランジス
タ58.63.68は電流ミラー回路を構成しているの
で、トランジスタ68に流れる定電流に比例した電流が
各トランジスタ58.63を通してトランジスタ50a
、56に供給される。
置してエミッタ側に定電流源を構成するトランジスタ6
3および抵抗66が設置されている。トランジスタ68
および抵抗70.72は定電流源を構成し、トランジス
タ58.63.68は電流ミラー回路を構成しているの
で、トランジスタ68に流れる定電流に比例した電流が
各トランジスタ58.63を通してトランジスタ50a
、56に供給される。
トランジスタ50bのベース側には、トランジスタ74
.76、定電流源を構成するトランジスタ78および抵
抗80からなる入力回路が設置され、また、トランジス
タ50cのベース側にはトランジスタ74を含んでトラ
ンジスタ82、定電流源を構成するトランジスタ84お
よび抵抗86からなる入力回路が設置されている。した
がって、入力端子62Bに加えられた入力信号は、トラ
ンジスタ74のベース・エミッタ間およびトランジスタ
76のコレクタ・エミッタ間を介してトランジスタ50
bのベースに、また、トランジスタ74のベース・エミ
ッタ間およびトランジスタ82のコレクタ・エミッタ間
を介してトランジスタ50cのベースに加えられる。こ
の場合、トランジスタ50bには、コレクタ側に負荷抵
抗88を設置してエミッタ側に定電流源を構成するトラ
ンジスタ90および抵抗92、トランジスタ50cには
コレクタ側に共通の抵抗88を置いて、エミッタ側に定
′を流源を構成するトランジスタ94および抵抗96が
設置されている。そして、トランジスタ98および抵抗
100.102は定電流源を構成しており、トランジス
タ78.9o、98は電流ミラー回路を構成しているか
ら、トランジスタ98に流れる定電流に比例する電流が
トランジスタ78を通してトランジスタ76、トランジ
スタ90を通してトランジスタ50bに供給される。同
様に、トランジスタ104および抵抗106.108も
定電流源を構成しており、トランジスタ84.94.1
04は電流ミラー回蕗を構成しているから、トランジス
タ104に流れる定電流に比例する電流がトランジスタ
84を通してトランジスタ74.82、トランジスタ9
4を通してトランジスタ50cに供給される。
.76、定電流源を構成するトランジスタ78および抵
抗80からなる入力回路が設置され、また、トランジス
タ50cのベース側にはトランジスタ74を含んでトラ
ンジスタ82、定電流源を構成するトランジスタ84お
よび抵抗86からなる入力回路が設置されている。した
がって、入力端子62Bに加えられた入力信号は、トラ
ンジスタ74のベース・エミッタ間およびトランジスタ
76のコレクタ・エミッタ間を介してトランジスタ50
bのベースに、また、トランジスタ74のベース・エミ
ッタ間およびトランジスタ82のコレクタ・エミッタ間
を介してトランジスタ50cのベースに加えられる。こ
の場合、トランジスタ50bには、コレクタ側に負荷抵
抗88を設置してエミッタ側に定電流源を構成するトラ
ンジスタ90および抵抗92、トランジスタ50cには
コレクタ側に共通の抵抗88を置いて、エミッタ側に定
′を流源を構成するトランジスタ94および抵抗96が
設置されている。そして、トランジスタ98および抵抗
100.102は定電流源を構成しており、トランジス
タ78.9o、98は電流ミラー回路を構成しているか
ら、トランジスタ98に流れる定電流に比例する電流が
トランジスタ78を通してトランジスタ76、トランジ
スタ90を通してトランジスタ50bに供給される。同
様に、トランジスタ104および抵抗106.108も
定電流源を構成しており、トランジスタ84.94.1
04は電流ミラー回蕗を構成しているから、トランジス
タ104に流れる定電流に比例する電流がトランジスタ
84を通してトランジスタ74.82、トランジスタ9
4を通してトランジスタ50cに供給される。
また、トランジスタ110および抵抗112.114は
、バイアス用の定電流源を構成しており、この定電流源
のトランジスタ110に対してトランジスタ116およ
び抵抗118、トランジスタ120および抵抗122は
電流ミラー回路を構成いるので、トランジスタ110に
流れる定電流に比例する電流がトランジスタ116を通
してトランジスタ82のベース、トランジスタ120を
通してトランジスタ76のベースにそれぞれ供給される
。
、バイアス用の定電流源を構成しており、この定電流源
のトランジスタ110に対してトランジスタ116およ
び抵抗118、トランジスタ120および抵抗122は
電流ミラー回路を構成いるので、トランジスタ110に
流れる定電流に比例する電流がトランジスタ116を通
してトランジスタ82のベース、トランジスタ120を
通してトランジスタ76のベースにそれぞれ供給される
。
そして、動作切換回路56は、スイッチング素子として
のトランジスタ124.126.128.130.13
2.134および抵抗136.138.140.142
.144.146で構成されており、トランジスタ13
0.132.134のベースには切換信号Swが直接入
力され、また、トランジスタ124.126.128の
ベースには切換信号Swがインバータ148で反転させ
て加えられる。
のトランジスタ124.126.128.130.13
2.134および抵抗136.138.140.142
.144.146で構成されており、トランジスタ13
0.132.134のベースには切換信号Swが直接入
力され、また、トランジスタ124.126.128の
ベースには切換信号Swがインバータ148で反転させ
て加えられる。
したがって、このような微分回路において、切換信号3
wが高電位(H)の場合、トランジスタ130.132
.134は導通状態、トランジスタ124.126.1
28は遮断状態になり、トランジスタ50bおよびその
入力回路側のトランジスタ74.76が動作状態となる
。この場合、トランジスタ50a、50bによって差動
回路が構成されるとともに、インピーダンス素子51が
選択されて、インピーダンス素子51のインピーダンス
Z1によって設定された微分定数による微分動作が行わ
れ、入力端子62A、62Bに加えられた入力信号の微
分出力が出力端子150A、150Bから取り出される
。
wが高電位(H)の場合、トランジスタ130.132
.134は導通状態、トランジスタ124.126.1
28は遮断状態になり、トランジスタ50bおよびその
入力回路側のトランジスタ74.76が動作状態となる
。この場合、トランジスタ50a、50bによって差動
回路が構成されるとともに、インピーダンス素子51が
選択されて、インピーダンス素子51のインピーダンス
Z1によって設定された微分定数による微分動作が行わ
れ、入力端子62A、62Bに加えられた入力信号の微
分出力が出力端子150A、150Bから取り出される
。
また、切換信号Swが低電位(L)の場合、トランジス
タ124.126.128は導通状態、トランジスタ1
30.132.134は遮断状態になり、トランジスタ
50bに対してトランジスタ50cおよびその入力回路
側のトランジスタ74.82が動作状態となる。この場
合、トランジスタ50a、50cによって差動回路が構
成されるとともに、インピーダンス素子51.52が選
択されて、インピーダンス素子51.52のインピーダ
ンスZ + +22によって設定された微分定数による
微分動作が行われ、入力端子62 A、62Bに加えら
れた入力信号の微分出力が出力端子150A、150B
から取り出される。
タ124.126.128は導通状態、トランジスタ1
30.132.134は遮断状態になり、トランジスタ
50bに対してトランジスタ50cおよびその入力回路
側のトランジスタ74.82が動作状態となる。この場
合、トランジスタ50a、50cによって差動回路が構
成されるとともに、インピーダンス素子51.52が選
択されて、インピーダンス素子51.52のインピーダ
ンスZ + +22によって設定された微分定数による
微分動作が行われ、入力端子62 A、62Bに加えら
れた入力信号の微分出力が出力端子150A、150B
から取り出される。
このようにトランジスタ50aに対してトランジスタ5
0b、50cの動作を動作切換回路56によって切り換
えることにより、インピーダンス素子51.52を選択
し、このインピーダンス素子51.52の選択によって
特定の微分定数を設定することができる。しかも、動作
切換回路56は、差動回路を構成するトランジスタ50
a、50b、50cなどの素子とともに共通のIC上に
形成することができる。
0b、50cの動作を動作切換回路56によって切り換
えることにより、インピーダンス素子51.52を選択
し、このインピーダンス素子51.52の選択によって
特定の微分定数を設定することができる。しかも、動作
切換回路56は、差動回路を構成するトランジスタ50
a、50b、50cなどの素子とともに共通のIC上に
形成することができる。
なお、第1図に示した微分回路のインピーダンス素子5
1.52は、端子54a、54b間にインピーダンスZ
1のインピーダンス素子51、端子54a、54a間に
インピーダンスZ3の他のインピーダンス素子を接続し
、トランジスタ50a、50bからなる差動回路にイン
ピーダンス素子51による微分定数、トランジスタ50
a、50Cからなる差動回路にインピーダンスZ3の他
のインピーダンス素子による微分定数を設定してもよい
。この場合、端子54a、54a間に接続したインピー
ダンス素子のインピーダンスZ3は、インピーダンス素
子51とインピーダンス素子52との直列インピーダン
スZl +Zzと等しい値に設定する。
1.52は、端子54a、54b間にインピーダンスZ
1のインピーダンス素子51、端子54a、54a間に
インピーダンスZ3の他のインピーダンス素子を接続し
、トランジスタ50a、50bからなる差動回路にイン
ピーダンス素子51による微分定数、トランジスタ50
a、50Cからなる差動回路にインピーダンスZ3の他
のインピーダンス素子による微分定数を設定してもよい
。この場合、端子54a、54a間に接続したインピー
ダンス素子のインピーダンスZ3は、インピーダンス素
子51とインピーダンス素子52との直列インピーダン
スZl +Zzと等しい値に設定する。
また、各実施例の微分回路は、第2図に示した磁気記録
再生装置の読出し回路以外にも用いることができる。
再生装置の読出し回路以外にも用いることができる。
以上説明したように、この発明によれば、微分定数の切
換えを能動素子の動作の切換えによって行うので、FE
Tなどの外部接続されたスイッチング素子が不要になり
、構成の簡略化およびIC化を図ることができる。
換えを能動素子の動作の切換えによって行うので、FE
Tなどの外部接続されたスイッチング素子が不要になり
、構成の簡略化およびIC化を図ることができる。
第1図はこの発明の微分回路の実施例を示す回路図、第
2図は一般的な磁気記録再生装置の読出し回路を示すブ
ロック図、第3図は第2図に示した磁気記録再生装置の
読出し回路における微分回路の従来例を示す回路図であ
る。 50a、50b、50c・・・能動素子としてのトラン
ジスタ、51.52・・・インピーダンス素子。
2図は一般的な磁気記録再生装置の読出し回路を示すブ
ロック図、第3図は第2図に示した磁気記録再生装置の
読出し回路における微分回路の従来例を示す回路図であ
る。 50a、50b、50c・・・能動素子としてのトラン
ジスタ、51.52・・・インピーダンス素子。
Claims (1)
- 差動回路を構成する複数の能動素子に対して任意の微分
定数を設定した複数のインピーダンス素子を設置し、前
記能動素子の動作を選択的に切り換えて特定の微分定数
を設定することを特徴とする微分回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61181490A JPH0773179B2 (ja) | 1986-08-01 | 1986-08-01 | 微分回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61181490A JPH0773179B2 (ja) | 1986-08-01 | 1986-08-01 | 微分回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6337707A true JPS6337707A (ja) | 1988-02-18 |
JPH0773179B2 JPH0773179B2 (ja) | 1995-08-02 |
Family
ID=16101667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61181490A Expired - Fee Related JPH0773179B2 (ja) | 1986-08-01 | 1986-08-01 | 微分回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0773179B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04217113A (ja) * | 1990-02-26 | 1992-08-07 | Internatl Business Mach Corp <Ibm> | 等化回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5543652A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Form jam processing system |
JPS5626169A (en) * | 1979-08-08 | 1981-03-13 | San Ei Chem Ind Ltd | Method for imparting heat stability, etc. to "shibire-kuzuukon" |
JPS6090411A (ja) * | 1983-10-07 | 1985-05-21 | Hitachi Ltd | フイルタ集積回路 |
-
1986
- 1986-08-01 JP JP61181490A patent/JPH0773179B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5543652A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Form jam processing system |
JPS5626169A (en) * | 1979-08-08 | 1981-03-13 | San Ei Chem Ind Ltd | Method for imparting heat stability, etc. to "shibire-kuzuukon" |
JPS6090411A (ja) * | 1983-10-07 | 1985-05-21 | Hitachi Ltd | フイルタ集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04217113A (ja) * | 1990-02-26 | 1992-08-07 | Internatl Business Mach Corp <Ibm> | 等化回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0773179B2 (ja) | 1995-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940009953A (ko) | 자기저항효과형 헤드용 기록재생장치 | |
JPS6337707A (ja) | 微分回路 | |
JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
USRE35305E (en) | Amplification circuit with a determined input impedance and various transconductance values | |
US4868691A (en) | Recording or reproducing apparatus | |
US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
KR890002858A (ko) | 기록재생절환회로 | |
EP0082403A3 (en) | Transistorizd read/write amplifier for a magnetic storage | |
JP2541992B2 (ja) | Vtrコントロ−ルヘツドアンプ | |
JPH0441450Y2 (ja) | ||
JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
JP2603647Y2 (ja) | 記録再生切換回路 | |
US6185060B1 (en) | Changeover circuit in tape recorder | |
JPS6112614Y2 (ja) | ||
JPS6125056Y2 (ja) | ||
JPH0775047B2 (ja) | 信号処理回路 | |
KR880003041Y1 (ko) | 녹음과 재생의 공용회로 | |
JP2966631B2 (ja) | 記録装置 | |
JPS5935864Y2 (ja) | カセツトテ−プレコ−ダ | |
JPH0638492Y2 (ja) | アナログスイッチ回路 | |
JPH0528596Y2 (ja) | ||
JPH0546340Y2 (ja) | ||
JPH07220206A (ja) | 磁気抵抗効果素子再生回路 | |
JPS59207715A (ja) | 増幅器 | |
JPS60247807A (ja) | 磁気記録回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |