JPH0441450Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、磁気記憶装置のリードライト回路に
係り、とくに同一の磁気ヘツドで読出しおよび書
き込みを行なう磁気記憶装置のリードライト回路
に関する。

フロツピーデイスク（フレキシブルデイスク）
装置その他の磁気記憶装置では、同一の磁気ヘツ
ドで読み出しと書き込みを行なうようにすること
が多い。一方、この方式は、ヘツド重量の軽減お
よび構造の簡素化等に際しては利にかなつている
が、読出し時のＳ／Ｎ比があまり良くないという
欠点があり、これに対する対策が装置設計上の一
つの難点とされていた。

本考案の目的は、上述した欠点を改善し、高い
Ｓ／Ｎ比を容易に得ることができる磁気記憶装置
のリードライト回路を提供することにある。

このため、本考案では、同一の磁気ヘツドで読
み出しおよび書き込みを行なう磁気記憶装置のリ
ードライト回路において、前記磁気ヘツドのコイ
ルの中点を、バオパスコンデンサを介して接地
し、これによつて前記目的を達成しようとするも
のである。

以下、本考案の一実施例を添付図面に従つて説
明する。

第１図において、２は読み出しおよび書き込み
を行なうための磁気ヘツドを示す。読み出し時に
おいては、この磁気ヘツド２の出力は、まずデイ
クリートタイプのプリアンプ４（詳細は第２図参
照）にて所定レベルまで増幅されたのちビデオア
ンプ５にて大きく増幅され、次いで、ローパスフ
イルタ６、微分器７、ゼロクロスデテクタ８を経
たのち波形整形回路９にて波形成形され、リード
データとして出力されるようになつている。この
ように構成された読み出し回路１における前記磁
気ヘツド２のコイルの中点２Ａは、バイパスコン
デンサ３を介して接地されている。また、この中
点２Ａには、後述する書き込み時に機能するライ
トパワ切換トランジスタ１０が接続され、ライト
ゲート信号に制御される構成となつている。

前記磁気ヘツド２の入出力端子には、FETス
イツチ回路３０を介して書き込み回路５１が接続
されている。FETスイツチ回路３０は、FET２
０，２１を中心として構成され、前述した読出し
動作時に書き込み回路の切離しを行つて当該読出
し動作時のＳ／Ｎ比を向上せしめる機能を有して
いる。なお、このFETスイツチ回路３０におい
て、２２，２３はゲート・ソース間に接続された
抵抗、２４，２５は順方向電流阻止用のダイオー
ド、２６はFET断続トランジスタ、２７はその
コレクタ抵抗、２８はエミツタ・ベース間に接続
された抵抗、２９はベース抵抗である。又、前記
書き込み回路５１において、１０はライトパワ切
換トランジスタ、１１はエミツタ・ベース間に接
続された抵抗、１２はベース抵抗、１３はＤフリ
ツプフロツプで構成された１／２分周器、１４，
１５，１６はバツフア、１７，１８はライトドラ
イバ、１９はライトドライバ断続トランジスタを
示す。

このような構成を備えた第１図の実施例は、以
下の如く動作する。

まず、書き込み時は、ライトゲート信号（アク
テイブロウ）が、ライトパワ切換トランジスタ１
０、プリアンプ４、FET断続トランジスタ２６、
ライトドライバ断続トランジスタ１９および波形
整形器９へ各々印加される。この結果、プリアン
プ４は、その回路中のトランジスタのベース・エ
ミツタ間が短絡されて増幅動作を停止し（第２図
参照）、また波形整形器９も回路中のICの内の一
つのイネーブル端子（図示せず）がローレベルに
なることによつてその動作を停止し、これによつ
て書き込み信号の読出し回路１への流入が阻止さ
れる。また、ライトパワ切換トランジスタ１０が
導通することにより、電源電圧＋Ｖが磁気ヘツド
２のコイルの中点２Ａに印加される。更にまた、
FET断続トランジスタ２６が導通して当該トラ
ンジスタ２６のコレクタ側が略＋Vcに近い正電
位となり、これがため前記ダイオード２４，２５
が遮断されて前記FET２０，２１が導通する。
同時に前記ライトドライバ断続トランジスタ１９
も導通する。このため、書き込み回路５１は書き
込み可能な状態になる。

かかる状態でライトデータが供給されると、こ
のデータはＤフリツプフロツプ１３で１／２に分
周され出力Ｑおよび信号となる。この信号がバ
ツフア１４，１５を介してライトドライバ１７及
び１８に供給される。そして、該ライトドライバ
１７および１８は、このＱおよび信号に従つて
断続され、これによつて前記磁気ヘツド２のコイ
ルに書き込み用の励磁電流が流される。

一方、読出し時は、ライトゲート信号が遮断さ
れる結果、この信号を受けていた前記各回路が逆
の状態になる。すなわち、プリアンプ４および波
形整形器９は作動状態となるが、ライトパワ切換
トランジスタ１０、FET２０，２１およびライ
トドライバ断続トランジスタ１９が遮断状態とな
り、これによつて読出し回路１のみが動作した状
態となる。

かかる状態で例えばフロツピーデイスク等の回
転に伴つて磁気ヘツド２のコイルの両端に発生し
た微少な出力信号は、まずプリアンプ４で増幅さ
れ、更にビデオアンプ５で増幅されたのちローパ
スフイルタ６に供給され、ここで余分な高域成分
が除去される。次いで、このローパスフイルタ６
を通過した信号は、微分器７にて微分され、その
ピークポイントが微分後の波形のゼロクロスポイ
ントに中継される。このゼロクロスポイントはゼ
ロクロスデテクタ８で検出され、その出力パルス
が波形整形器９によつて所定幅および所定波高の
パルスに整形され、リードデータとして送出され
る。

而して、前述したように従来のリードライト回
路は、この読出し動作時におけるＳ／Ｎ比が悪か
つたが、本実施例では、磁気ヘツド２のコイルの
中点２Ａをバイパスコンデンサ３を介して接地し
てあるため、読出し動作時に混入する種々の雑
音、たとえば書き込み回路５１の各トランジスタ
の洩れ電流により磁気ヘツド２に生じる雑音等は
ほぼ完全に除去され、これによりＳ／Ｎ比が大幅
に改善された。考案者らが実際にシンクロスコー
プによつてビデオアンプ５の出力波形を観測した
ところでは、従来の回路では、62.5KHzとしてお
いたデータ信号が、ノイズの中に殆んど隠されて
しまつており識別困難となつていた。しかしなが
ら本実施例の場合は、前述したFETスイツチ回
路３０を使用しない場合であつても、この62.5K
Hzとしたデータ信号が極めて明瞭に現われ、従来
の回路とは顕著な差異がみられた。

なお、上記実施例では、プリアンプ４をデイス
クリートタイプとして第２図に示す回路構成を採
用し、これによつて十分な広帯域とすると共に、
初段をFET又は低雑音のトランジスタを採用し
てより一層のＳ／Ｎ比の向上を図つているが、本
考案は必ずしもプリアンプ４をデイスクリートタ
イプのものに限定するものではない。

以上のように、本考案によると、同一の磁気ヘ
ツドで読み出しおよび書込みを行なう磁気記憶装
置のリードライト回路において、前記磁気ヘツド
のコイルの中点を、バオパスコンデンサを介して
接地したので、読出し時におけるヘツド出力の
Ｓ／Ｎ比を大幅に改善し、これによつて鮮明な読
出し信号を得ることができるという実用的な磁気
記憶装置のリードライト回路を提供することがで
きる。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツク図、
第２図は第１図内のプリアンプの詳細を示す回路
図である。 ２……磁気ヘツド、２Ａ……磁気ヘツドのコイ
ルの中点、３……バイパスコンデンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 同一の磁気ヘツドで読み出しおよび書き込みを
   行なう磁気記憶装置のリードライト回路におい
   て、前記磁気ヘツドのコイルの中点を、バイパス
   コンデンサを介して接地したことを特徴とする磁
   気記憶装置のリードライト回路。