JPS6336547A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6336547A JPS6336547A JP17884386A JP17884386A JPS6336547A JP S6336547 A JPS6336547 A JP S6336547A JP 17884386 A JP17884386 A JP 17884386A JP 17884386 A JP17884386 A JP 17884386A JP S6336547 A JPS6336547 A JP S6336547A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- interlayer insulating
- mask
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229920001721 polyimide Polymers 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000010936 titanium Substances 0.000 claims abstract description 16
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000009719 polyimide resin Substances 0.000 claims abstract description 11
- 238000001020 plasma etching Methods 0.000 claims abstract description 7
- 238000004544 sputter deposition Methods 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 239000010410 layer Substances 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に眉間膜とし
てシリコン含有ポリイミド系樹脂を使用した多層配線に
おけるスルーホールの形成方法に関する。
てシリコン含有ポリイミド系樹脂を使用した多層配線に
おけるスルーホールの形成方法に関する。
近年の半導体装置のａ細化、高集積化に伴って多層配線
構造が多用されている。この多層配線構造は、下層配線
の上に層間絶縁膜を形成し、この上に上層配線を形成し
ており、上、下の配線は層間絶縁膜に形成したスルーホ
ールを通して相互に電気接続を行っている。この層間絶
縁膜には種々の材質が使用されてきたが、最近ではポリ
イミド系樹脂膜も利用されている。
構造が多用されている。この多層配線構造は、下層配線
の上に層間絶縁膜を形成し、この上に上層配線を形成し
ており、上、下の配線は層間絶縁膜に形成したスルーホ
ールを通して相互に電気接続を行っている。この層間絶
縁膜には種々の材質が使用されてきたが、最近ではポリ
イミド系樹脂膜も利用されている。
従来、このポリイミド系樹脂を層間絶縁膜に使用する場
合、これにスルーホールを開設するためのエツチングマ
スクとしては、シリカフィルム。
合、これにスルーホールを開設するためのエツチングマ
スクとしては、シリカフィルム。
アルミニウム膜等が用いられている。しかし、シリコン
含有ポリイミド系樹脂膜は、エツチングガスとしてＯｔ
にＦ系のものを混合するので、ＳｉＯ２系の材料は使用
することができず、したがってこれまではアルミニウム
が用いられている。
含有ポリイミド系樹脂膜は、エツチングガスとしてＯｔ
にＦ系のものを混合するので、ＳｉＯ２系の材料は使用
することができず、したがってこれまではアルミニウム
が用いられている。
上述した従来のエツチング方法では、マスク材としてア
ルミニウムを用いてシリコン含有ポリイミド系樹脂膜の
エツチングを行うと、アルミニウムは０２ガスでもＦ系
ガスでも揮発性のない物質であるため、エツチング中に
スパッタされ、このスパッタされたアルミニウムがエツ
チング面に再付着するという問題が生じる。このため、
エツチングの進行が阻害され、良好なエツチングが困難
になる。
ルミニウムを用いてシリコン含有ポリイミド系樹脂膜の
エツチングを行うと、アルミニウムは０２ガスでもＦ系
ガスでも揮発性のない物質であるため、エツチング中に
スパッタされ、このスパッタされたアルミニウムがエツ
チング面に再付着するという問題が生じる。このため、
エツチングの進行が阻害され、良好なエツチングが困難
になる。
また、アルミニウムに代えて、タングステン。
モリブデン等の材料をマスクに使用することが考えられ
ているが、この種の材料はＦ系によるエツチングスピー
ドが大きく、エツチングの進行とともにマスク形状が損
傷され、良好なパターンのエツチングが行われなくなる
という問題もある。
ているが、この種の材料はＦ系によるエツチングスピー
ドが大きく、エツチングの進行とともにマスク形状が損
傷され、良好なパターンのエツチングが行われなくなる
という問題もある。
本発明の半導体装置の製造方法は、エツチング面への再
付着や残渣の発生を防止するとともに良好なパターン形
状のスルーホールを開設することを可能とするものであ
る。
付着や残渣の発生を防止するとともに良好なパターン形
状のスルーホールを開設することを可能とするものであ
る。
本発明の半導体装置の製造方法は、多層配線構造の層間
絶縁膜にシリコン含有ポリイミド系樹脂を用い、この層
間絶縁膜に０２ガスとＦ系のガスの混合ガスを用いたリ
アクティブイオンエッチング（ＲＩＥ）法でスルーホー
ルを開設する際に、マスク材にチタン膜を用いることを
特徴としている。
絶縁膜にシリコン含有ポリイミド系樹脂を用い、この層
間絶縁膜に０２ガスとＦ系のガスの混合ガスを用いたリ
アクティブイオンエッチング（ＲＩＥ）法でスルーホー
ルを開設する際に、マスク材にチタン膜を用いることを
特徴としている。
−〔実施例〕
次に、本発明を図面を参照して説明する。
第１図乃至第５図は本発明の一実施例を製造工程順に示
す断面図である。
す断面図である。
先ず、第１図のように、シリコン基板１上に設けたシリ
コン酸化膜等の絶縁膜２上にアルミニウム膜を形成し、
かつこれを図外のフォトレジストを用いた選択エツチン
グ法によってパターニングし、下層のアルミニウム配線
３を形成する。
コン酸化膜等の絶縁膜２上にアルミニウム膜を形成し、
かつこれを図外のフォトレジストを用いた選択エツチン
グ法によってパターニングし、下層のアルミニウム配線
３を形成する。
次いで、第２図のように層間絶縁膜としてのシリコン含
有ポリイミド膜４を１μｍ程度の厚さに塗布し、熱処理
を行う。
有ポリイミド膜４を１μｍ程度の厚さに塗布し、熱処理
を行う。
次いで、第３図のように前記シリコン含有ポリイミド膜
４の上に３０００人程度０チタン膜５をスパッタ法によ
り堆積する。
４の上に３０００人程度０チタン膜５をスパッタ法によ
り堆積する。
そして、第４図のように、前記チタン膜５上にフォトレ
ジスト膜６を形成し、かつこれを露光。
ジスト膜６を形成し、かつこれを露光。
現像処理してスルーホール形成箇所に窓６ａを開設する
。そして、このフォトレジスト膜６をマスクにして前記
チタン膜５を選択エツチングしてバターニングする。
。そして、このフォトレジスト膜６をマスクにして前記
チタン膜５を選択エツチングしてバターニングする。
その後、第５図のように、前記チタン膜３をマスクにし
てｏｚ ＋ＳＦ＆ガスを用いたＲＩＥ法により前記シリ
コン含有ポリイミド膜４のエツチングを行い、前記アル
ミニウム配線３に達するスルーホール７を開設する。
てｏｚ ＋ＳＦ＆ガスを用いたＲＩＥ法により前記シリ
コン含有ポリイミド膜４のエツチングを行い、前記アル
ミニウム配線３に達するスルーホール７を開設する。
しかる上で、図示を省略する上層の配線を形成し、この
スルーホール７を通して上、下の配線を相互に電気接続
することは言うまでもない。
スルーホール７を通して上、下の配線を相互に電気接続
することは言うまでもない。
したがって、この方法によれば、チタン膜５をマスクに
してシリコン含有ポリイミド膜４をエツチングしている
ので、このチタン膜５はエツチング時に多少エツチング
されて揮発され、エツチング面に再付着することはない
。また、タングステンやモリブデンに比較してエツチン
グスピードが小さいので十分にマスクとして機能でき、
マスク形状の損傷によるエツチングパターンの不良が防
止できる。これにより、層間絶縁膜へのスルーホールの
開設において、残渣等によるエツチング不良を防止でき
るとともに良好なパターン形状の工゛ツチングを実現で
きる。
してシリコン含有ポリイミド膜４をエツチングしている
ので、このチタン膜５はエツチング時に多少エツチング
されて揮発され、エツチング面に再付着することはない
。また、タングステンやモリブデンに比較してエツチン
グスピードが小さいので十分にマスクとして機能でき、
マスク形状の損傷によるエツチングパターンの不良が防
止できる。これにより、層間絶縁膜へのスルーホールの
開設において、残渣等によるエツチング不良を防止でき
るとともに良好なパターン形状の工゛ツチングを実現で
きる。
以上説明したように本発明は、多層配線における層間絶
縁膜としてシリコン含有ポリイミド系樹脂を用いる場合
に、この層間絶縁膜に開設するスルーホールのエツチン
グのマスク材としてチタン膜を用いているので、マスク
としての機能を十分に備えるとともに、再付着、残渣の
ない良好なエツチングを行うことができる。
縁膜としてシリコン含有ポリイミド系樹脂を用いる場合
に、この層間絶縁膜に開設するスルーホールのエツチン
グのマスク材としてチタン膜を用いているので、マスク
としての機能を十分に備えるとともに、再付着、残渣の
ない良好なエツチングを行うことができる。
第１図乃至第５図は本発明の一実施例を製造工程順に示
す断面図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・アル
ミニウム配線、４・・・シリコン含有ポリイミド、５・
・・チタン膜、６・・・フォトレジスト膜、７・・・ス
ルーホール。
す断面図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・アル
ミニウム配線、４・・・シリコン含有ポリイミド、５・
・・チタン膜、６・・・フォトレジスト膜、７・・・ス
ルーホール。
Claims (2)
- （１）多層配線構造の層間絶縁膜にシリコン含有ポリイ
ミド系樹脂を用い、この層間絶縁膜にＯ＿２ガスとＦ系
のガスの混合ガスを用いたリアクティブイオンエッチン
グ法でスルーホールを開設する際に、マスク材にチタン
膜を用いることを特徴とする半導体装置の製造方法。 - （２）未効果のシリコン含有ポリイミド系樹脂を塗布し
かつこれを加熱硬化した上に、チタン膜をスパッタ法で
被着し、これをフォトリソグラフィ技術でパターニング
してマスクを形成してなる特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17884386A JPS6336547A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17884386A JPS6336547A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6336547A true JPS6336547A (ja) | 1988-02-17 |
Family
ID=16055638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17884386A Pending JPS6336547A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6336547A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5176792A (en) * | 1991-10-28 | 1993-01-05 | At&T Bell Laboratories | Method for forming patterned tungsten layers |
| US5913148A (en) * | 1989-09-08 | 1999-06-15 | Lucent Technologies Inc | Reduced size etching method for integrated circuits |
-
1986
- 1986-07-31 JP JP17884386A patent/JPS6336547A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913148A (en) * | 1989-09-08 | 1999-06-15 | Lucent Technologies Inc | Reduced size etching method for integrated circuits |
| US5176792A (en) * | 1991-10-28 | 1993-01-05 | At&T Bell Laboratories | Method for forming patterned tungsten layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS5840338B2 (ja) | 半導体装置の製造法 | |
| JPH0530068B2 (ja) | ||
| JPH01208842A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPS62261153A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH01296642A (ja) | コンタクトホールの形成方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPS6355784B2 (ja) | ||
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JP2001176963A (ja) | 半導体装置の製造方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPS62222654A (ja) | 半導体装置の製造方法 | |
| JPS61244026A (ja) | 半導体装置の製造方法 | |
| JPH0521608A (ja) | 半導体装置の製造方法 |