JPH01208842A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH01208842A
JPH01208842A JP3444588A JP3444588A JPH01208842A JP H01208842 A JPH01208842 A JP H01208842A JP 3444588 A JP3444588 A JP 3444588A JP 3444588 A JP3444588 A JP 3444588A JP H01208842 A JPH01208842 A JP H01208842A
Authority
JP
Japan
Prior art keywords
film
electrode wiring
aluminum
organic film
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3444588A
Other languages
English (en)
Inventor
Shinichi Miyazaki
宮崎 紳一
Seiji Sagawa
誠二 寒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3444588A priority Critical patent/JPH01208842A/ja
Publication of JPH01208842A publication Critical patent/JPH01208842A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に多
層レジスト法による微細配線の形成方法に関する。
〔従来の技術〕
近年、半導体集積回路装置の高速化および高集積化が進
むにつれ全てのパターンについて微細化が要求されてお
り、素子の電極配線パターンに関しても例外ではない。
しかし、この電極配線のパターニング技術は、通常、前
工程の拡散工程iこおいて少なからぬ段差が形成される
ので、微細配線のバターニングには大きな困難が伴なう
。この段差tこよる影響を克服する手段として、例えば
多層レジスト法と呼ばれる有機膜による段差平坦化技術
が注目を浴びている。
第6図(a)、(Inおよび第7図Gl)、(υはそれ
ぞれ従来の多層レジスト法によるアルミおよび金による
電極配線パターンの部分形成工程図である。すなわち、
アルミ電極配線パターン3を形成するには、例えばシリ
コン・ウェハーlのシリコン酸化膜2上にアルミ金属膜
3を積層し、ついで平坦化用有機膜4、中間絶縁@5お
よびレジスト膜を順次積層した後、レジスト膜の目合わ
せ露光および現像を行い〔第6図(a)参照〕。つぎに
このレジスト・パターン6をマスクとする中間絶縁膜5
、および平坦化用有機膜4の異方性エツチングとアルミ
金属膜3のエツチングとを行うパターニング手法が採用
され〔第6図(b)参照〕、また、金による電極配線パ
ターン10は、シリコン・ウェハー1のシリコン酸化膜
2上にチタン−白金(Ti−Pt)層8をまず下地に敷
き、ついで平坦化用有機膜4および中間絶縁膜5を同じ
ように積層した後、レジスト・パターン6をマスクとす
る中間絶縁膜5および平坦化用有機膜4の異方性エツチ
ングを行い〔第7図(a)参照〕、ついで下地金属層8
を一方の電極として金メツキを施し開口部内に金材を堆
積せしめる手法によって形成される〔第7図(幹参照〕
〔発明が解決しようとする課題〕
しかしながら、多層レジスト法による従来の電極配線の
形成方法にはつぎのような問題点が存在する。すなわち
、アルミ電極配線の形成工程では平坦化用有機膜4が酸
素(02)プラズマによるリアクティブ・イオン−エツ
チング(RIE)される際、下部のアルミ金属膜3′ま
でがオーバ・エツチングでスパッタされ、飛散したアル
ミ金属が再付着してシリコン酸化膜2上に突起状アルミ
片7を形成して〔第6図(b)参照〕、配線間の短絡事
故を引起こし、また、金Eこよる電極配線の形成工程で
は、同じく下地金属層8の上層に位する白金(Pt)層
8bがスパッタされて平坦化用有機膜4の開口部側壁に
白金(Pi)のスパッタ膜9を形成し〔第7図(曖参照
〕、これを導電パスとして金メツキ層を横方向に這い上
がらせ配線幅を拡げるので、同じく電極配線間の短絡不
良をもたらすようになる。これらの問題点を解決するに
は、通常、リアクティブ・イオン・エツチング(RIE
)のオーバ・エツチングを短かくすればよいが、その場
合は面内バラツキによる平坦化有機膜4の抜は不良が生
じ易い。
本発明の目的は、上記の情況に鑑み、リアクティブ・イ
オン・エツチングによる平坦化用有機膜の選択的除去ζ
こ際し、アルミ電極配線その他の下地金属材のスパッタ
による再付着を防止した多層レジスト法による電極配線
形成工程を備える半導体集積回路装置の製造方法を提供
することである。
〔課題を解決するための手段〕
本発明によれば、半導体集積回路装置の製造方法は、半
導体基板上tこ電極配線材を被着せしめる工程と、前記
電極配線材上に昇華性のある遷移金機膜を選択的に除去
するりアクティブ・イオン・エツチング工程とを有する
多層レジスト法による電極配線パターンの形成工程を含
んで構成される。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1図(a)〜(0は本発明をアルミ電極配線パターン
の形成に実施した場合の一実施例を示す工程順序図であ
る。本実施例によれば、シリコン・ウェハーlのシリコ
ン酸化膜2上に配線となるべき金属のアルミ金属膜3′
が0,5〜LOμmの厚さに形成され、ついで昇華性の
ある遷移金属〔例えば、タングステン(W)、チタン(
Ti)、モリブデン(MO))膜11がスパッタ法等に
より500〜1000又の厚さに積層される〔第1図(
a)参照〕。
つぎに第1図(b)に示すように、平坦化用有機膜4、
中間絶縁膜5およびレジスト膜6′が従来と同じく順次
積層される。ここで、平坦化用有機膜4にはレジスト膜
(例えば、商品名0FPR800C等χポリイミド等の
平滑性があり、且つ酸素(02)プラズマでエツチング
可能な膜が使用される。この際、この膜厚は基板表面の
平坦化を図る必要上できるだけ厚く、例えば、1μm以
上以上形成されることが望ましい。また、中間絶縁膜5
の材質には例えば、塗布法によるシリコン酸化膜(SO
G膜)等を用いることができる。この膜は酸素(O2)
プラズマに対してマスク作用をするものであればよいの
で他の物質膜を用いてもよく、ピンホール等を考慮して
1000〜1500 i程度の膜厚に形成される。また
、レジスト膜6′は膜厚0.5μm程度に形成され、例
えば、商品名0FPR800C等のポジレジスト材を用
いれば、紫外光により0.5μmのライン・アンド・ス
ペースが充分形成でき、同じく商品名PMMA等を用い
て電子ビーム(EB)露光を行なえば、0.3μm程度
のパターンも形成可能となる。このようにレジスト膜6
′については形成すべき電極配線パターンの微細程度に
より適宜材質を使いわければよい。つぎにレジスト膜6
′を露光し現像して所望のレジスト・パターン6が形成
された後、このパターンをマスクとしてlf中間絶縁膜
5がリアクティブ・イオン−エツチング(RIE)等で
異方性エツチングされる。この時のエツチング・ガスに
は中間絶縁膜5が前述したSOG膜の場合であれば、四
弗化炭素(CF4)の混合ガス等が利用することができ
る。続いて酸素(α0プラズマによる異方性エツチング
が中間絶縁膜5をマスクとして行われ、平坦化用有機膜
4がエツチングされる。このとき、平坦化用有機膜4と
レジスト・パターン6のエツチングが同時に進行するの
で平坦化用有機膜4のエツチングが終了した時点におい
て、通常、レジストパターン6は消滅する〔第1図(C
)参照〕。ついで中間絶縁膜5をマスクとする昇華性の
ある遷移金属膜11およびアルミ金MM3’が所望のパ
ターンlこエツチングされる。この時、エツチング・ガ
スとして四塩化炭素(C(J4)を用いれば、例えばタ
ングステン(W)の如き昇華性のある遷移金属膜11と
アルミ金属膜3′とは同時にエツチングされる。この際
、中間絶縁膜5を除去し平坦化用有機膜4をマスクとし
てエツチングしてもよい〔第1図(Φ参照〕。
続いて中間絶縁膜5および平坦化用有機膜4を除去すれ
ば、アルミ電極配線パターン3を得ることができる〔第
1図(→参照〕。なお、第1図(e)に示すアルミ電極
配線パターン3上には昇華性のある遷移金属膜11が除
去されずに残されているが、これは、一般にチタン(T
i)、  タングステン(W)。
モリブデン(Mo)等の金属でアルミ金属膜上をaうと
耐マイグレーシ1ン性が向上するためで、敢えて、除去
する必要がないからである。もし、除去する必要があれ
ば過酸化水素(HzQz)とアンモニア(NHり水等で
処理すれば下地のアルミ電極配線パターン3等を傷める
ことなくこの被覆金属膜のみを除去することができる〔
第1図(0参照〕。
以上の工程では、平坦化用有機膜4のリアクティブ・イ
オン・エツチング(RIE)の実施と共にタングステン
(W)等の如き昇華性のある金属膜11も同時に除去さ
れるが、この金属膜11は蒸気圧が低いのでスパッタす
ることなく直ちに昇華して了りので、従来工程における
アルミ金属膜の如くスパッタしシリコン酸化屡2上に再
付着して害をなすことはない。この際、昇華性ある金属
膜11は単体金属の他それらのシリサイドを用いても同
等の効果を期待し得る。
第2図(−〜(尋は本発明を金電極配線パターンの形成
に実施した場合の一実施例を示す工程順序図である。本
実施例によれば、シリコン、ウェーハ1のシリコン酸化
膜2上lこはチタン(Ti)層8aおよび白金(pt)
層8bから成る(Ti−Pt)層8がスパッタ法等で形
成され、ついで昇華性をもつ金属〔例えばモリブデン(
Mo))膜11が膜厚500〜100 o1程度スパッ
タされ、続いてこの上に平坦化用有機膜4、中間絶縁膜
5およびレジスト膜6′が順次積層形成される。これら
の生成条件は全て前実施例に準じて定められる〔第2図
(噌参照〕。つぎにレジスト膜6′はレジスト・パター
ン6にパターニングされ、これをマスクとしてまず中間
絶縁膜5および平坦化用有機膜4が順次リアクティブ・
イオン・エツチング(RIE)される。この際、レジス
ト・パターン6もエツチングの進行と共に除去される〔
第2図(栓参照〕。ついで、中間絶縁膜5をマスクとし
て昇華性のある金属膜11がりアクティブ・イオン−エ
ツチング(RIE)法(こより前実施例同様スパッタす
ることなく選択除去され、°続いてマスクとして用いた
中間絶縁膜5が除去された後金メツキが施され金電極配
線パターンlOが形成される〔第2図(→参照〕。あと
は、従来手法と同じく平坦化用有機膜4を除去し〔第2
図(ψ参照〕、つづいて(Ti−Pt)層8を選択除去
すれば第2図(→の如き微細構造の金電極配線パターン
lOを得ることができる。
第3図(ω〜(f)は本発明を多層アルミ電極配線パタ
ーンの形成に実施した場合の一実施例を示す工程順序図
である。本実施例によれば、シリコン、ウェハーlのシ
リコン酸化膜2上には第1層アルミ電極配線パターン3
aが本発明手法によって、まず形成される。ここで、1
1aはこのとき用いられた例えばモリブデン(MO)の
如き昇華性のある金属膜である。ついで、基板全面には
平坦化用有機膜4a、手間絶縁膜5およびレジスト膜6
′が順次堆積される〔第3図(a)参照〕。本実施例で
は平坦化用有機膜4aはそのまま層間絶縁膜として使用
されるので耐熱性に秀れる例えばポリイミド系樹脂が用
いられる。つぎにレジスト膜6′はレジスト・パターン
6にパターニングされ、これをマスクとする平坦化用有
機膜4aのリアクティブ・イオン・エツチング(RIE
)が行われ第1層アルミ電極配線パターン3a上にスル
ー・ホール12が設けられる〔第3図G〕参照〕。つい
で、この上にアルミ金属膜3′が被着され〔第3図(c
)参照〕、同じく本発明手法を用いてこれをパターニン
グすれば第2層アルミ電極配線パターン3bを得ること
ができ〔第3図(→参照〕、更に中間絶縁膜5を選択除
去すれば第3図(e)の如き2層構造のアルミ電極配線
パターンを得ることができる。従って、本発明手法を順
次実施すれば第3図(引こ示す如き3層構造のアルミ電
極配線パターンを得ることができ、更に4層以上の多層
化を実現することができる。ここで、4bは同じくポリ
イミド系樹脂材からなる平坦化用有機膜、llbは昇華
性による例えばモリブデン(Mo)の如き金属膜、3c
は第3層アルミ電極配線パターンをそれぞれ示している
。以上は主として電標配線パターンの形成について説明
したがコンタクト電極の形成についても単独に実施し得
ることは明らかである。
第4図および第5図は本発明をアルミ電極および金電極
の形成に実施した場合の完成図をそれぞれ示すものであ
る。
〔発明の効果〕
以上詳細fこ説明したようlこ、本発明Iこよれば、ア
ルミまたは金の電極配線パターンの形成に当たり、スパ
ッタし易いアルミまたは白金−チタンの如き下地金属と
平坦化用有機膜との間にチタン。
モリブデン、タングステンの如き昇華性のある薄い遷移
金属層を介在させることによりこれら下地金属をスパッ
タせしめることなくパターニングすることができるので
、極めて微細な電極配線パターンを、ショート不良等を
生じることなく良好な形状でもって容易に形成すること
ができる。また、レジスト膜の徨類を選ぶことによって
紫外光からX線に至る波長に対応することができるので
、電極配線パターンの微細化の進展に対応して、所定の
多層配線プロセスを安定且つ信頼性高く確立することが
可能である。
【図面の簡単な説明】
第1図(a)〜(f)は本発明をアルミ電極配線パター
ンの形成(こ実施した場合の一実施例を示す工程順序図
、第2図G)〜(e)は本発明を金電極配線パターンの
形成に実施した場合の一実施例を示す工程順序図、第3
図(a)〜(f)は本発明を多層アルミ電極配線パター
ンの形成に実施した場合の一実施例を示す工程順序図、
第4図および第5図は本発明をアルミ電極および金電極
の形成に実施した場合の完成図、第6図(a) 、 (
b)および第7図(a) 、 (b)はそれぞれ従来の
多層レジスト法によるアルミおよび金による電極配線パ
ターンの部分形成工程図であるウド・・・・・シリコン
−ウェハー、2・・・・・・シリコン酸化膜、3・・・
・・・アルミ電極配線パターン、3a・・・・・・第1
層アルミ電極配線パターン、3b・・・・・・第2層ア
ルミ電極配線パターン、3C・・・・・・第3層アルミ
電極配線パターン、3′・・・・・・アルミ金属膜、4
゜4a、4b・・・・・・平坦化用有機膜、5・・・・
・・中間絶縁膜、6′・・・・・・レジスト膜、6・・
・・・・レジスト拳パターン、8・・・・・・白金−チ
タン(Pt−Ti)層、10・・・・・・金1極配蔵パ
ターン、11.11a、llb・・・・・・昇華性ある
遷移金属膜、12・・・・・・スル−・ホール、13・
・・・・・アルミ電極、14・・・・・・金電極。 代理人 弁理士  内 原   晋 (み) (b) 第1図 (C) 第1図 (e) 第1図 ((L’) 第2図 第2図 1塙J 華PLのある遂移塗屓榎 (み) (b) 第3図 (C) (d) 第3図 第3図 第5図 (a/) (bン 第6図 (a・) 第71図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板上に電極配線材を被着せしめる工程と
    、前記電極配線材上に昇華性のある遷移金属膜および平
    坦化用有機膜を順次被着せしめる工程と、レジスト・パ
    ターンを介し前記電極配線材上から平坦化用有機膜を選
    択的に除去するリアクティブ・イオン・エッチング工程
    とを有する多層レジスト法による電極配線パターンの形
    成工程を含むことを特徴とする半導体集積回路装置の製
    造方法。
  2. (2)前記昇華性ある遷移金属膜がチタン、モリブデン
    およびタングステンから選択された一つの単体膜または
    そのシリサイド層から成ることを特徴とする請求項(1
    )記載の半導体集積回路装置の製造方法。
  3. (3)前記平坦化用有機膜がポリイミド系樹脂であるこ
    とを特徴とする請求項(1)記載の半導体装置の製造方
    法。
  4. (4)前記電極配線材がアルミニュームまたは白金−チ
    タンから成ることを特徴とする請求項(1)記載の半導
    体装置の製造方法。
JP3444588A 1988-02-16 1988-02-16 半導体集積回路装置の製造方法 Pending JPH01208842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3444588A JPH01208842A (ja) 1988-02-16 1988-02-16 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3444588A JPH01208842A (ja) 1988-02-16 1988-02-16 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01208842A true JPH01208842A (ja) 1989-08-22

Family

ID=12414443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3444588A Pending JPH01208842A (ja) 1988-02-16 1988-02-16 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01208842A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168625A (ja) * 1988-09-14 1990-06-28 Nec Corp 多層配線構造体の製造方法
JPH03173430A (ja) * 1989-12-01 1991-07-26 Matsushita Electron Corp 配線の形成方法
US9359198B2 (en) 2013-08-22 2016-06-07 Massachusetts Institute Of Technology Carrier-substrate adhesive system
US10046550B2 (en) 2013-08-22 2018-08-14 Massachusetts Institute Of Technology Carrier-substrate adhesive system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168625A (ja) * 1988-09-14 1990-06-28 Nec Corp 多層配線構造体の製造方法
JPH03173430A (ja) * 1989-12-01 1991-07-26 Matsushita Electron Corp 配線の形成方法
US9359198B2 (en) 2013-08-22 2016-06-07 Massachusetts Institute Of Technology Carrier-substrate adhesive system
US10046550B2 (en) 2013-08-22 2018-08-14 Massachusetts Institute Of Technology Carrier-substrate adhesive system

Similar Documents

Publication Publication Date Title
JP2576820B2 (ja) コンタクト・プラグの製造方法
JPH06283525A (ja) 金属配線の形成方法
JPH01208842A (ja) 半導体集積回路装置の製造方法
JP2738682B2 (ja) 配線形成方法
JP2002299705A (ja) 微小面積トンネル接合の作製方法
JPH10209276A (ja) 配線形成方法
JPH0228324A (ja) 半導体装置の製造方法
JPH098007A (ja) 絶縁膜の平坦化方法
JPH06132404A (ja) 半導体の多層配線方法
JPH05243217A (ja) 半導体装置の製造方法
JPS62118539A (ja) 多層配線の形成方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH0493028A (ja) 半導体装置の製造方法
JPS6336547A (ja) 半導体装置の製造方法
JP3285147B2 (ja) 微細コンタクト及びビアホールの形成方法
JPS60227440A (ja) 半導体装置の製造方法
JPS61183943A (ja) 電極配線法
JPS6255701B2 (ja)
JPS59163838A (ja) 半導体装置の製造方法
JPH04259219A (ja) 導電パターン及び絶縁膜の形成方法
JPH0513585A (ja) 化合物半導体装置の製造方法
JPH0394424A (ja) パターン形成方法
JPH01144651A (ja) 半導体装置の製造方法
JPH04288833A (ja) 半導体装置の製造方法
JPH08195394A (ja) 半導体装置の配線形成方法