JP3110024B2 - メモリ制御システム - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はメモリ制御装置に関し、特にメモリアクセス
を集中管理するメモリ制御装置に関する。

従来技術 一般に複数の処理装置が記憶装置を共有して動作する
密結合マルチプロセサシステムにおいては、各処理装置
からのメモリアクセスを調停するための機構として、バ
ス方式がとられる場合とメモリアクセスを集中的に管理
するための装置が置かれる場合とがある。

このうちバス方式は比較的小型の装置に多く採用さ
れ、構成が簡単でハードウェア量が少なくて済むという
特徴がある。

これに対して、メモリアクセスを集中管理する装置は
メモリ制御装置あるいはシステム制御装置などと称せら
れ、システムの中心に位置してシステム内のすべての処
理装置と１対１のパスを持ち、各処理装置からのメモリ
アクセス要求を同時に受付けて処理することができる。
その処理結果はリプライとして要求元装置へ返される。
この方式はバス方式にくらべハードウェア量は多くなる
が処理性能に優れるため、高性能コンピュータに多く採
用されている。

一方、密結合マルチプロセサシステムにおいては、各
処理装置は相互に通信を行いながら処理を実行する。こ
のような通信のことをプロセサ間通信と呼ぶ。メモリ制
御装置を備えたシステムにおいては、ほとんどの場合メ
モリ制御装置がその媒介を行い、そのために各処理装置
との間の通信パスと通信受付・制御手段を備えている。
各処理装置は、通常のメモリアクセスパスを使用してメ
モリ制御装置にプロセサ間通信を送り、メモリ制御装置
からは専用の通信パスを通じて宛先の処理装置に届けら
れる。メモリ制御装置から宛先の処理装置に通信を送出
する際には、宛先の処理装置のみに送出する方法と、配
下の全処理装置に対して一斉に送出し、受信した各装置
が自分宛ての通信のみ受入れる方法とがある。

さて、昨今情報処理装置の能力向上と処理データ量の
飛躍的な増大にともない、コンピュータの主記憶容量は
相対的に不足気味となってきている。そのため、処理中
に主記憶の領域が不足となった場合には、当面使用しな
いデータを二次記憶装置に追出しておき、その後に必要
となったデータを二次記憶装置から読出して処理を続行
するという方式がある。しかし、この二次記憶装置とし
て多く使用されている磁気ディスク装置は主記憶装置に
くらべて読み書きの速度が２ケタから３ケタも遅い。し
たがって、二次記憶装置へのアクセスの増加はそのまま
処理速度の低下として現れてしまう。

一方、高性能コンピュータの主記憶装置に使用されて
いる高速メモリ素子は高価であり、経済的な制約から必
要十分な容量の主記憶を実装することは容易ではない。

そこで、高速な主記憶と低速な磁気ディスクとの間を
埋めるために、比較的安価で低速な半導体記憶素子を使
用した大容量の半導体記憶装置が開発されている。この
半導体記憶装置には、電子ディスクやディスクキャッシ
ュと呼ばれ、処理装置からは速度の点を除いて磁気ディ
スクと全く同じに見える装置と、拡張記憶装置と呼ば
れ、主記憶装置と同じくメモリ制御装置に直接接続され
てソフトウェアによって管理される装置とがある。

これら二種類の半導体記憶装置のうち、前者すなわち
磁気ディスクと同等のインタフェースをもつものに関し
ては従来型ディスクと同様に管理すればよく、特に制御
上の問題はない。

一方、拡張記憶装置のアクセス時間は主記憶装置の数
倍程度であるため、拡張記憶上のデータを主記憶と同じ
ようにアクセスすればシステムの処理性能は大幅に低下
する。これを避けるため、必要な量のデータを拡張記憶
上から主記憶上に一括して転送してから使用する方法が
一般的に採用されており、そうすることによって主記憶
装置の記憶容量が拡大したのと同等な効果を得ることが
出来る。

逆に、主記憶上にある不用のデータで将来使用する可
能性があるものは、主記憶装置から拡張記憶装置へ待避
される。このような主記憶と拡張記憶との間のデータ転
送は、命令処理装置や入出力処理装置に負担をかけずに
メモリ制御装置内のデータ転送手段によって行われるの
が普通である。

上述したデータ転送手段によるデータ転送要求は、デ
ータ転送命令の実行によって発生する。そのデータ転送
命令は大きく二種類に分類される。一方は同期転送命令
と呼ばれるものであり、命令処理装置によって直接実行
され転送終了まで次の命令の実行は持たされる。もう一
方は非同期転送命令と呼ばれるものであり、命令処理装
置の指示によって入出力処理装置が処理を行い、命令処
理装置は転送終了までの間、別のタスクを実行すること
ができる。

すなわち、同期転送命令の場合は命令処理装置から、
非同期転送命令の場合は入出力処理装置から、メモリ制
御装置に対してデータ転送要求が発行されるのである。

上述のデータ転送要求は、主記憶装置の開始アドレ
ス、拡張記憶装置の開始アドレス、転送データ量及び転
送方向を指定して転送を起動するものである。このよう
にデータ転送要求には付属情報が多いため、複数回に別
けてメモリ制御装置へ送られる。

転送データ量は通常数キロバイト程度であり、その転
送に要する時間は命令ステップ数に換算しておよそ数百
〜数千ステップ分である。このように、データ転送要求
はメモリアクセス要求などメモリ制御装置に対する他の
各種処理要求と比較して処理時間が非常に長い。

また、主記憶装置・拡張記憶装置・データ転送手段等
多くのハードウェアが関与するため、転送中に障害が発
生した場合には障害箇所の特定や障害内容の通知、その
後の処理方法等が複雑となる。

命令処理装置や入出力処理装置から、メモリ制御装置
に対して上述したデータ転送要求や他の通常のメモリア
クセス要求等の処理要求が発行されると、処理終了時に
は要求元の装置に対してリプライが返される。このリプ
ライには、主記憶装置から読出したデータをはじめとす
る処理結果や、処理に伴って障害が発生した際の障害通
知情報等が含まれている。つまり、従来のメモリ制御装
置では、記憶装置間のデータ転送要求も各種の処理要求
の一つとして同列に扱われるため、データ転送要求に対
するリプライはデータ転送がすべて終了するまで要求元
装置に返されない。したがって、リプライ待ち状態にあ
る要求元装置においては他の処理を実行することが妨げ
られるという欠点があった。

また、データ転送時間が長いのか、障害発生によって
リプライが送出されないのかを判別できないため、処理
要求発行からリプライ受取りまでの経過時間監視による
障害の早期発見が困難になるという欠点もあった。

さらに、データ転送中に障害が発生した際必要な情報
を送るために、予めリプライ情報のインタフェースを増
加しておくか、あるいは要求元装置がメモリ制御装置か
ら障害ステータスを読出すための機能を設けておく必要
があるという欠点もあった。

発明の目的 本発明の目的はデータ転送処理中にプロセッサが他の
処理を行うことができるメモリ制御システムを提供する
ことである。

発明の構成 本発明によるメモリ制御システムは、上位装置と、メ
モリ装置と、前記上位装置からのデータ転送要求に応答
して前記上位装置と前記メモリ装置との間のデータ転送
及び前記メモリ装置間のデータ転送の制御を行うメモリ
制御装置とを有するメモリ制御システムであって、前記
メモリ制御装置は前記上位装置からのデータ転送要求の
受取りに応答してリプライを送出する手段と、その要求
されたデータ転送の終了に応答してその旨を示す終了信
号を送出する手段とを含み、前記上位装置は前記リプラ
イを受取った後でかつ前記終了信号を受取る前に次の処
理を実行する手段を含むことを特徴とする。

実施例 以下、図面を用いて本発明の実施例を説明する。

第１図は本発明によるメモリ制御システムの一実施例
の主要部の構成を示すブロック図である。図において、
本発明の一実施例によるメモリ制御システムはメモリ制
御装置10と、主記憶装置16と、拡張記憶装置17と、命令
処理装置及び入出力処理装置を有する図示せぬプロセサ
とを含んで構成されている。

メモリ制御装置10内にはプロセサからの要求信号を受
取る要求受付ポート11と、プロセサヘリプライを送出す
るリプライ送出部12と、プロセサへの通信信号を送出す
るプロセサ間通信送出部13と、主記憶装置16へのアクセ
スを制御する主記憶アクセス制御部14と、主記憶装置16
と拡張記憶装置17との間のデータ転送を制御するデータ
転送制御部15とを含んで構成されている。

なお、図において、ａは命令処理装置からの処理要求
信号、ｂは入出力処理装置からの処理要求信号、ｃは命
令処理装置へのリプライ信号、ｄは入出力処理装置への
リプライ信号、ｅは命令処理装置へのプロセサ間通信信
号、ｆは入出力処理装置へのプロセサ間通信信号であ
る。

また、ｇは主記憶アクセス制御部14への動作指示信
号、ｈは主記憶アクセス制御部14からのリプライ指示信
号、ｊはデータ転送制御部への動作指示信号、ｋはプロ
セサ間通信送出部への動作指示信号、ｌはプロセサ間通
信送出部からのリプライ指示信号、ｍはデータ転送制御
部15からの処理要求信号である。

さらにまた、ｎはリプライ送出部12からデータ転送制
御部へのリプライ、ｐは主記憶装置16への処理要求信
号、ｑは主記憶装置16からのリプライ信号、ｒは拡張記
憶装置17への処理要求信号、ｓは拡張記憶装置17からの
リプライ信号である。

かかる構成において、まず最初に通常のメモリアクセ
ス要求が要求元装置からメモリ制御装置に対して発行さ
れた場合の動作について説明する。命令処理装置からの
要求信号ａ又は入出力処理装置からの要求信号ｂが要求
受付ポート11に入力されると、要求受付ポート11はこれ
を解読し、メモリアクセス要求であるので主記憶アクセ
ス制御部14に対して動作指示信号ｇを送出する。

これを受取った主記憶アクセス制御部14は主記憶装置
16に対して処理要求信号ｐを発行する。それに対して主
記憶装置16からのリプライ信号ｑは主記憶アクセス制御
部14及びリプライ送出部12を経てリプライ信号ｃ又はｄ
として要求元装置へ返される。

次に、プロセサ間通信要求が要求元装置からメモリ制
御装置に対して発行された場合の動作について説明す
る。命令処理装置からの要求信号ａ又は入出力処理装置
からの要求信号ｂが要求受付ポート11に入力されると、
要求受付ポート11はこれを解読し、プロセサ間通信要求
であるのでプロセサ間通信送出部13に動作指示信号ｋを
送る。これを受けたプロセサ間通信送出部13は、接続さ
れている全装置すなわち命令処理装置及び入出力処理装
置に対してプロセサ間通信信号ｅ及びｆを送出したあ
と、リプライ送出部12へリプライ指示信号ｌを送る。こ
れを受けたリプライ送出部12からは要求元装置に対して
リプライ信号ｃ又はｄが送出される。

また、要求元装置から送られた処理要求が主記憶装置
16と拡張記憶装置17との間のデータ転送要求であった場
合、要求受付ポート11からはデータ転送制御部15に対し
てデータ転送動作指示信号ｊが送られる。それと同時
に、要求受付ポート11からはリプライ送出部12に対して
リプライ指示信号（図示せず）が送られ、要求元装置に
はデータ転送開始要求が正常に受付けられたという意味
のリプライ信号が返される。

データ転送動作指示信号ｊを受けたデータ転送制御部
15は、主記憶装置16をアクセスする場合には要求受付ポ
ート11に対してメモリアクセスのための処理要求信号ｍ
を発行し、それに対するリプライｎをリプライ送出部12
から受取る。この場合、メモリアクセス動作そのもの
は、メモリ制御装置10外の処理装置からのアクセスの場
合と同様に主記憶アクセス制御部14を経由して行われ
る。

一方、データ転送制御部15が拡張記憶装置17をアクセ
スする場合には、直接拡張記憶装置17に処理要求信号ｒ
を送り、リプライ信号ｓを受取る。そして、要求された
データ転送がすべて終了すると、データ転送制御部15は
要求受付ポート11に対する処理要求信号ｍによってプロ
セサ間通信要求を通知する。このプロセサ間通信要求を
受取った要求受付ポート11はプロセサ間通信制御部13に
対してプロセサ間通信送出部13へ動作指示信号ｋを送
り、要求元装置に対して要求されたデータ転送の終了を
知らせる通信信号ｅ又はｆが送られる。

ここで、動作指示信号ｋはデータ転送が正常に終了し
たかどうかを示す終了ステータスを含んでいる。したが
って、プロセサはその通信を受取って、要求元装置は要
求したデータ転送が正常に終了したかどうかを判別で
き、もし正常に終了しなかった場合にはエラーの詳細情
報を知ることができるのである。これにより、プロセサ
は所定の障害処理を行うことができるのである。

発明の効果 以上説明したように本発明は、一般のメモリアクセス
などの処理要求と性質が異なり処理時間が長くかかる主
記憶と拡張記憶との間のデータ転送要求に対し、その要
求受付に応答して直ちにリプライを返し、転送終了の通
知はプロセサ間通信による転送終了通信によって行うよ
う制御することにより、要求元装置のリプライ待ち時間
が長くならずにすみ、また要求元装置がデータ転送中に
行う他の処理や時間監視タイマに影響を与えずにすむと
ともに、プロセサ間通信の通信データとしてデータ転送
の終了ステータス情報を送ることができるので、転送中
障害が発生した場合などに詳細情報を送るための特別な
手段を必要としないという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例によるメモリ制御システムの構
成を示すブロック図である。 主要部分の符号の説明 11……要求受付ポート 12……リプライ送出部 13……プロセサ間通信送出部 14……主記憶アクセス制御部 15……データ転送制御部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/00 G06F 15/16

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】上位装置と、メモリ装置と、前記上位装置
   からのデータ転送要求に応答して前記メモリ装置間のデ
   ータ転送の制御を行うメモリ制御装置とを有するメモリ
   制御システムであって、 前記メモリ制御装置は、前記上位装置からのデータ転送
   要求の受取りに応答してリプライを送出する手段と、そ
   の要求されたデータ転送の終了に応答してその旨を示す
   終了信号をプロセッサ間割込みの通信データとして送出
   する手段とを含み、 前記上位装置は、前記リプライを受取った後でかつ前記
   終了信号を受取る前に次の処理を実行する手段を含むこ
   とを特徴とするメモリ制御システム。