JPS63289653A - インサ−キツトエミユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインサーキットエミュレータに関し、特にユー
ザシステムを接続せずにユーザプログラムのデバッグを
行なうことができるインサーキットエミュレータに関す
る。

〔従来の技術〕

従来、この種のインサーキットエミュレータは、ユーザ
が開発したプログラムのデバッグをユーザシステムを接
続しないで行なう場合、ユーザシステムが割込み要求や
ホールド要求を使用する構成になっていても、割込み処
理やホールド処理を除いて連続したプログラムとして実
行するか、また、割込み要求やホールド要求を加えたデ
バッグを行なうには、ブレーク機能を使用し、割込み要
求に対する処理やホールド要求に対する処理をブレーク
中にユーザがコンソールからコマンドを入力することに
より行う構成となっていた。

〔発明が解決しようとする問題点〕

上述した従来のインサーキットエミュレータは、ユーザ
システムを接続しないでユーザプログラムのデバッグを
行かうときに割込み要求やホールド要求の影響を反映さ
せるためにはブレーク機能を使用する構成となっている
ので、ブレーク機能を使用した場合、ユーザプログラム
の実行を停止し、割込み要求等の処理を含むブレーク処
理を行ない、その後またユーザプログラムの実行を開始
するためにこれらの時間が本来の割込み処理時間やホー
ルド期間に比較して桁違いに長く（通常、秒単位の長さ
）なるという欠点がある。

さらに、メモリ管理機構やキャッシュ機能を備えたエミ
ユレーション用マイクロプロセッサではブレークすると
メモリ空間が変わるので、メモリ管理機構やキャッシュ
メモリの内容がクリアされてしまい、実行条件が大幅に
異なるためにタイミングが重要となるプログラムのデバ
ッグが十分く行え今ないという欠点がある。

またメインルーチンと割込み処理ルーチンを組み合わせ
たプログラムのデバッグを行なおうとしても、割込み処
理ルーチンが起動できないため、これらの組み合わせに
よるプログラムのデバッグを行なうことができないとい
う欠点がある。

本発明の目的は、割込み処理等を反映させたプログラム
のデバッグがユーザシステムに近い条件で短時間に行う
ことができるインサーキットエミュレータを提供するこ
とにある。

〔問題点を解決するための手段〕

本発明のインサーキットエミュレータは、設定された条
件に基づき所定のタイミングで割込み信号を発生する割
込み信号発生部と、この割込み信号発生部からの割込み
信号とユーザシステム側からの割込み信号の何れか一方
を選択する割込み制御部と、前記割込み信号に基づき予
め設定された割込みベクタを出力する割込みベクタ格納
部と、少なくとも被デバッグプログラムと割込み処理プ
ログラムとをそれぞれ所定のアドレスに格納しておきア
ドレス信号に従ってこれらアドレスのプログラムを読出
す内部メモリと、通常は前記被デノ（ラグプログラムが
格納されているアドレスのアドレス信号を順次出力して
前記内部メモリから前記被デバッグプログラムを読出し
実行し、前記割込み信号が入力されると前記割込みベク
タを読出しこの割込みベクタに対応するアドレス信号を
出力して前記内部メモリから前記割込み処理プログラム
を読出し実行し、この割込み処理プログラムの実行が終
ると再び前記被デバッグプログラムの実行に戻るエミュ
レーションプロセッサとを有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例を示すブロック図である
。

割込み信号発生部１は、割込みタイミング発生器１１及
び割込みコントローラ１２を備えて構成され、データバ
スからの条件設定データＤＴｓに基づき所定のタイミン
グで割込み信号を発生する。

また、割込みコントローラ１２には、割込みベクタを格
納する割込みベクタ格納部が設けられている。

割込み制御部２は、割込み禁止スイッチ２１゜０几ゲー
ト２２及びＡＮＤゲート２３を備えて構成され、割込み
信号発生部１からの割込み信号とユーザシステム１０か
らの割込み信号の何れか一方を選択する。

内部メモリ３は、少なくともユーザが開発した被デバッ
グプログラムと割込み処理プログラムとをそれぞれ所定
のアドレスに格納しておき、アドレス信号に従って所定
のアドレスのプログラムを読出し出力する。

エミュレーションプロセッサ４は、通常は被デバッグプ
ログラムが格納されているアドレスのアドレス信号を順
次出力して内部メモリ３から被デパックプログラムを読
出し実行し、割込み信号ＩＮＴが入力されると割込み応
答信号ＩＮＴＡを出力して割込みベクタ格納部１３から
割込みベクタを読出し、この割込みベクタに対応するア
ドレス信号を出力して内部メモリ３から割込み処理プロ
グラムを読出して実行し、割込み処理プログラムの実行
が終ると再び被デバッグプログラムの実行に戻る。

分配器５は、ユーザシステム１０が接続されていないと
き割込み応答信号ＩＮＴＡをバッファ回路８及び割込み
コントローラ１２へ出力して割込みベクタの伝達を可能
にし、ユーザシステム１０が接続されているとき割込み
応答信号ＩＮＴＡをマツピング回路６へ出力する。

マツピング回路６は、各アドレスに対する内部メモリ・
ユーザメモリ選択情報を格納しておき、アドレス信号に
よシ内部メモリ３及びユーザシステム１０のユーザメモ
リの何れか一方を選択するようにバッファ回路７または
９をアクティブにする。ただし、分配器５から割込み応
答信号ＩＮＴＡが入力されると強制的にバッファ回路９
をアクティブにする。

次に、この実施例の動作について説明する。

通常、ユーザシステムのハードウェアとソフトウェアを
設計開発しデバッグを行なう場合、ハードウェアが未完
成であることが多く、ソフトウェアだけをデバッグする
必要性はよく生じる。

この場合、インサーキットエミュレータにユーザシステ
ムを接続せず、インサーキットエミュレータ内の内部メ
モリに被デバッグプログラムをロードしデバッグを行な
う。

本発明の目的とするところはこの状態におけるデバッグ
機能であシ、以下の説明はこの状態での動作説明である
。

ユーザシステム１０は接続されていないので、割込み禁
止スイッチ２１は高レベルを出力しユーザシステム１０
側の割込み信号をディスエーブルにする。

マツピング回路６は使用されるアドレス空間をすべて内
部メモリ３をアクセスするように設定される。分配器５
はエミュレーションプロセッサ４から出力される割込み
応答信号ＩＮＴＡをバッファ回路８と割込みコントロー
ラ１２に出力するように設定される。

このような設定でこのインサーキットエミュレータを動
作させると、通常、エミュレーションプロセッサ今は、
プログラムカウンタの内容に従ってアドレス信号ＡＤを
出力し、内部メモリ３から被デバッグプログラムを順次
フェッチして実行していく。

ユーザが割込み処理などを含めたデバッグを行なう場合
には、次のように各部の条件を設定する。

まず、コントロールＣＰＵ（図示省略）からデータバス
を介して条件設定データＤＴｓを割込タイミング発生器
１１に入力し、所定の周期で割込み信号を発生させるよ
うに設定する。さらに、割込みコントローラ１２の割込
みベクタ格納部１３に割込みベクタを設定する。

この設定終了後、動作させると、エミュレーションプロ
セッサ４は内部メモリ３のプログラムを順次フェッチし
て実行を進める。

割込みタイミング発生器１１で割込み要求が発生すると
割込みコントローラ１２は割込み信号ＩＮＴをＡＮＤゲ
ート２３を介してエミュレーションプロセッサ４に出力
する。

エミュレーションプロセッサ４が割込み受は付は可能状
態であり割込みを受は付けると、割込み処理を行なうた
め、割込み応答信号ＩＮＴＡをアクティブにし、現在の
プログラムカウンタの内容などを退避させた後、割込み
コントローラ１２の割込みベクタ格納部１３から割込み
ベクタを読み出し、割込みベクタに従って飛び先のアド
レス信号を出力して内部メモリ３から割込み処理プログ
ラムをフェッチし実行する。

この割込み処理プログラム実行終了後は、元の被デバッ
グプログラムの実行を再開する。割込み処理時間は実時
間で設定できる。

この動作を繰シ返すことで、被デバッグプログラムの中
に割込み処理プログラムが随時挿入されたプログラムの
実行が可能になシ、ユーザシステム上で動作するプログ
ラムと似た動作環境を作ることができる。

また、ユーザシステムがシリアルＩ１０を割込みで動作
させる構成の場合には、その割込み処理のシリアルＩ１
０アクセスプログラム及びデータを内部メモリ３に格納
しアクセスするように変更すれば、インサーキットエミ
エレータ内だけでシリアルＩ１０からあるデータ列が入
力された場合の処理を含めたデバッグなどが可能になる
。

第２図は本発明の第２の実施例を示すブロック図である
。

この第２の実施例が第１の実施例と相違する点は、第１
の実施例が割込み信号をエミュレーションプロセッサ４
のＩＮＴ端子に入力しその割込み応答信号をＩＮＴＡ端
子から出力し、割込みコントローラ１２内の割込みベク
タ格納部１３から割込みベクタを読出すようにしている
のに対し、第２の実施例は、割込み信号をエミュレーシ
ョンプロセッサ４ａのマスク不可能な割込み端子ＮＭＩ
（以下ＮＭＩ端子という）に入力し、従って割込み応答
信号は出力されず直ちに割込み処理に移り、また、割込
みベクタ格納部１３ａをエミュレーションプロセッサ４
ａに設けた点にある。

割込み信号のＮＭＩ端子入力はエミュレーションプロセ
ッサ４ａの状態によらずに直ちに割込み処理に遷移させ
るため、ユーザシステムでホールド要求（ＣＰＵの動作
を一時停止する要求）を使用する場合など、ホールド期
間と同様の時間を有するＮＭＩ処理プログラムを用意す
れば、ユーザシステムと接続しなくてもユーザシステム
と同様のタイミングで被デバッグプログラムをデバッグ
することができる。

もちろん、ユーザシステムでＮＭＩ端子を使用している
ならば、ＮＭＩ処理プログラムを含めたデバッグもユー
ザシステムと接続することなしに行なうことができる。

〔発明の効果〕

以上説明したように本発明は、所定のタイミングで割込
み信号を発生する割込み信号発生部と飛び越し先のアド
レスを設定する割込みベクタの格納部を設け、割込み信
号によシ割込みベクタを読み出して飛び越し先のアドレ
スの割込み処理プログラムを実行する構成とすることに
より、ユーザシステムを接続しなくても割込み処理を含
めた被デバッグプログラムのデバッグがユーザシステム
内に近い環境のもとて短時間に行なうことができる効果
がある。

まだ、ホールド要求など実行時間に影響を与える要因も
疑似的に作シ出せる為、メモリ管理機構やキャッシュ機
能を持ったユーザシステムのプログラムに対してもタイ
ミングを含めたデバッグを行なうことができる効果があ
る。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示すブロック図である。 １．１ａ・・・・・・割込み信号発生部、２・・・・・
・割込み制御部、３・・・−・・内部メモリ、４，４ａ
・・・・・・エミュレーションプロセッサ、５・・・・
・・分配！、６　、６　ａ・・・・・・マツピング回路
、７〜９・・・・・・バッファ回路、１０・・・・・・
ユーザシステム、１１・・・・・・割込みタイミング発
生部、１２・・・・・・割込みコントローラ、１３゜１
３ａ・・・・・・割込みベクタ格納部、２１・・・・・
・割込み禁止スイッチ、２２・・・・・・ＯＲゲート、
２３・・・・・・ＡＮＤゲート。 代理人　弁理士　　内　原　　　晋（“パ二「ゝ、。

Claims (1)

【特許請求の範囲】
1. 設定された条件に基づき所定のタイミングで割込み信号
   を発生する割込み信号発生部と、この割込み信号発生部
   からの割込み信号とユーザシステム側からの割込み信号
   の何れか一方を選択する割込み制御部と、前記割込み信
   号に基づき予め設定された割込みベクタを出力する割込
   みベクタ格納部と、少なくとも被デバッグプログラムと
   割込み処理プログラムとをそれぞれ所定のアドレスに格
   納しておきアドレス信号に従ってこれらアドレスのプロ
   グラムを読出す内部メモリと、通常は前記被デバッグプ
   ログラムが格納されているアドレスのアドレス信号を順
   次出力して前記内部メモリから前記被デバッグプログラ
   ムを読出し実行し、前記割込み信号が入力されると前記
   割込みベクタを読出しこの割込みベクタに対応するアド
   レス信号を出力して前記内部メモリから前記割込み処理
   プログラムを読出し実行し、この割込み処理プログラム
   の実行が終ると再び前記被デバッグプログラムの実行に
   戻るエミュレーションプロセッサとを有することを特徴
   とするインサーキットエミュレータ。