JPS6152747A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS6152747A JPS6152747A JP59173133A JP17313384A JPS6152747A JP S6152747 A JPS6152747 A JP S6152747A JP 59173133 A JP59173133 A JP 59173133A JP 17313384 A JP17313384 A JP 17313384A JP S6152747 A JPS6152747 A JP S6152747A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- program
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、プログラム命令の先取りを行って動作する
マイクロプロセッサに関するものである。
マイクロプロセッサに関するものである。
従来この種の装置として第１図に示すものがあった。図
において、１は命令を実行するＣＰＵ（中央処理装置）
、２は前記ＣＰＵＩが実行する命令のアドレスを出力す
るアドレスバス、３Ｆｉ命令を格納しているプログラム
メモリ、４は前記プログラムメモリ３の内容の一部分で
ある被チエツクプログラム、５ｔ′ｉ同じくモニタプロ
グラム、６け上記プログラムメモリ３の出力データをＣ
ＰＵ１に転送するデータバス、７は被チエツクプログラ
ム４の実行を停止し、モニタプログラム５の起動を指定
する指定ア・ドレス、８は前記指定アドレス７と上記ア
ドレスバス２との一致をとり、マスクできない割り込み
９を発生するアドレス一致検出回路である。
において、１は命令を実行するＣＰＵ（中央処理装置）
、２は前記ＣＰＵＩが実行する命令のアドレスを出力す
るアドレスバス、３Ｆｉ命令を格納しているプログラム
メモリ、４は前記プログラムメモリ３の内容の一部分で
ある被チエツクプログラム、５ｔ′ｉ同じくモニタプロ
グラム、６け上記プログラムメモリ３の出力データをＣ
ＰＵ１に転送するデータバス、７は被チエツクプログラ
ム４の実行を停止し、モニタプログラム５の起動を指定
する指定ア・ドレス、８は前記指定アドレス７と上記ア
ドレスバス２との一致をとり、マスクできない割り込み
９を発生するアドレス一致検出回路である。
次に第１図の動作について以下に説明する。通常マイク
ロプロセッサにおいては、デバッグの為のモニタプログ
ラムと称されるデバッグ用のプログラムを被チエツクプ
ログラムとけ別に実行するようにしている。
ロプロセッサにおいては、デバッグの為のモニタプログ
ラムと称されるデバッグ用のプログラムを被チエツクプ
ログラムとけ別に実行するようにしている。
ここでモニタプログラムとは、被チエツクプログラムの
実行、停止、被チエツクプログラムの初期設定及び、実
行結果の表示等を行うもので、被チエツクプログラムの
実行時、特定のアドレスで実行を停止し、モニタプログ
ラムを起動させるには、指定アドレスの命令を読み出し
た時、ＣＰＵ九対して、マスクできない割９込み信号を
発生し、その信号によ１７ＣＰＵの制御をモニタプログ
ラムに移すようにしている。すなわちＣＰＵ１は、まず
実行する命令のアドレスをアドレスバス２に出力し、プ
ログラムメモリ３けそのアドレスの内容である被チエツ
クプログラム４の命令をデータバス６に出力する。次に
ＣＰＵ１は前記データバス６の命令を読み込み実行する
。その時、アドレスバス２の内容と指定アドレス７との
一致をアドレス一致検出回路８でチェックし互いのアド
レスが一致していると、マスクできない割り込み９を発
生１９、ＣＰＵ１へ出力する。かくしてＣＰＵ１ｉ７を
割り込みを受は付けその時、読み込んだ命令を実行し友
後、モニタプログラム５に制御を移す。このようにして
、被チエツクプログラム４は、指定されたアドレスで実
行を停止する。
実行、停止、被チエツクプログラムの初期設定及び、実
行結果の表示等を行うもので、被チエツクプログラムの
実行時、特定のアドレスで実行を停止し、モニタプログ
ラムを起動させるには、指定アドレスの命令を読み出し
た時、ＣＰＵ九対して、マスクできない割９込み信号を
発生し、その信号によ１７ＣＰＵの制御をモニタプログ
ラムに移すようにしている。すなわちＣＰＵ１は、まず
実行する命令のアドレスをアドレスバス２に出力し、プ
ログラムメモリ３けそのアドレスの内容である被チエツ
クプログラム４の命令をデータバス６に出力する。次に
ＣＰＵ１は前記データバス６の命令を読み込み実行する
。その時、アドレスバス２の内容と指定アドレス７との
一致をアドレス一致検出回路８でチェックし互いのアド
レスが一致していると、マスクできない割り込み９を発
生１９、ＣＰＵ１へ出力する。かくしてＣＰＵ１ｉ７を
割り込みを受は付けその時、読み込んだ命令を実行し友
後、モニタプログラム５に制御を移す。このようにして
、被チエツクプログラム４は、指定されたアドレスで実
行を停止する。
次に、命令の先取りを行っているマイクロプロセッサの
ＣＰＵＩば、アドレスの指定、命令の読み取りと命令の
実行とを並行して行っており、命令の読み取りを、命令
実行の数命令前に行っている。従って、前もって読み取
り消の命令が、分岐命令である場合にはその分岐命令を
実行し、既に読み取っである命令は実行を停止する。
ＣＰＵＩば、アドレスの指定、命令の読み取りと命令の
実行とを並行して行っており、命令の読み取りを、命令
実行の数命令前に行っている。従って、前もって読み取
り消の命令が、分岐命令である場合にはその分岐命令を
実行し、既に読み取っである命令は実行を停止する。
すなわち、前記の分岐命令以後の命令は、その分岐命令
が実行する前に読み取られるが、実際には、実行されな
いので、その分岐命令の実行後に、実行されるか否かは
、命令の読み取り段階では確定しないことＫなる。
Ｉこのように命令の読み取
り段階でプログラムの実行が確定しないアドレスの場合
には被チエツクプログラム４の実行を停止する。そして
モニタプログラム５を起動するには、ＣＰＵ１の制御が
モニタプログラム５に移った後、被チエツクプログラム
４が停止した時のアドレスから、頴次指定アドレス７の
命令を実行する。また、分岐命令が実行されるまでモニ
タプログラム５により被チエツクプログラム４を実行し
指定アドレス７の命令が実行されると指定アドレス７で
停止したと見なす。
が実行する前に読み取られるが、実際には、実行されな
いので、その分岐命令の実行後に、実行されるか否かは
、命令の読み取り段階では確定しないことＫなる。
Ｉこのように命令の読み取
り段階でプログラムの実行が確定しないアドレスの場合
には被チエツクプログラム４の実行を停止する。そして
モニタプログラム５を起動するには、ＣＰＵ１の制御が
モニタプログラム５に移った後、被チエツクプログラム
４が停止した時のアドレスから、頴次指定アドレス７の
命令を実行する。また、分岐命令が実行されるまでモニ
タプログラム５により被チエツクプログラム４を実行し
指定アドレス７の命令が実行されると指定アドレス７で
停止したと見なす。
そして指定アドレス７の命令が実行されずにプログラム
が別のアドレスに分岐した場合には、モニタプログラム
５Ｆｉ被チエツクプログラム４を再実行させる。
が別のアドレスに分岐した場合には、モニタプログラム
５Ｆｉ被チエツクプログラム４を再実行させる。
従来のマイクロプロセッサは以上のように構成されてい
るので、命令の先取りを行うマイクロプロセッサでは、
被チエツクプログラムの実行を停止させる指定アドレス
が、分岐命令の後になる時、その分岐命令が実行される
ごとに、モニタプログラムに制御が移って、指定アドレ
スの命令が実行されるかどうかを調べることになる。ま
た複数の指定アドレスを必要とする場合には、必要とす
る指定アドレスの数だけ、検出回路を設けなければなら
ず、その複数の指定アドレスの全てについて、モニタプ
ログラムに制御が移る為、被チエツクプログラムの実行
時間がモニタプログラムの実行される時間の分だけ、長
くなるという欠点があった。
るので、命令の先取りを行うマイクロプロセッサでは、
被チエツクプログラムの実行を停止させる指定アドレス
が、分岐命令の後になる時、その分岐命令が実行される
ごとに、モニタプログラムに制御が移って、指定アドレ
スの命令が実行されるかどうかを調べることになる。ま
た複数の指定アドレスを必要とする場合には、必要とす
る指定アドレスの数だけ、検出回路を設けなければなら
ず、その複数の指定アドレスの全てについて、モニタプ
ログラムに制御が移る為、被チエツクプログラムの実行
時間がモニタプログラムの実行される時間の分だけ、長
くなるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、命令の先取９を行っているマイク
ロプロセッサの場合に、被チエツクプログラムの実行を
停止させる指定アドレスの位置や個数に無関係に、前記
被チエツクプログラムの実行時間が、プログラム実行の
停止可否と変わらないマイクロプロセッサを提供するこ
とを目的としている。
めになされたもので、命令の先取９を行っているマイク
ロプロセッサの場合に、被チエツクプログラムの実行を
停止させる指定アドレスの位置や個数に無関係に、前記
被チエツクプログラムの実行時間が、プログラム実行の
停止可否と変わらないマイクロプロセッサを提供するこ
とを目的としている。
以下、この発明の一実施例を図について説明する。
図中、第１図と同一の部分は同一の符号をもって図示し
た第２図において、１０はプログラムメモリ３と同一の
アドレスでアクセスされ、指定アドレスの有無をプログ
ラムによりメモリに書き込みその指定アドレスを検出す
る指定アドレスメモリ回路、１１は前記指定アドレスメ
モリ回路１０ノ出力信号により、モニタプログラム５に
無条件にジャンプする命令を発生する擬似命令発生回路
、１２はこの擬似命令発生回路１１と前記プログラムメ
モリ３との出力を切り替えて前記データバス６に出力す
るデータ切替回路である。
た第２図において、１０はプログラムメモリ３と同一の
アドレスでアクセスされ、指定アドレスの有無をプログ
ラムによりメモリに書き込みその指定アドレスを検出す
る指定アドレスメモリ回路、１１は前記指定アドレスメ
モリ回路１０ノ出力信号により、モニタプログラム５に
無条件にジャンプする命令を発生する擬似命令発生回路
、１２はこの擬似命令発生回路１１と前記プログラムメ
モリ３との出力を切り替えて前記データバス６に出力す
るデータ切替回路である。
次に第２図の動作について説明する。まず指定アドレス
メモリ回路１０のメモリにモニタプログラム５によって
アドレスが指定されると、それが指定アドレスであれば
データ１１１を書き込み、特定アドレスでなければデー
タ１０１を書き込み指定アドレスメモリ回路１０に指定
アドレスを記憶してＣＰＵＩに被チエツクプログラムを
実行させる。
メモリ回路１０のメモリにモニタプログラム５によって
アドレスが指定されると、それが指定アドレスであれば
データ１１１を書き込み、特定アドレスでなければデー
タ１０１を書き込み指定アドレスメモリ回路１０に指定
アドレスを記憶してＣＰＵＩに被チエツクプログラムを
実行させる。
ＣＰＵＩ−ｊ、次に読み出す命令のアドレスをアドレス
バス２に出力し、続いてプログラムメモリ３は、前記ア
ドレスの内容である被チエツクプログラム４の命令をデ
ータ切替回路１２を経由してデータバス６に出力する。
バス２に出力し、続いてプログラムメモリ３は、前記ア
ドレスの内容である被チエツクプログラム４の命令をデ
ータ切替回路１２を経由してデータバス６に出力する。
よってＣＰＵＩは前記データバス６の命令を実行するが
、ここでとのマイクロプロセッサは、命令の先取妙を行
っているので、命令の実行中に、次に実行する命令の読
み出しを行う為、アドレスバス２に次に実行する命令の
アドレスを出力する。その時、アドレスバス２により、
指定アドレスメモリ回路１０のメモリを指定し、前記の
アドレスが指定アドレスであれば、データ１１１が出力
される。その出力されたデータ１１１により、モニタプ
ログラム５に無条件にジャンプする擬似命令を擬似命令
発生回路１０において発生し、前記の出力されたデータ
“１′の動作によってプログラムメモリ３の出力データ
を擬似命令発生回路１１の出力データと切替えるための
動作をデータ切替回路１２により行い、前記擬似命令発
生回路１１のデータをデータバス６に出力する。すなわ
ち、ＣＰＵ１は指定アドレス７から、実行すべき被チエ
ツクプログラム４の命 ト令ではなく、擬似命令を
読み取ることになる。
、ここでとのマイクロプロセッサは、命令の先取妙を行
っているので、命令の実行中に、次に実行する命令の読
み出しを行う為、アドレスバス２に次に実行する命令の
アドレスを出力する。その時、アドレスバス２により、
指定アドレスメモリ回路１０のメモリを指定し、前記の
アドレスが指定アドレスであれば、データ１１１が出力
される。その出力されたデータ１１１により、モニタプ
ログラム５に無条件にジャンプする擬似命令を擬似命令
発生回路１０において発生し、前記の出力されたデータ
“１′の動作によってプログラムメモリ３の出力データ
を擬似命令発生回路１１の出力データと切替えるための
動作をデータ切替回路１２により行い、前記擬似命令発
生回路１１のデータをデータバス６に出力する。すなわ
ち、ＣＰＵ１は指定アドレス７から、実行すべき被チエ
ツクプログラム４の命 ト令ではなく、擬似命令を
読み取ることになる。
次ＫＣＰＵ１が、指定アドレス７の命令を実行するとす
ると、擬似命令を実行することＫなるので、モニタプロ
グラム５に制御動作を移す。
ると、擬似命令を実行することＫなるので、モニタプロ
グラム５に制御動作を移す。
かくして、被チエツクプログラム４＃−ｉ指定されたア
ドレスでプログラムの実行を停止したことになり、従来
と同様の処理が行なわれたことになる。
ドレスでプログラムの実行を停止したことになり、従来
と同様の処理が行なわれたことになる。
また、指定アドレス７の命令の読み取りをＣＰＵ１は行
なったが、その命令の実行前に被チエツクプログラム４
からの分岐命令により指定アドレス７の命令が分岐され
なかった場合には、読み取られた擬似命令は実行される
ことなく捨てられるので、モニタプログラム５に制御が
移ることはない。
なったが、その命令の実行前に被チエツクプログラム４
からの分岐命令により指定アドレス７の命令が分岐され
なかった場合には、読み取られた擬似命令は実行される
ことなく捨てられるので、モニタプログラム５に制御が
移ることはない。
なお、上記実施例では、指定アドレスで停止させるプロ
グラムを被チエツクプログラムとし、擬似命令により起
動されるプログラムをモニタプログラムとして、プログ
ラムのデバッグに使用するように説明したが上記被チエ
ツクプログラムを実行プログラムとし、逆にモニタプロ
グラムを変更プログラムとすることにより、外部から指
定した任意の個数の任意の位置で通常実行しているプロ
グラムを何ら変更することなく、別のプログラムを実行
させることもできる。従って本発明の場合には命令の先
取りを行っているようなプロセッサの動作において、指
定アドレスによる多重プログラムスイッチ機能として広
く適用できる。
グラムを被チエツクプログラムとし、擬似命令により起
動されるプログラムをモニタプログラムとして、プログ
ラムのデバッグに使用するように説明したが上記被チエ
ツクプログラムを実行プログラムとし、逆にモニタプロ
グラムを変更プログラムとすることにより、外部から指
定した任意の個数の任意の位置で通常実行しているプロ
グラムを何ら変更することなく、別のプログラムを実行
させることもできる。従って本発明の場合には命令の先
取りを行っているようなプロセッサの動作において、指
定アドレスによる多重プログラムスイッチ機能として広
く適用できる。
以上のように、この発明によれば、従来のマイクロプロ
セッサに指定アドレスメモリ回路、擬似命令発生回路、
及びデータ切替回路を付加することにより、命令の先取
りを行っているマイクロプロセッサでの、指定アドレス
におけるプログラムのスイッチ動作を任意に選択できる
とともに、プログラムのスイッチを行われない場合に比
しても命令実行時間に変化がない等の効果がある。
セッサに指定アドレスメモリ回路、擬似命令発生回路、
及びデータ切替回路を付加することにより、命令の先取
りを行っているマイクロプロセッサでの、指定アドレス
におけるプログラムのスイッチ動作を任意に選択できる
とともに、プログラムのスイッチを行われない場合に比
しても命令実行時間に変化がない等の効果がある。
第１図は従来のマイクロプロセッサの構成の一例を示す
ブロック図゛、第２図はこの発明の一実施例におけるマ
イクロプロセッサ回路構成のブロック図である。 １・・・ＣＰＵ、２・・・アドレスバス、３・・・プロ
クラムメモリ、４・・・被チエツクプログラム、５・・
・モニタプログラム、６・・・データバス、７・・・指
定アドレス、８・・・アドレス一致検出回路、９・・・
マスクできない割り込み、１０・・・指定アドレスメモ
リ回路、１１・・・擬似命令発生回路、１２・・・デー
タ切替回路なお、図中、同一符号は同一、又は相当部分
を示す。 第２図 手続補正書（自発）
ブロック図゛、第２図はこの発明の一実施例におけるマ
イクロプロセッサ回路構成のブロック図である。 １・・・ＣＰＵ、２・・・アドレスバス、３・・・プロ
クラムメモリ、４・・・被チエツクプログラム、５・・
・モニタプログラム、６・・・データバス、７・・・指
定アドレス、８・・・アドレス一致検出回路、９・・・
マスクできない割り込み、１０・・・指定アドレスメモ
リ回路、１１・・・擬似命令発生回路、１２・・・デー
タ切替回路なお、図中、同一符号は同一、又は相当部分
を示す。 第２図 手続補正書（自発）
Claims (1)
- 命令の先取りを行つて動作するマイクロプロセッサのＣ
ＰＵが実行するための命令を格納するプログラムメモリ
と、指定されたアドレスの命令が前記プログラムメモリ
から読み出される時、該プログラムメモリと同一のアド
レスでアクセスされ、アドレス指定の有無をプログラム
により、メモリに書き込むことによつて、該指定アドレ
スを検出する指定アドレスメモリ回路と、前記指定アド
レスメモリ回路の出力データにより特定アドレスに命令
の実行を移行する命令を発生する擬似命令発生回路と、
前記プログラムメモリの出力データと前記擬似命令発生
回路の出力データとを前記指定アドレスメモリ回路の出
力データにより切替えてデータバスにデータを出力する
データ切替回路とを備えたマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173133A JPS6152747A (ja) | 1984-08-22 | 1984-08-22 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173133A JPS6152747A (ja) | 1984-08-22 | 1984-08-22 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6152747A true JPS6152747A (ja) | 1986-03-15 |
Family
ID=15954729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59173133A Pending JPS6152747A (ja) | 1984-08-22 | 1984-08-22 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152747A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0623307A (ja) * | 1992-03-24 | 1994-02-01 | Ngk Insulators Ltd | 塗布装置 |
| JPH06332751A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | システム動作情報収集装置 |
| US6708289B1 (en) | 1998-03-31 | 2004-03-16 | Seiko Epson Corporation | Microcomputer, electronic equipment and debugging system |
-
1984
- 1984-08-22 JP JP59173133A patent/JPS6152747A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0623307A (ja) * | 1992-03-24 | 1994-02-01 | Ngk Insulators Ltd | 塗布装置 |
| JPH06332751A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | システム動作情報収集装置 |
| US6708289B1 (en) | 1998-03-31 | 2004-03-16 | Seiko Epson Corporation | Microcomputer, electronic equipment and debugging system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4924382A (en) | Debugging microprocessor capable of switching between emulation and monitor without accessing stack area | |
| JPH02130634A (ja) | プロセッサシステム、コンピュータシステム及び命令処理方法 | |
| JPS5819961A (ja) | エミユレ−タ制御装置 | |
| US5544307A (en) | Microcomputer development support system operable with only background monitor and without cache replacement | |
| JPS6152747A (ja) | マイクロプロセツサ | |
| US6775740B1 (en) | Processor having a selector circuit for selecting an output signal from a hit/miss judgement circuit and data from a register file | |
| JPS59183445A (ja) | デ−タ処理装置 | |
| JPS62197831A (ja) | デ−タ処理装置 | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JPS60167038A (ja) | マイクロプロセツサ | |
| JPH06103109A (ja) | データプロセッサ、及びこれを用いるデバッグ装置 | |
| JPS6234238A (ja) | マイクロプロセツサ | |
| KR100329780B1 (ko) | 인터럽트 응답 시간을 줄인 인터럽트 처리 장치 | |
| JP2619416B2 (ja) | エミュレータ | |
| JP2001222447A (ja) | 実動作環境下のデバッグ方法及びデバッグ対象装置 | |
| JP3147884B2 (ja) | 記憶装置及び情報処理装置 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH04140851A (ja) | 情報処理装置の診断方式 | |
| JPS63289653A (ja) | インサ−キツトエミユレ−タ | |
| JPH0895946A (ja) | マイクロコンピュータ | |
| JPS59158449A (ja) | デバツグ装置 | |
| JPH05181671A (ja) | ソフトウェア命令のエミュレーション方式 | |
| JPH04140852A (ja) | 情報処理装置の診断方式 | |
| JPS59106048A (ja) | マイクロプロセツサシステム |