JPS63275196A - Manufacture of circuit substrate - Google Patents
Manufacture of circuit substrateInfo
- Publication number
- JPS63275196A JPS63275196A JP62111398A JP11139887A JPS63275196A JP S63275196 A JPS63275196 A JP S63275196A JP 62111398 A JP62111398 A JP 62111398A JP 11139887 A JP11139887 A JP 11139887A JP S63275196 A JPS63275196 A JP S63275196A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- ceramic substrate
- firing
- substrate
- bonding strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 45
- 238000010304 firing Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000007747 plating Methods 0.000 claims abstract description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052802 copper Inorganic materials 0.000 abstract description 13
- 239000010949 copper Substances 0.000 abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- -1 aluminum- copper oxide compound Chemical class 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 238000007639 printing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 229910001209 Low-carbon steel Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は回路基板の製造方法に係り、特に電子部品が厚
膜形成される回路基板の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a circuit board, and more particularly to a method of manufacturing a circuit board on which electronic components are formed as a thick film.
従来の技術
一般に厚膜技術により導電層を形成する回路基板では、
導体抵抗が高くまた回路基板の両面に形成された導電層
を導通させるためにスルーホール印刷が行なわれている
が、信頼性に欠ける問題があった。本出願人は上記各問
題点を解決すべく先に「回路基板」 （特願昭６１−１
７１３７６号）を提案した。Conventional technology Generally, in circuit boards where conductive layers are formed using thick film technology,
Through-hole printing has been used to provide high conductor resistance and conductivity between conductive layers formed on both sides of a circuit board, but it has the problem of lacking reliability. In order to solve each of the above-mentioned problems, the present applicant first developed a "circuit board" (Patent Application No. 1986-1)
71376).
発明が解決しようとする問題点
上記「回路基板」によれば、導体抵抗を低くし得、また
スルーホール電極形成はメッキで形成されるため好信頼
性を実現することができる。しかるにこの「回路基板」
では、絶縁基板と導電層の接合強度が弱く、導電層が剥
離してしまう事故が多発するという問題点があった。Problems to be Solved by the Invention According to the above-mentioned "circuit board", the conductor resistance can be lowered, and since the through-hole electrodes are formed by plating, good reliability can be achieved. However, this "circuit board"
However, there was a problem in that the bonding strength between the insulating substrate and the conductive layer was weak, and accidents in which the conductive layer peeled off occurred frequently.
本発明はＬ記の点に鑑みて創作されたものであり、導電
層とセラミック基板の接合強度を人として導電層の剥離
事故を防止し得る回路基板の製造方法を提供することを
目的とする。The present invention was created in view of the point L, and it is an object of the present invention to provide a method for manufacturing a circuit board that can prevent peeling accidents of the conductive layer by controlling the bonding strength between the conductive layer and the ceramic substrate. .
問題点を解決するための手段
上記問題点を解決する手段として本発明は、回路基板の
製造方法において、セラミック基板上にメッキ法により
導電層を形成する工程と、この導電層をセラミック基板
に接合する焼成工程とを有してなることを特徴とする。Means for Solving the Problems As a means for solving the above problems, the present invention provides a method for manufacturing a circuit board, including a step of forming a conductive layer on a ceramic substrate by plating, and bonding the conductive layer to the ceramic substrate. It is characterized by comprising a firing step.
作用
セラミック基板は成形時にロール成形が施されるため、
その表面平滑性は良好である。また、メッキ法により導
電層（例えば銅）をセラミック基板上に形成した場合、
導電層は単にセラミック基板に堆積形成されたのみであ
る。よつＣ１導電層のセラミック基板に対する接合強度
は弱く、容易に剥離してしまう。Function Ceramic substrates are roll-formed during molding, so
Its surface smoothness is good. In addition, when a conductive layer (e.g. copper) is formed on a ceramic substrate by plating,
The conductive layer is simply deposited onto the ceramic substrate. The bonding strength of the C1 conductive layer to the ceramic substrate is weak and easily peels off.
この接合強度を向上させる一手段として１、平滑なゼラ
ミック基板表面を粗化して表面粗さを大とし、その上に
導電層をメッキすることにより接合強度を人とすること
が考えられるが、この場合セラミック基板表面を均一状
態に粗化することは困難であり回路基板の品質にバラツ
キが生じてしまう。One possible way to improve this bonding strength is to increase the surface roughness by roughening the smooth surface of the ceramic substrate, and then plate a conductive layer on top of it to improve the bonding strength. In this case, it is difficult to uniformly roughen the surface of a ceramic substrate, resulting in variations in the quality of the circuit board.
本発明では、セラミック基板上に導電層をメッキ法を用
いて形成した後、これを焼成することにより、境Ｗ部分
においてセラミック基板と導電層を化学的に結合し、こ
れにより導電層のセラミック基板に対する接合強度の向
上を図った。In the present invention, a conductive layer is formed on a ceramic substrate using a plating method, and then the conductive layer is fired to chemically bond the ceramic substrate and the conductive layer at the boundary W portion, thereby forming the conductive layer on the ceramic substrate. We aimed to improve the bonding strength against the
実施例
次に本発明になる回路基板の製造方法について図面と共
に以下詳述する。まず、本発明の第１実施例について説
明する。EXAMPLE Next, a method for manufacturing a circuit board according to the present invention will be described in detail below with reference to the drawings. First, a first embodiment of the present invention will be described.
第１図に示されるのは、例えばアルミナよりなるセラミ
ック基板１であり、スルーホールとなる貫通孔２が形成
されている。このセラミック基板１は、アルミナ粉を所
定板形状に成型し、これに貫通孔２を穿設した後焼成し
たものである。また、上記の板形状への成型はロール成
型を用いて行なわれるため、セラミック基板１の表面平
滑ｆ１−は良好なものとされる。What is shown in FIG. 1 is a ceramic substrate 1 made of, for example, alumina, in which a through hole 2 serving as a through hole is formed. This ceramic substrate 1 is obtained by molding alumina powder into a predetermined plate shape, drilling through holes 2 therein, and then firing the plate. Further, since the molding into the above plate shape is performed using roll molding, the surface smoothness f1- of the ceramic substrate 1 is good.
このセラミック基板１には、銅メッキが行なわれ、第２
図に示されるＪ：うにセラミック基板１の表面１ａ、裏
面１ｂ及び貫通孔２の内壁は銅膜により被覆され、導電
層３が形成きれる。導電層３は貫通孔２の内壁にも形成
されるため、貫通孔２及びこの内壁に形成された７１１
層３はスルーホール４を構成し、表面１ａ及び表面１ｂ
は電気的に接続される。導電層３をメッキ法により形成
することにより、スルーホール４を極めて容易に形成す
ることができる。Copper plating is performed on this ceramic substrate 1, and a second
The surface 1a, the back surface 1b, and the inner wall of the through hole 2 of the sea urchin ceramic substrate 1 shown in the figure are covered with a copper film, and a conductive layer 3 is completely formed. Since the conductive layer 3 is also formed on the inner wall of the through hole 2, the conductive layer 3 is formed on the through hole 2 and the inner wall of the through hole 2.
Layer 3 constitutes a through hole 4 and has surfaces 1a and 1b.
are electrically connected. By forming the conductive layer 3 by plating, the through holes 4 can be formed extremely easily.
尚、セラミック基板１に直接銅メッキは行なうことがで
きないため、銅メッキの前工程として無電解メッキ或は
スパッタにより予め数μｌの導電層を形成し、その上に
電気メッキして所定の膜厚をもった導電層を形成すると
効果的である。また、周知のように導電層３の厚さはメ
ッキ時間により制御することができる。この導電層３は
、第３図に示されるように周知のエツチング手段により
不要部分が除去され、所定のパターンが形成される。Since copper plating cannot be performed directly on the ceramic substrate 1, a conductive layer of several microliters is formed in advance by electroless plating or sputtering as a pre-copper plating process, and then electroplated on top of the conductive layer to a predetermined film thickness. It is effective to form a conductive layer with Furthermore, as is well known, the thickness of the conductive layer 3 can be controlled by the plating time. As shown in FIG. 3, unnecessary portions of the conductive layer 3 are removed by well-known etching means to form a predetermined pattern.
上記のように所定のパターンが形成されたセラミック基
板１には、本発明の特徴となる焼成処理が行なわれる。The ceramic substrate 1 on which the predetermined pattern has been formed as described above is subjected to a firing process, which is a feature of the present invention.
この焼成処理は、焼成温度が９３０℃〜１０００℃の比
較的高温の範囲で行なわれ、かつ、窒素（Ｎ２）中の酸
素（０２）の含有量が１０〜５０ ｐ ＰＭ（７）雰囲
気内で実施される。This firing process is carried out at a relatively high temperature range of 930°C to 1000°C, and in a PM (7) atmosphere where the content of oxygen (02) in nitrogen (N2) is 10 to 50 p. Implemented.
本発明者が行なった焼成処理の条件の一例を第４図に示
す。一般に焼成処理は、電気炉を用いて行なわれる。ま
た、被焼成物は移送ｍ構により電気炉内に進入し、電気
炉を通過する間に焼成処理が行なわれる。同図は、セラ
ミック基板１が電気＝ ４ −
炉の入口（図中、右端に該当する）から出口（図中、左
端に該当する）に到るまでの、セラミック基板１に施さ
れた焼成処理の温度変化を示したものである。尚、横軸
は焼成時間を示しており、１目盛は６分に対応する。同
図より焼成温度は約９５０°で、この温度で約１０分間
焼成されていることが判る。An example of the firing treatment conditions performed by the inventor is shown in FIG. Generally, the firing process is performed using an electric furnace. Further, the object to be fired enters the electric furnace by the transport mechanism, and is subjected to firing treatment while passing through the electric furnace. The figure shows the firing process applied to the ceramic substrate 1 from the entrance (corresponding to the right end in the figure) to the outlet (corresponding to the left end in the figure) of the furnace. It shows the temperature change of . Incidentally, the horizontal axis indicates the firing time, and one scale corresponds to 6 minutes. From the figure, it can be seen that the firing temperature was approximately 950°, and firing was performed at this temperature for approximately 10 minutes.
上記の如く、セラミック基板１にメッキ形成された導電
層３を一定条件下で焼成することにより、導電層３のセ
ラミック基板１に対する接合強度を向上させることがで
きる。これは一定の酸素分圧を有する窒素雰囲気中で高
温焼成することにより、セラミック基板１と導電層３が
その界面において化学的に反応し、アルミニウムー銅−
酸化化合物を生成することに起因すると考えられる。As described above, by firing the conductive layer 3 plated on the ceramic substrate 1 under certain conditions, the bonding strength of the conductive layer 3 to the ceramic substrate 1 can be improved. By firing at a high temperature in a nitrogen atmosphere with a constant oxygen partial pressure, the ceramic substrate 1 and the conductive layer 3 chemically react at their interface, resulting in aluminum-copper-
This is thought to be due to the generation of oxidized compounds.
ここで、本発明者が行なった接合強度試験の結果を示ず
。接合強度試験は次の如く行なった。まず、実施例で用
いたセラミック基板１と同質のセラミック基板を用意し
、この上面に銅をメッキを行ない、更にこの銅膜を２．
０＃Ｘ ２．０１１１１１１角にエラ−６＝
ヂング処理した。従来の構成の接合強度を調べる資料と
しては、この単に同メッキのみを行なったものを使用し
た。また、本発明の構成の接合強度を調べる資料として
は、銅メッキされた試料を更に上記した焼成条例と同一
条件下で焼成したものを使用した。第５図に示されるよ
うに、各試料５の銅膜６には径寸法が０．８〜０．８１
ｍのＳη或は半田メッキ軟鋼線７が半田付すされ、こ
の銅線７を垂直上方向に３０鑓／ｍｉｎ以干の等速度で
引張り、この際の銅膜の剥離強度を接合強度とした。Here, the results of a bonding strength test conducted by the inventor are not shown. The bonding strength test was conducted as follows. First, a ceramic substrate of the same quality as the ceramic substrate 1 used in the example is prepared, the upper surface of this is plated with copper, and this copper film is further coated with 2.
0# As a material for examining the bonding strength of the conventional structure, we used this material that was simply plated with the same material. Further, as a material for examining the bonding strength of the structure of the present invention, a copper-plated sample was further fired under the same firing conditions as described above. As shown in FIG. 5, the copper film 6 of each sample 5 has a diameter of 0.8 to 0.81.
m of Sη or solder-plated mild steel wire 7 was soldered, and this copper wire 7 was pulled vertically upward at a uniform speed of 30 l/min or more, and the peel strength of the copper film at this time was taken as the bonding strength.
銅メッキのみの試料では接合強度は極めて小であり、そ
の値は０．ＩＫｇｆ〜１．５Ｋｙｆであった。一方、焼
成を行なった試料では、１６個の試料に対して実験を行
なったところ、接合強度は次表に示す分布となった。同
表において、上側は接合強度分布を、下欄は各分布範囲
となった回数を示している。In the sample with only copper plating, the bonding strength is extremely low, and its value is 0. It was IKgf~1.5Kyf. On the other hand, for the samples that were fired, an experiment was conducted on 16 samples, and the bond strength distribution was as shown in the following table. In the table, the upper column shows the bonding strength distribution, and the lower column shows the number of times each distribution range was reached.
上表より、焼成を行なうことにより接合強度が極めて高
くなることが証明される。また、この値はハイブリット
用回路基板として用いるのに十分な接合強度となってい
る。From the above table, it is proved that the bonding strength becomes extremely high by performing firing. Moreover, this value is sufficient bonding strength for use as a hybrid circuit board.
再び、回路基板の製造工程に戻り説明する。上述したよ
うに焼成を行なうことにより接合強度が大となった導電
層３（焼成後の導電層３を図に梨地で示す）上には、第
６図に示すように抵抗ペースト８が厚膜印刷される。続
いて、この抵抗ペースト８は焼成され抵抗層９が形成さ
れるが、その際の焼成条件は焼成温度が約９００℃であ
り窒素中の酸素の含有量が５〜ｌ０ＰＰＨの雰囲気内で
実施される。Let us return to the circuit board manufacturing process and explain it again. As shown in FIG. 6, a thick film of resistance paste 8 is formed on the conductive layer 3 (the conductive layer 3 after firing is shown with a satin finish in the figure) whose bonding strength has been increased by firing as described above. printed. Subsequently, this resistance paste 8 is fired to form a resistance layer 9, and the firing conditions are such that the firing temperature is about 900°C and the oxygen content in nitrogen is in an atmosphere of 5 to 10 PPH. Ru.
周知のように抵抗ペース１−８は、焼成温度によりその
抵抗値が変化することが知られている。上記のように抵
抗ペースト８の印刷、焼成を導電層３の焼成後に行なう
ことにより、抵抗ペースト８の焼成温度を適宜に選定で
き、抵抗層９の抵抗値を正確に所定値にすることかでき
る。この抵抗層９が形成されたセラミック基板１上には
、第７図に示されるように保護ガラス層１０が被覆され
、回路基板１１が形成される。As is well known, the resistance value of the resistance paste 1-8 changes depending on the firing temperature. By printing and firing the resistor paste 8 after firing the conductive layer 3 as described above, the firing temperature of the resistor paste 8 can be appropriately selected, and the resistance value of the resistor layer 9 can be accurately set to a predetermined value. . A protective glass layer 10 is coated on the ceramic substrate 1 on which the resistance layer 9 is formed, as shown in FIG. 7, and a circuit board 11 is formed.
上述のように製造された回路基板１１は、セラミック基
板１に対する導電層３の接合強度は大となり、導電層３
の剥離事故がなくなり回路基板１１の信頼性を向上する
ことができる。また導電層３はセラミック基板１の平滑
な表面上に形成されるため、導電層３の表面も平滑とな
り高周波特性を向上させることができる（高周波電流は
導電層３の表面を流れるため）。更に、前述したように
、抵抗層９の抵抗値を適宜に管理することかで・きる。In the circuit board 11 manufactured as described above, the bonding strength of the conductive layer 3 to the ceramic substrate 1 is high, and the conductive layer 3
This eliminates peeling accidents and improves the reliability of the circuit board 11. Furthermore, since the conductive layer 3 is formed on the smooth surface of the ceramic substrate 1, the surface of the conductive layer 3 is also smooth and the high frequency characteristics can be improved (because high frequency current flows on the surface of the conductive layer 3). Furthermore, as described above, the resistance value of the resistance layer 9 can be appropriately controlled.
本発明になる回路基板の製造方法の第２実施例について
説明する。尚、第１実施例で説明した製造工程と同一工
程については適宜その説明を省略する。また、同一構成
については図面ト同−符号を付す。A second embodiment of the method for manufacturing a circuit board according to the present invention will be described. Note that the description of the same manufacturing steps as those described in the first embodiment will be omitted as appropriate. In addition, the same components are given the same reference numerals in the drawings.
本実施例では、第１図乃至第３図に示すセラミック基板
１に導電層３をメッキ形成し、所定パターンにエツチン
グするまでの工程は第１実施例と同じである。また、本
実施例では導電層３の焼成前に抵抗ペーストを厚膜印刷
し、導電層３と抵抗ペーストの焼成を同時に行ない得る
よう構成したことを特徴とする。In this embodiment, the steps from forming the conductive layer 3 on the ceramic substrate 1 shown in FIGS. 1 to 3 by plating and etching it into a predetermined pattern are the same as those in the first embodiment. Further, this embodiment is characterized in that the resistive paste is printed in a thick film before firing the conductive layer 3, so that the conductive layer 3 and the resistive paste can be fired at the same time.
第８図に示されるように１、エツチングにより所定パタ
ーンに形成された導電層３上には抵抗ペースト１２が厚
膜印刷される。前記したように、抵抗ペースト１２は焼
成温度によって焼成後の抵抗値が変化することが知られ
ている。一般に抵抗ペースト１２の適正焼成温度として
は９００℃前後のものが多いが、導電層３の焼成温度（
９３０℃〜１０００℃）においても焼成はされる。本実
施例で印刷される抵抗ペースト１２は、導電層３の焼成
温度及び焼成雰囲気にて、所望の抵抗値に焼成され得る
構成のものが選定されている。As shown in FIG. 8, a thick film of resistive paste 12 is printed on the conductive layer 3 which has been etched into a predetermined pattern. As described above, it is known that the resistance value of the resistance paste 12 after firing changes depending on the firing temperature. Generally, the appropriate firing temperature for the resistance paste 12 is often around 900°C, but the firing temperature for the conductive layer 3 (
Firing is also carried out at a temperature of 930°C to 1000°C. The resistance paste 12 printed in this example is selected to have a structure that can be fired to a desired resistance value at the firing temperature and firing atmosphere of the conductive layer 3.
よって、第８図に示されるセラミック基板１を導電層３
の焼成条件下で焼成を行なうことにより、導電層３及び
抵抗ペースト１２は一括的に焼成される。これにより、
抵抗ペースト１２の焼成工程を省くことができ、製造工
程の簡略化を図ることができる。Therefore, the ceramic substrate 1 shown in FIG.
By performing the firing under the following firing conditions, the conductive layer 3 and the resistance paste 12 are fired at once. This results in
The step of firing the resistor paste 12 can be omitted, and the manufacturing process can be simplified.
上記のように導電層３及び抵抗層１３が一括焼成された
セラミック基板１上には、保護ガラス層１０が被覆され
、第９図に示す回路基板１４が形成される。A protective glass layer 10 is coated on the ceramic substrate 1 on which the conductive layer 3 and the resistive layer 13 have been collectively fired as described above, and a circuit board 14 shown in FIG. 9 is formed.
本発明になる回路基板の製造方法の第３実施例について
説明する。尚、第２実施例と同様に同一工程、同−構成
については説明を省略すると共に図面には同一符号を付
す。A third embodiment of the method for manufacturing a circuit board according to the present invention will be described. As in the second embodiment, descriptions of the same steps and structures will be omitted, and the same reference numerals will be used in the drawings.
本実施例では、第１図乃至第３図に示すセラミック基板
１に導電層３をメッキ形成し、所定パターンにエツチン
グするまでの工程は第１実施例と同じである。しかるに
、第１０図に示されるように、セラミック基板１の裏面
１ｂにおいてはスルーホール４近傍に形成された接続部
３ａを除いて導電層３は除去されている。即ち、裏面１
ｂにおいては、接続部３ａを除きセラミック基板１が露
出された状態とされている。尚、表面１ａ上の導“電層
３はエツチングにより所定のパターンに形成されている
。In this embodiment, the steps from forming the conductive layer 3 on the ceramic substrate 1 shown in FIGS. 1 to 3 by plating and etching it into a predetermined pattern are the same as those in the first embodiment. However, as shown in FIG. 10, on the back surface 1b of the ceramic substrate 1, the conductive layer 3 is removed except for the connection portion 3a formed near the through hole 4. That is, back side 1
In b, the ceramic substrate 1 is exposed except for the connecting portion 3a. Incidentally, the conductive layer 3 on the surface 1a is formed into a predetermined pattern by etching.
上記のようにパターン形成された導電層３は、第１実施
例で示した導電層３の焼成条件で焼成され、導電層３は
強固にセラミック基板１に接合する。The conductive layer 3 patterned as described above is fired under the firing conditions for the conductive layer 3 shown in the first embodiment, and the conductive layer 3 is firmly bonded to the ceramic substrate 1.
続いて導電層３の焼成が終了すると、セラミック基板１
の裏面１ｂには第１１図に示すように、所定のパターン
で導電ペースト１５（銅ペースト等）が厚膜印刷される
。この際、導電ペースト１５の一部は、前記した接続部
３ａと重畳するよう構成されている。次に、この導電ペ
ースト１５は焼成され厚膜導電層１６が形成される（銅
の焼成温度は約９００℃である）。この際、厚膜導電層
１６は接続部３ａと電気的に接続し、よって表面１ａに
形成された導電層３と裏面１ｂに形成された厚膜導電層
１６はスルーホール４を介して電気的に導通される。Subsequently, when the firing of the conductive layer 3 is completed, the ceramic substrate 1
As shown in FIG. 11, a thick film of conductive paste 15 (copper paste, etc.) is printed on the back surface 1b in a predetermined pattern. At this time, a portion of the conductive paste 15 is configured to overlap with the connection portion 3a described above. Next, this conductive paste 15 is fired to form a thick film conductive layer 16 (the firing temperature for copper is about 900° C.). At this time, the thick film conductive layer 16 is electrically connected to the connection part 3a, and therefore the conductive layer 3 formed on the front surface 1a and the thick film conductive layer 16 formed on the back surface 1b are electrically connected through the through hole 4. conducts to.
続いて、上記の如く導電層３及び厚膜導電層１６が形成
されたセラミック基板１上には、第１２図に示されるよ
うに抵抗ペースト８が厚膜印刷される。この抵抗ペース
ト８は第１実施例で示した抵抗ペースト８の焼成条件下
ぐ焼成して抵抗層９を形成し、次に保護ガラス層１ｏを
被膜することにより、第１３図に示す回路基板１７を形
成する。Subsequently, as shown in FIG. 12, a thick film of resistance paste 8 is printed on the ceramic substrate 1 on which the conductive layer 3 and thick film conductive layer 16 have been formed as described above. This resistor paste 8 is fired under the firing conditions of the resistor paste 8 shown in the first embodiment to form a resistor layer 9, and then coated with a protective glass layer 1o to form a circuit board 17 shown in FIG. form.
上記の製造方法によれば、表面１ａにおいてはメッキ時
間を制御することにより任意の厚さを有するＳ電層３を
形成することができ、一方裏面１ｂにおいては抵抗層９
の抵抗値管理を正確に行なうことができる。According to the above manufacturing method, the S conductive layer 3 having an arbitrary thickness can be formed on the front surface 1a by controlling the plating time, while the resistive layer 9 can be formed on the back surface 1b.
resistance value can be managed accurately.
例えば、回路設計−トの問題にす、回路基板上の導電層
の厚さを大としたい場合が生ずることは周知の通りであ
る。この場合、厚膜印刷では５０μｍ以上の厚さの厚膜
導電層１６の形成を行なうことができない。また、メッ
キ法によればメッキ時間を長くすることにより５０μｍ
以上の厚さの導電層３を形成することは可能である。一
方、導電層３が所定厚さく１５μｍ）以上になると、こ
れに配設される抵抗層９の抵抗値管理が困難となる。For example, as a circuit design problem, it is well known that there are cases where it is desired to increase the thickness of a conductive layer on a circuit board. In this case, thick film printing cannot form a thick film conductive layer 16 with a thickness of 50 μm or more. In addition, according to the plating method, by increasing the plating time, it is possible to increase the thickness by 50 μm.
It is possible to form the conductive layer 3 with the above thickness. On the other hand, when the conductive layer 3 has a predetermined thickness of 15 μm or more, it becomes difficult to manage the resistance value of the resistive layer 9 disposed thereon.
そこで、セラミック基板１の表面１ａと裏面１ｂを機能
的に分離し、犬なる厚さ寸法を要する導電層３を表面１
ａにメッキ法を用いて形成すると共に、抵抗層９の抵抗
値の精度が必要どされるものは裏面１ｂに厚膜印刷を用
いて集中配設した。Therefore, the front surface 1a and the back surface 1b of the ceramic substrate 1 are functionally separated, and the conductive layer 3, which requires a certain thickness, is placed on the front surface 1a.
The resistor layer 9 was formed using a plating method on the back surface 1b, and the resistive layer 9, which required precision in resistance value, was centrally placed on the back surface 1b using thick film printing.
そして、表面１ａに形成された導電層３と裏面１ｂに形
成された厚膜導電層１６をスルーボール４にて導通する
構成とした。これによりメッキ法及び厚膜印刷法の利点
を適宜に生かした回路基板１７を形成することができる
。The conductive layer 3 formed on the front surface 1a and the thick film conductive layer 16 formed on the back surface 1b are electrically connected by the through balls 4. This makes it possible to form the circuit board 17 that takes advantage of the plating method and the thick film printing method as appropriate.
発明の効果
上述のように本発明になる回路基板の製造方法によれば
、メッキにより形成された導電層は焼成されることによ
りセラミック基板に化学的に接合されるため、接合強度
は大となり、導電層の剥離事故を防止でき、回路基板の
信頼性を向上することができる等の特長を有する。Effects of the Invention As described above, according to the circuit board manufacturing method of the present invention, the conductive layer formed by plating is chemically bonded to the ceramic substrate by firing, so the bonding strength is high. It has features such as being able to prevent peeling accidents of the conductive layer and improving the reliability of the circuit board.
第１図乃至第３図及び第６図乃至第７図は本発明になる
回路基板の製造方法の第１実施例を製造手順に沿って説
明するための図、第４図は本発明者が行なった導電層の
焼成における焼成条件を説明するための図、第５図は接
合強度の実験方法を説明するための図、第８図乃至第９
図は本発明になる回路基板の製造方法の第２実施例を説
明するための図、第１０図乃至第１３図は本発明になる
回路基板の製造方法の第３実施例を製造手順に沿って説
明するための図である。
１・・・セラミック基板、１ａ・・・表面、１ｂ・・・
裏面、３・・・導電層、３ａ・・・接続部、４・・・ス
ルーホール、８．１２・・・抵抗ペースト、９．１３・
・・抵抗層、１０・・・保護ガラス層、１１．１４．１
７・・・回路基板、１５・・・導電ペースト、１６・・
・厚膜導電層。1 to 3 and 6 to 7 are diagrams for explaining the first embodiment of the method for manufacturing a circuit board according to the present invention along the manufacturing procedure, and FIG. Figure 5 is a diagram for explaining the firing conditions for firing the conductive layer, Figure 5 is a diagram for explaining the experimental method for bonding strength, Figures 8 to 9 are
The figure is a diagram for explaining the second embodiment of the method for manufacturing a circuit board according to the present invention, and FIGS. FIG. 1...Ceramic substrate, 1a...Surface, 1b...
Back surface, 3... Conductive layer, 3a... Connection portion, 4... Through hole, 8.12... Resistance paste, 9.13.
...Resistance layer, 10...Protective glass layer, 11.14.1
7... Circuit board, 15... Conductive paste, 16...
・Thick conductive layer.
Claims (1)
程と、該導電層を該セラミック基板に接合する焼成工程
とを有してなることを特徴とする回路基板の製造方法。A method for manufacturing a circuit board, comprising the steps of forming a conductive layer on a ceramic substrate by plating, and firing the conductive layer to the ceramic substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111398A JPS63275196A (en) | 1987-05-07 | 1987-05-07 | Manufacture of circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111398A JPS63275196A (en) | 1987-05-07 | 1987-05-07 | Manufacture of circuit substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63275196A true JPS63275196A (en) | 1988-11-11 |
Family
ID=14560142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111398A Pending JPS63275196A (en) | 1987-05-07 | 1987-05-07 | Manufacture of circuit substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63275196A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040023150A (en) * | 2002-09-10 | 2004-03-18 | 손호익 | Copper plate attachment method using high purity gas |
-
1987
- 1987-05-07 JP JP62111398A patent/JPS63275196A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040023150A (en) * | 2002-09-10 | 2004-03-18 | 손호익 | Copper plate attachment method using high purity gas |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003158B1 (en) | Method for producing electric circuits an a base board | |
| JPH0920580A (en) | Method of metallization of ferrite using surface reduction | |
| JPS63275196A (en) | Manufacture of circuit substrate | |
| JPH06224538A (en) | Manufacture of ceramic circuit board | |
| JP4264091B2 (en) | Wiring board manufacturing method | |
| JP2000101231A (en) | Manufacture of printed wiring board | |
| US4898805A (en) | Method for fabricating hybrid integrated circuit | |
| JP3857219B2 (en) | Wiring board and manufacturing method thereof | |
| JP2000188461A (en) | Electronic control device board for car and its formation | |
| JPS61140195A (en) | Making of ceramic wiring board | |
| JPH06140733A (en) | Circuit board and its manufacture | |
| KR930000639B1 (en) | Manufacturing method of multi layer printed circuit board | |
| JPH0682908B2 (en) | Method for manufacturing ceramic circuit board with resistor | |
| JPH0722732A (en) | Forming method for microwiring | |
| JPS62252995A (en) | Multilayer device and manufacture of the same | |
| JPS6155800B2 (en) | ||
| JPH03109793A (en) | Manufacture of wiring circuit board with resistor | |
| JPH029192A (en) | Manufacture of ceramic circuit board with resistor | |
| JPH0544199B2 (en) | ||
| JPS61121389A (en) | Ceramic wiring board | |
| JPH04307797A (en) | Manufacture of multilayer ceramic circuit board | |
| JPH029190A (en) | Manufacture of ceramic circuit board with resistor | |
| JPS634360B2 (en) | ||
| JPH0529768A (en) | Multilayer wiring structural member | |
| JPH0722737A (en) | Method for forming wiring pattern |