JPS63274885A - 半導体集積回路をバ−ン・イン中に試験する方法及び回路基板 - Google Patents
半導体集積回路をバ−ン・イン中に試験する方法及び回路基板Info
- Publication number
- JPS63274885A JPS63274885A JP62144225A JP14422587A JPS63274885A JP S63274885 A JPS63274885 A JP S63274885A JP 62144225 A JP62144225 A JP 62144225A JP 14422587 A JP14422587 A JP 14422587A JP S63274885 A JPS63274885 A JP S63274885A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- testing
- semiconductor integrated
- circuits
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000010998 test method Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 title 1
- 238000012360 testing method Methods 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 9
- 230000002950 deficient Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000005259 measurement Methods 0.000 claims description 2
- 238000011282 treatment Methods 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 5
- 238000013144 data compression Methods 0.000 description 4
- 238000007906 compression Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000013480 data collection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体集積回路をバーン・イン中に試験する方
法及び回路基板に関する。
法及び回路基板に関する。
[従来の技術]
通常、半導体集積回路の製造では、ある範囲で顧客が有
用な製品を確実に受は取るように、半導体集積回路を工
場から出荷する前に、全般的な機能試験を実行する。一
般に、製品の製造工程で当該製品の誤りを検出して補修
することは知られているが、これらの誤りを補修すると
それだけ製品が高いものになる。従って、半導体集積回
路の総合的な機能試験と、いわゆるバーン・イン(bu
rn−in )の性能とに大きな関心が集まる。半導体
集積回路のバーン・インとは、ある程度使用した後に発
生するであろう回路の不良を発見できるように、半導体
集積回路の経年変化を加速ざ「る条件で試験することを
意味している。これは、デバイスの寿命期間内の誤り発
生率を減少可能にするものである。
用な製品を確実に受は取るように、半導体集積回路を工
場から出荷する前に、全般的な機能試験を実行する。一
般に、製品の製造工程で当該製品の誤りを検出して補修
することは知られているが、これらの誤りを補修すると
それだけ製品が高いものになる。従って、半導体集積回
路の総合的な機能試験と、いわゆるバーン・イン(bu
rn−in )の性能とに大きな関心が集まる。半導体
集積回路のバーン・インとは、ある程度使用した後に発
生するであろう回路の不良を発見できるように、半導体
集積回路の経年変化を加速ざ「る条件で試験することを
意味している。これは、デバイスの寿命期間内の誤り発
生率を減少可能にするものである。
工業的な初期の半導体集積回路バーン・イン処理では、
温度を高めた状態にし、必要な供給電圧を印加し、この
目的に設計したこのような環境の試験装置内で指定され
た期間後に部品を個々に試験する。不良回路を選別した
後、残りの回路は温度を高めた状態で再び動作させ、こ
れらの部品を指定した時間後に再び試験すると共に、試
験で所望の低い誤り発生率が得られるまで、これらの処
理を反復する。
温度を高めた状態にし、必要な供給電圧を印加し、この
目的に設計したこのような環境の試験装置内で指定され
た期間後に部品を個々に試験する。不良回路を選別した
後、残りの回路は温度を高めた状態で再び動作させ、こ
れらの部品を指定した時間後に再び試験すると共に、試
験で所望の低い誤り発生率が得られるまで、これらの処
理を反復する。
[発明が解決しようとする問題点]
しかし、この形式の試験は半導体集積回路を反復的に処
理しなければならず、また処理を自動的に実行すること
ができても、半導体集積回路のかなり重要な部分が単な
る機械的な損傷のために排除されなければならないとい
う大きな欠点があり、適当でない。
理しなければならず、また処理を自動的に実行すること
ができても、半導体集積回路のかなり重要な部分が単な
る機械的な損傷のために排除されなければならないとい
う大きな欠点があり、適当でない。
米国特許明細書第4,379,259号は、記憶回路の
v1能試醗及びバーン・イン方法を開示している。この
方法は、回路が機能的なユニットの一部分を形成し、従
って大小のグループでのみ回路の試験が可能であり、1
つのグループにおける1つの回路の誤りがそのグループ
の他の回路の試験の進行を不可能にさせるという欠点が
あり、適当でない。
v1能試醗及びバーン・イン方法を開示している。この
方法は、回路が機能的なユニットの一部分を形成し、従
って大小のグループでのみ回路の試験が可能であり、1
つのグループにおける1つの回路の誤りがそのグループ
の他の回路の試験の進行を不可能にさせるという欠点が
あり、適当でない。
米国特許明Ill書第4.507,544@及び第4.
374.314@は、温度を高くして半導体集積回路を
試験する装置を開示しているが、これに開示された装置
は試験中の回路とその周辺装置との間で限られ数の信号
のみが転送可能であるという大きな欠点があり、適当で
ない。
374.314@は、温度を高くして半導体集積回路を
試験する装置を開示しているが、これに開示された装置
は試験中の回路とその周辺装置との間で限られ数の信号
のみが転送可能であるという大きな欠点があり、適当で
ない。
本発明の目的は、回路を2回以上処理することなく、1
1ち試験装置に挿入し、かつこれより取り出すことを必
要とせずに、多数の複雑な半導体集積回路のバーン・イ
ン中に完全な機能試験が可能な方法及び装置を提供する
ことにある。
1ち試験装置に挿入し、かつこれより取り出すことを必
要とせずに、多数の複雑な半導体集積回路のバーン・イ
ン中に完全な機能試験が可能な方法及び装置を提供する
ことにある。
本発明の他の目的は、所望の低い誤り発生率を決定する
ために必要以上に、試験状態に保持させない形式でバー
ン・イン中に試験時間の制御が可能な試験処理を提供す
ることにある。これは、試験中に非常に複雑な部品及び
多量の部品を試験するために不可欠なフロ一時間を減少
可能にするものである。
ために必要以上に、試験状態に保持させない形式でバー
ン・イン中に試験時間の制御が可能な試験処理を提供す
ることにある。これは、試験中に非常に複雑な部品及び
多量の部品を試験するために不可欠なフロ一時間を減少
可能にするものである。
し問題点を解決するための手段1
前述の目的は、特許請求の範囲第1項の特徴部分に記載
した処理によって得られるものであり、各回路が他の回
路から完全に独立して試験され、また個々の回路の誤り
数及び不良回路の総和が記録され、指定された期間に記
録された誤り数が指定された最大値を超えないときに試
験を終結するものである。
した処理によって得られるものであり、各回路が他の回
路から完全に独立して試験され、また個々の回路の誤り
数及び不良回路の総和が記録され、指定された期間に記
録された誤り数が指定された最大値を超えないときに試
験を終結するものである。
特許請求の範囲第2項に記載したように、個々の回路が
他の回路から完全に独立して試験されるので、種々の回
路を試験することが可能であり、従って特許請求の範囲
第3項に記載したように、同時にディジタル回路及びア
ナログ回路の試験も可能である。
他の回路から完全に独立して試験されるので、種々の回
路を試験することが可能であり、従って特許請求の範囲
第3項に記載したように、同時にディジタル回路及びア
ナログ回路の試験も可能である。
特許請求の範囲第4項は、本発明方法のパフォーマンス
が特に効果的な回路基板を限定するものである。データ
収集及びデータ圧縮回路が試験すべき回路を搭載してい
る回路基板上に配置されているときは、回路の個々の監
視に必要な接続数を決定することが可能である。
が特に効果的な回路基板を限定するものである。データ
収集及びデータ圧縮回路が試験すべき回路を搭載してい
る回路基板上に配置されているときは、回路の個々の監
視に必要な接続数を決定することが可能である。
特許請求の範囲第5項は、データ収集回路がアナログ信
号及びディジタル信号の両者を処理するように備えられ
てもよいことを記載している。
号及びディジタル信号の両者を処理するように備えられ
てもよいことを記載している。
回路基板の導線が特許請求の範囲第6項に記載している
ように配置されているときは、試験される回路へ、及び
これからの信号転送を大ぎく改善することにより、信号
転送が不良なために誤りが不要に記録されることがない
ようにしている。
ように配置されているときは、試験される回路へ、及び
これからの信号転送を大ぎく改善することにより、信号
転送が不良なために誤りが不要に記録されることがない
ようにしている。
回路基板が特許請求の範囲第7項記載のように備えられ
ているときは、試験中に回路に供給される信号を監視す
ることを可能と覆ることにより、試験が最良条件で実行
されるのを更に確実なものにする。
ているときは、試験中に回路に供給される信号を監視す
ることを可能と覆ることにより、試験が最良条件で実行
されるのを更に確実なものにする。
図面を参照して本発明を以下更に詳細に説明する。
[実施例コ
第1図に示すいわゆる「ハンモック」曲線は、多聞の部
品の母集団に関する通常の不良発生率分析で知られてい
る。この曲線は、図から明らかなように、3つの主要な
領域に区分することができる。即ち、領域■は部品の寿
命の初期期間における誤り発生率シーケンスを示し、は
ぼ水平線の領域■は寿命と通常呼ばれている誤り発生率
を表わしており、領域■は部品の寿命後の誤り発生率を
表わしている。
品の母集団に関する通常の不良発生率分析で知られてい
る。この曲線は、図から明らかなように、3つの主要な
領域に区分することができる。即ち、領域■は部品の寿
命の初期期間における誤り発生率シーケンスを示し、は
ぼ水平線の領域■は寿命と通常呼ばれている誤り発生率
を表わしており、領域■は部品の寿命後の誤り発生率を
表わしている。
図示の曲線は部品ばかりでなく、アッセンブリされた装
置に適用されるが、装置に関連する部品を試験し、いわ
ゆるバーン・インを行なうことにより、完成した装置の
誤り数を減少させることが可能である。これは、試験す
べき部品が高閲の複雑さを有するとき、即らマイクロプ
ロセッサ及び記憶回路を有するときに、特に有利である
。このバーン・インに関心があるのは、部品の母集団を
領域■を介して領域■に持って来ることにより、一定の
低い誤り発生率を長期間確実に維持することである。
置に適用されるが、装置に関連する部品を試験し、いわ
ゆるバーン・インを行なうことにより、完成した装置の
誤り数を減少させることが可能である。これは、試験す
べき部品が高閲の複雑さを有するとき、即らマイクロプ
ロセッサ及び記憶回路を有するときに、特に有利である
。このバーン・インに関心があるのは、部品の母集団を
領域■を介して領域■に持って来ることにより、一定の
低い誤り発生率を長期間確実に維持することである。
第2図は従来から知られているバーン・イン方法による
試験シーケンスを概要的に示す。この試験シーケンスは
試験すべき部品の総数について試験するものであり、こ
の試験で合格とされたものが8〜24時間、150°〜
200℃に加熱される。次に温度を下げ、部品を通常の
温度で試験する。第1図の領域■に対応する部品不良発
生率に経験的になるまで、このサイクルを繰り返す。部
品が150°〜200℃に加熱された期間には、これら
に供給電圧、及びわずかばかりの付勢パルスが印加され
る。
試験シーケンスを概要的に示す。この試験シーケンスは
試験すべき部品の総数について試験するものであり、こ
の試験で合格とされたものが8〜24時間、150°〜
200℃に加熱される。次に温度を下げ、部品を通常の
温度で試験する。第1図の領域■に対応する部品不良発
生率に経験的になるまで、このサイクルを繰り返す。部
品が150°〜200℃に加熱された期間には、これら
に供給電圧、及びわずかばかりの付勢パルスが印加され
る。
試験に充分な時間が割り与えられているときは、この試
験によって殆ど全ての不良部品を発見することができる
。しかし、何時所望の最小誤り発生率になったのかをこ
の試験方法により正確に決定することは困難であり、こ
のことが必然的に安全側にするべく、部品をしばしば絶
対的に必要とする時間より長時間、高い温度にさらすこ
とになり、当然、不必要な部品の経年変化をもたらす。
験によって殆ど全ての不良部品を発見することができる
。しかし、何時所望の最小誤り発生率になったのかをこ
の試験方法により正確に決定することは困難であり、こ
のことが必然的に安全側にするべく、部品をしばしば絶
対的に必要とする時間より長時間、高い温度にさらすこ
とになり、当然、不必要な部品の経年変化をもたらす。
第3図に示されている本発明の処理は、従来と対照をな
すものである。ここで、部品は予備試験なしに、試験装
置に導入されて1又は2時間、150’〜200℃に加
熱され、次いで温度を約60゛に低下させて個々の部品
を試験する。この試験ではどの部品が不合格であるかが
記録され、再び指定された期間について150°〜20
0℃に温度を上昇させ、次いで温度を低下させて試験を
繰り返す。このサイクルは所望の不良発生率が記録され
るまで、繰り返される。
すものである。ここで、部品は予備試験なしに、試験装
置に導入されて1又は2時間、150’〜200℃に加
熱され、次いで温度を約60゛に低下させて個々の部品
を試験する。この試験ではどの部品が不合格であるかが
記録され、再び指定された期間について150°〜20
0℃に温度を上昇させ、次いで温度を低下させて試験を
繰り返す。このサイクルは所望の不良発生率が記録され
るまで、繰り返される。
この方法の効果は、短い期間だけ部品を高くした温度に
保持し、その後に部品を試験する。これは、誤り発生率
のカーブ上で試験を停止すべき点の判断を非常に正確な
ものにすることである。この方法の他の効果は、半導体
集積回路の1!l造における一般的な誤りを表わし得る
不良発生率曲線のずれを記録することができることであ
る。従って、この試験方法は製造品質のコントロールを
かなり改善することになり、更に試験で費やした時間が
厳密さを必要とするものをより、少なくなることを意味
する。
保持し、その後に部品を試験する。これは、誤り発生率
のカーブ上で試験を停止すべき点の判断を非常に正確な
ものにすることである。この方法の他の効果は、半導体
集積回路の1!l造における一般的な誤りを表わし得る
不良発生率曲線のずれを記録することができることであ
る。従って、この試験方法は製造品質のコントロールを
かなり改善することになり、更に試験で費やした時間が
厳密さを必要とするものをより、少なくなることを意味
する。
ただし、本発明の試験方法は、従来と異なる方法で作成
された試験装置が必要となる。第4図は本発明の試験方
法を実mする装置をどのようにして構築できるかについ
て概略的に示すものである。
された試験装置が必要となる。第4図は本発明の試験方
法を実mする装置をどのようにして構築できるかについ
て概略的に示すものである。
第4図は高温領域2及び低温領域3を右する気候チャン
バー1の近傍にこの装置を構築した状態を示しでいる。
バー1の近傍にこの装置を構築した状態を示しでいる。
気候チャンバー1は回路基板4を収容するものであり、
回路基板4の領域5は高温領域2で試験する回路を搭載
し、回路1謹板4の領域6は低温領域3で高温領域2の
回路の試験と協働する回路を搭載している。回路基板4
の領域6は、回路の試験に必要な電源及び励起電圧を発
4(する電源電圧及び付勢パルス回路7に接続されてい
る。
回路基板4の領域5は高温領域2で試験する回路を搭載
し、回路1謹板4の領域6は低温領域3で高温領域2の
回路の試験と協働する回路を搭載している。回路基板4
の領域6は、回路の試験に必要な電源及び励起電圧を発
4(する電源電圧及び付勢パルス回路7に接続されてい
る。
回路基板4の領域6上の回路と、電に!電圧及びパルス
発生回路7とはデータ処理装置8により制御されている
。
発生回路7とはデータ処理装置8により制御されている
。
回路基板4は、領域5と領域6との間に非常に多数の回
路接続が存在する形式で作られている。
路接続が存在する形式で作られている。
回路基板4の領域6の回路は、データ収集と、領域5に
搭載されている回路(データ収集及び圧縮回路)から収
集したデータについてのデータ圧縮とを実行するように
作られている。領域5と領域6との間に非常に多数の回
路接続が存在し、また領域6と領域5の各回路との間に
少なくとも2つの接続が存在するので、領域5上の個々
の回路について試験することが可能である。
搭載されている回路(データ収集及び圧縮回路)から収
集したデータについてのデータ圧縮とを実行するように
作られている。領域5と領域6との間に非常に多数の回
路接続が存在し、また領域6と領域5の各回路との間に
少なくとも2つの接続が存在するので、領域5上の個々
の回路について試験することが可能である。
領域50個々の回路を試験して得た非常に多量のデータ
は、収集され、領域6の回路により前処理され、これら
の回路とデータ処理装置8との間で合理的な方法でデー
タ転送が可能なフォーマットに変換される。
は、収集され、領域6の回路により前処理され、これら
の回路とデータ処理装置8との間で合理的な方法でデー
タ転送が可能なフォーマットに変換される。
データ処理装置8は領域6のデータ収集及び圧縮回路を
制御して種々の形式のデータ処理を実行することができ
る。同様に、データ処理装置8は電源電圧及びパルス発
生回路7を制御して試験に必要な信号を発生している。
制御して種々の形式のデータ処理を実行することができ
る。同様に、データ処理装置8は電源電圧及びパルス発
生回路7を制御して試験に必要な信号を発生している。
領域6のデータ収集及び圧縮回路は電源電圧及びパルス
発生回路7から受は取る信号を監視させることもできる
ので、領tii50回路に正しい信号が供給されている
かどうかを調べるようにすることができる。
発生回路7から受は取る信号を監視させることもできる
ので、領tii50回路に正しい信号が供給されている
かどうかを調べるようにすることができる。
回路に品質の良い信号が供給され、同様にデータ収集及
び圧縮回路6に戻される信号が品質の良い信号であると
いうことは、試験結果にとり非常に重要なことになるの
で、回路の導線は予め定められたインピーダンスを有づ
る伝送線路として構築される。これによって、回路基板
4上の信号品質を制御して正しい付勢パルス及び歪みの
ない信号測定が可能となる。
び圧縮回路6に戻される信号が品質の良い信号であると
いうことは、試験結果にとり非常に重要なことになるの
で、回路の導線は予め定められたインピーダンスを有づ
る伝送線路として構築される。これによって、回路基板
4上の信号品質を制御して正しい付勢パルス及び歪みの
ない信号測定が可能となる。
領域6の回路は、ディジタル・データ、アナログ・デー
タ、又はこれらを混合したものを収集するように構築し
てもよく、また領域6の回路が適当に構築されていると
きは、あらゆる形式の半導体集積回路を試験するように
試験装置を構築することら可能である。
タ、又はこれらを混合したものを収集するように構築し
てもよく、また領域6の回路が適当に構築されていると
きは、あらゆる形式の半導体集積回路を試験するように
試験装置を構築することら可能である。
第5図は回路基板4を概要的に示す図であり、その高温
の領域5及び低温の領域6は、領域5と領域6との間の
導体接続が通過する領域9により分離されている。参照
番号10及び11は試験されている回路を示し、12及
び13は試験で協働する回路を示す。以上で説明したよ
うに、領!4!5の回路と領域6の1つ以上の回路との
間には少なくとも2つの接続が設けられている。
の領域5及び低温の領域6は、領域5と領域6との間の
導体接続が通過する領域9により分離されている。参照
番号10及び11は試験されている回路を示し、12及
び13は試験で協働する回路を示す。以上で説明したよ
うに、領!4!5の回路と領域6の1つ以上の回路との
間には少なくとも2つの接続が設けられている。
領域5では多くの回路が同時に試験されるので、gAA
s2領域6との間の接続数は多数になり、従って回路基
板4は多層に製造される必要がある。
s2領域6との間の接続数は多数になり、従って回路基
板4は多層に製造される必要がある。
第1図は従来の不良発生率「ハンモック」曲線を示す図
、 第2図は従来の試験手順を概要的に示す図、第3図は本
発明の試験手順を概要的に示す図、第4図は本発明方法
を実施した装置及び回路基板の簡単なブロック図、 第5図は本発明の回路基板をm型内に示す図である。 1・・・気候ヂャンバー、 2・・・高温領域、 3・・・低温領域、 4・・・回路基板、 6・・・領域(データ収集及び圧縮回路)、7・・・電
源電圧及びパルス発生回路、8・・・データ処理装置、 10.11.12.13・・・回路。
、 第2図は従来の試験手順を概要的に示す図、第3図は本
発明の試験手順を概要的に示す図、第4図は本発明方法
を実施した装置及び回路基板の簡単なブロック図、 第5図は本発明の回路基板をm型内に示す図である。 1・・・気候ヂャンバー、 2・・・高温領域、 3・・・低温領域、 4・・・回路基板、 6・・・領域(データ収集及び圧縮回路)、7・・・電
源電圧及びパルス発生回路、8・・・データ処理装置、 10.11.12.13・・・回路。
Claims (7)
- (1)半導体集積回路を極限温度で周期的に動作させ、
次いで通常の動作温度で試験するようにした半導体集積
回路をバーン・イン中に試験する方法において、 他の回路から独立して各回路の試験をする処理と、 別個の回路の誤り数を記録する処理と、 新しい不良回路数が所定の期間について所定の最大値以
下となるまで動作及び試験サイクルを反復する処理と を備えていることを特徴とする半導体集積回路のダイナ
ミック試験及びバーン・イン処理方法。 - (2)特許請求の範囲第1項記載の半導体集積回路のダ
イナミック試験及びバーン・イン処理方法において、 異なる形式にある複数の回路を同時に試験する処理と、 試験対象の回路の所望の誤り発生率を満足したときに回
路基板の試験を停止する処理とを備えていることを特徴
とする半導体集積回路をバーン・イン中に試験する方法
。 - (3)特許請求の範囲第1項又は第2項記載の半導体集
積回路のダイナミック試験及びバーン・イン処理方法に
おいて、 ディジタル及びアナログ回路を同時に試験することを特
徴とする半導体集積回路のダイナミック試験及びバーン
・イン処理方法。 - (4)気候チャンバーの高温領域及び低温領域に伸延す
ると共に、高温領域に配置された基板部分が試験する回
路を搭載し、低温領域に配置された基板部分が高温領域
で回路を試験するために用いる回路を搭載する回路基板
において、 高温領域の各回路と低温領域の回路との間に少なくとも
2つの独立した接続を有し、低温領域の回路は高温領域
から受け取る測定データを解析して圧縮することにより
前処理したデータをデータ処理ユニットに転送すること
を特徴とする回路基板。 - (5)特許請求の範囲第4項記載の回路基板において、 データを分析して比較する回路はディジタル及び/又は
アナログ・データ信号を処理するように構築されている
ことを特徴とする回路基板。 - (6)特許請求の範囲第4項記載の回路基板において、 回路基板の導線は予め定めたインピーダンスを有する伝
送路として形成されていることを特徴とする回路基板。 - (7)特許請求の範囲第4項、第5項又は第6項記載の
回路基板において、回路基板は高温領域の回路に外部的
に発生した供給電圧及び付勢パルスを転送するようにさ
れると共に、低温領域の回路はこれらの付勢パルスを監
視するように構築されていることを特徴とする回路基板
。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DK2080/87 | 1987-04-24 | ||
DK208087A DK208087A (da) | 1987-04-24 | 1987-04-24 | Fremgangsmaade og kredsloebskort til udfoerelse af test under burn-in af integrerede halvlederkredsloeb |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63274885A true JPS63274885A (ja) | 1988-11-11 |
Family
ID=8109944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62144225A Pending JPS63274885A (ja) | 1987-04-24 | 1987-06-11 | 半導体集積回路をバ−ン・イン中に試験する方法及び回路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4945302A (ja) |
JP (1) | JPS63274885A (ja) |
DK (1) | DK208087A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114076859A (zh) * | 2020-08-18 | 2022-02-22 | 中国科学院国家空间科学中心 | 一种针对宇航用核心元器件的全温老炼测试***及其方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5829128A (en) * | 1993-11-16 | 1998-11-03 | Formfactor, Inc. | Method of mounting resilient contact structures to semiconductor devices |
GB2258356B (en) * | 1991-07-31 | 1995-02-22 | Metron Designs Ltd | Method and apparatus for conditioning an electronic component having a characteristic subject to variation with temperature |
US5391984A (en) * | 1991-11-01 | 1995-02-21 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for testing integrated circuit devices |
US5278495A (en) * | 1991-11-08 | 1994-01-11 | Ncr Corporation | Memory and apparatus for a thermally accelerated reliability testing |
JPH07130817A (ja) * | 1993-10-30 | 1995-05-19 | Sony Corp | 金属配線の信頼性評価方法及び金属配線の信頼性評価装置 |
US5677853A (en) * | 1994-11-16 | 1997-10-14 | Delco Electronics Corp. | Product testing by statistical profile of test variables |
US5798653A (en) * | 1995-04-20 | 1998-08-25 | Sun Microsystems, Inc. | Burn-in system for reliable integrated circuit manufacturing |
FR2750767B1 (fr) * | 1996-07-08 | 1998-10-09 | Dassault Electronique | Dispositif de test de cartes electroniques dans des conditions speciales de temperature ou de traitement |
US6327676B1 (en) * | 1998-03-31 | 2001-12-04 | Emc Corporation | Test equipment |
US6501290B2 (en) | 1999-09-29 | 2002-12-31 | Intel Corporation | Direct to chuck coolant delivery for integrated circuit testing |
US6433568B1 (en) * | 2000-06-08 | 2002-08-13 | Motorola, Inc. | Massive parallel semiconductor manufacturing test process |
US7023227B1 (en) * | 2002-02-12 | 2006-04-04 | National Semiconductor Corporation | Apparatus for socketing and testing integrated circuits and methods of operating the same |
US8201038B2 (en) * | 2009-09-29 | 2012-06-12 | International Business Machines Corporation | Integrating design for reliability technology into integrated circuits |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3609547A (en) * | 1970-03-27 | 1971-09-28 | Eugene A Slusser | Integrated circuit test system |
US3842346A (en) * | 1972-12-20 | 1974-10-15 | C Bobbitt | Continuity testing of solid state circuitry during temperature cycling |
US4374317A (en) * | 1979-07-05 | 1983-02-15 | Reliability, Inc. | Burn-in chamber |
US4379259A (en) * | 1980-03-12 | 1983-04-05 | National Semiconductor Corporation | Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber |
JPS5951109B2 (ja) * | 1980-08-29 | 1984-12-12 | 富士通株式会社 | エ−ジング装置における高温部と低温部の接続方法 |
US4542341A (en) * | 1982-01-04 | 1985-09-17 | Artronics Corporation | Electronic burn-in system |
US4749947A (en) * | 1986-03-10 | 1988-06-07 | Cross-Check Systems, Inc. | Grid-based, "cross-check" test structure for testing integrated circuits |
-
1987
- 1987-04-24 DK DK208087A patent/DK208087A/da not_active Application Discontinuation
- 1987-06-11 JP JP62144225A patent/JPS63274885A/ja active Pending
-
1988
- 1988-04-21 US US07/184,505 patent/US4945302A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114076859A (zh) * | 2020-08-18 | 2022-02-22 | 中国科学院国家空间科学中心 | 一种针对宇航用核心元器件的全温老炼测试***及其方法 |
Also Published As
Publication number | Publication date |
---|---|
DK208087D0 (da) | 1987-04-24 |
US4945302A (en) | 1990-07-31 |
DK208087A (da) | 1988-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5030905A (en) | Below a minute burn-in | |
JPS63274885A (ja) | 半導体集積回路をバ−ン・イン中に試験する方法及び回路基板 | |
US6407567B1 (en) | IC Device burn-in method and apparatus | |
US4379259A (en) | Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber | |
US5744975A (en) | Enhanced defect elimination process for electronic assemblies via application of sequentially combined multiple stress processes | |
US5838568A (en) | Heated circuit assembly tester and method | |
US6429677B1 (en) | Method and apparatus for characterization of gate dielectrics | |
JP2004521364A (ja) | 電気部品のバッチのテスティング | |
JP3730340B2 (ja) | 半導体試験装置 | |
TWI399550B (zh) | 測試系統及方法 | |
US6693434B2 (en) | Automated system for estimating ring oscillator reliability and testing AC response and method of operation thereof | |
JPH1138085A (ja) | テスタの動作誤謬検査方法 | |
US20010043079A1 (en) | Screening of semiconductor integrated circuit devices | |
JP3730447B2 (ja) | バーンイン装置及びバーンイン制御方法 | |
EP0194788B1 (en) | Automatic test equipment and method for operating it | |
JPS61128541A (ja) | 半導体装置の信頼性試験方法 | |
KR101336345B1 (ko) | 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치 | |
JP2834047B2 (ja) | 半導体ウェハとその試験方法 | |
CN102053219B (zh) | 金属电迁移测试设备及方法 | |
JP4409687B2 (ja) | 電子部品試験装置および電子部品の試験方法 | |
JP2002131372A (ja) | 半導体デバイスの検査方法及び検査装置 | |
JPH04313084A (ja) | 半導体テストシステム | |
JP4062424B2 (ja) | メモリテストシステム及びメモリテスト方法 | |
CN116953472A (zh) | 电路板多应力老化检测方法及试验装置 | |
JP2000266822A (ja) | 半導体試験装置 |