JPS63272066A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63272066A JPS63272066A JP62104736A JP10473687A JPS63272066A JP S63272066 A JPS63272066 A JP S63272066A JP 62104736 A JP62104736 A JP 62104736A JP 10473687 A JP10473687 A JP 10473687A JP S63272066 A JPS63272066 A JP S63272066A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- element region
- forming
- type element
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- -1 arsenic ions Chemical class 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 235000014548 Rubus moluccanus Nutrition 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に相補型MO
3半導体装置の製造方法に関する。
3半導体装置の製造方法に関する。
一部に、相補型MO3(以下、C−MOSと称する)半
導体装置は、消費電力が小さいという利点を有している
が、Pチャネル、Nチャネルの各MO3)ランジスタを
形成しなければならないため、製造工程が煩雑であると
いう欠点がある。
導体装置は、消費電力が小さいという利点を有している
が、Pチャネル、Nチャネルの各MO3)ランジスタを
形成しなければならないため、製造工程が煩雑であると
いう欠点がある。
例えば、従来のC−MOSの製造方法を第3図(a)乃
至(d)に示す。
至(d)に示す。
先ず、同図(a)のように、例えばP型シリコン基板3
1の一部に選択的にN型ウェル領域32を形成した後、
フィールド酸化膜33を形成して活性化領域を画成する
。そして、この上にゲート酸化膜34を形成し、更に全
面に多結晶シリコンを成長した上で、これを写真蝕刻技
術を用いてパターニングすることによりゲート電極35
N、35Pを形成する。
1の一部に選択的にN型ウェル領域32を形成した後、
フィールド酸化膜33を形成して活性化領域を画成する
。そして、この上にゲート酸化膜34を形成し、更に全
面に多結晶シリコンを成長した上で、これを写真蝕刻技
術を用いてパターニングすることによりゲート電極35
N、35Pを形成する。
次いで、同図(b)のように、PMO3形成領域をレジ
スト36で覆い、砒素(As)をイオン注入で導入し、
NチャネルMO3I−ランジスタのソース・ドレイン領
域37Nを形成する。
スト36で覆い、砒素(As)をイオン注入で導入し、
NチャネルMO3I−ランジスタのソース・ドレイン領
域37Nを形成する。
続いて、第3図(C)のように、今度はNMO3形成領
域をレジスト38で覆い、ボロン(B)をイオン注入で
導入し、PチャネルMOSトランジスタのソース・ドレ
イン領域37Pを形成する。
域をレジスト38で覆い、ボロン(B)をイオン注入で
導入し、PチャネルMOSトランジスタのソース・ドレ
イン領域37Pを形成する。
以下、通常の工程に従って眉間絶縁膜39の堆積、コン
タクトホール39aの開孔、配線40の形成を行なうこ
とにより、同図(d)のように、C−MO3半導体装置
が完成される。
タクトホール39aの開孔、配線40の形成を行なうこ
とにより、同図(d)のように、C−MO3半導体装置
が完成される。
しかしながら、従来のC−MOSの形成方法では、上述
したように写真蝕刻技術がゲート電極35N、35Pの
形成からソース・ドレイン領域37N、37Pの形成ま
で3回あり、工程が複雑でコストが高くなるという問題
が生じている。
したように写真蝕刻技術がゲート電極35N、35Pの
形成からソース・ドレイン領域37N、37Pの形成ま
で3回あり、工程が複雑でコストが高くなるという問題
が生じている。
また、最近MO3)ランジスタのゲート実効長が短くな
るにつれて、ホットエレクトロンによるトランジスタの
劣化等の対策のため、ソース・ドレイン領域に低濃度不
純物領域を形成したLDD(Lightly Dope
d Drain )構造のトランジスタが採用されてい
るが、この種のトランジスタの製造方法では、LDDを
形成するために写真蝕刻工程を更に増加させる必要があ
る。
るにつれて、ホットエレクトロンによるトランジスタの
劣化等の対策のため、ソース・ドレイン領域に低濃度不
純物領域を形成したLDD(Lightly Dope
d Drain )構造のトランジスタが採用されてい
るが、この種のトランジスタの製造方法では、LDDを
形成するために写真蝕刻工程を更に増加させる必要があ
る。
本発明は工程の簡略化及び低コスト化を可能にした半導
体装置の製造方法を提供することを目的としている。
体装置の製造方法を提供することを目的としている。
本発明の半導体装置の製造方法は、一の導電型の半導体
基板に第1導電型素子及び第2導電型素子の各領域を画
成しかつ各領域にゲート絶縁膜を形成する工程と、半導
体基板上に多結晶半導体膜を形成する工程と、この多結
晶半導体膜を第2導電型素子領域でそのまま残し、第1
導電型素子領域でゲート電極に形成する工程と、前記第
1導電型素子領域に第1導電型不純物を導入してソース
・ドレイン領域を形成する工程と、前記第1導電型素子
領域をフォトレジスト等で被覆した上で、第2導電型素
子領域に前記多結晶半導体膜でゲート電極を形成する工
程と、前記第2導電型素子領域に第2導電型不純物を導
入してソース・ドレイン領域を形成する工程を含んでい
る。
基板に第1導電型素子及び第2導電型素子の各領域を画
成しかつ各領域にゲート絶縁膜を形成する工程と、半導
体基板上に多結晶半導体膜を形成する工程と、この多結
晶半導体膜を第2導電型素子領域でそのまま残し、第1
導電型素子領域でゲート電極に形成する工程と、前記第
1導電型素子領域に第1導電型不純物を導入してソース
・ドレイン領域を形成する工程と、前記第1導電型素子
領域をフォトレジスト等で被覆した上で、第2導電型素
子領域に前記多結晶半導体膜でゲート電極を形成する工
程と、前記第2導電型素子領域に第2導電型不純物を導
入してソース・ドレイン領域を形成する工程を含んでい
る。
次に、本発明を図面を参照して説明する。
第1図(a)乃至(d)は本発明の第1実施例を製造工
程順に示す断面図である。
程順に示す断面図である。
先ず、第1図(a)のようにP型シリコン基板11の一
部にN型ウェル領域12を形成した後、選択酸化力によ
りフィールド酸化膜13を1.czmの厚さに形成する
。また、活性化領域にはゲート酸化膜14を厚さ500
人で形成する。そして、全面に多結晶シリコン15を堆
積する。
部にN型ウェル領域12を形成した後、選択酸化力によ
りフィールド酸化膜13を1.czmの厚さに形成する
。また、活性化領域にはゲート酸化膜14を厚さ500
人で形成する。そして、全面に多結晶シリコン15を堆
積する。
続いて、同図(b)のように、フォトレジスト16を利
用した写真蝕刻技術を用いてNMO3形成領域の多結晶
シリコン15のみをパターニングしてNチャネルMOS
トランジスタのゲート電極15Nを形成する。そして、
形成後に砒素のイオン注入を行い、NチャネルMoSト
ランジスタのソース・ドレイン領域17Nを形成する。
用した写真蝕刻技術を用いてNMO3形成領域の多結晶
シリコン15のみをパターニングしてNチャネルMOS
トランジスタのゲート電極15Nを形成する。そして、
形成後に砒素のイオン注入を行い、NチャネルMoSト
ランジスタのソース・ドレイン領域17Nを形成する。
次に、同図(C)のように、前記フォトレジスト16を
除去した後、改めてフォトレジスト18を利用した写真
蝕刻技術によりPMOS形成領域に残された多結晶シリ
コン15をパターニングしてPチャネルMO3I−ラン
ジスタのゲート電極15Pを形成する。このとき、N
M OS 領域は前記フォトレジスト18で覆っておく
。そして、この状態でボロンのイオン注入を行い、Pチ
ャネルMOSトランジスタのソース・ドレイン領域17
pを形成する。
除去した後、改めてフォトレジスト18を利用した写真
蝕刻技術によりPMOS形成領域に残された多結晶シリ
コン15をパターニングしてPチャネルMO3I−ラン
ジスタのゲート電極15Pを形成する。このとき、N
M OS 領域は前記フォトレジスト18で覆っておく
。そして、この状態でボロンのイオン注入を行い、Pチ
ャネルMOSトランジスタのソース・ドレイン領域17
pを形成する。
以下、同図(d)のようにフォトレジスト18を除去後
、通常の工程に従い、層間絶縁膜19の堆積、コンタク
トホール19aの開孔、配線20を形成することにより
、C−MO3半導体装置を完成する。
、通常の工程に従い、層間絶縁膜19の堆積、コンタク
トホール19aの開孔、配線20を形成することにより
、C−MO3半導体装置を完成する。
以上の工程では、ゲート電極15N、15Pの形成から
ソース・ドレイン領域17N、17Pの形成まで2回の
写真蝕刻工程で形成でき、工程の簡略化を達成できる。
ソース・ドレイン領域17N、17Pの形成まで2回の
写真蝕刻工程で形成でき、工程の簡略化を達成できる。
第2図(a)及び(b)は本発明の第2実施例の主要工
程を示す断面図であり、この実施例ではLDD構造のト
ランジスタに本発明を適用した例を示している。
程を示す断面図であり、この実施例ではLDD構造のト
ランジスタに本発明を適用した例を示している。
先ず、第2図(a)のように、第1実施例と同様にP型
シリコン基板21にN型ウェル22.フィールド酸化M
、23.ゲート酸化膜24を順次形成し、更に多結晶シ
リコン25を形成してこれをフォトレジスト26により
パターニングしてNチャネルMO3)ランジスタの電極
25Nを形成する。そして、砒素を低ドーズ量でイオン
注入して浅い拡散層27N′を形成する。
シリコン基板21にN型ウェル22.フィールド酸化M
、23.ゲート酸化膜24を順次形成し、更に多結晶シ
リコン25を形成してこれをフォトレジスト26により
パターニングしてNチャネルMO3)ランジスタの電極
25Nを形成する。そして、砒素を低ドーズ量でイオン
注入して浅い拡散層27N′を形成する。
続いて、同図(b)に示すように、シリコン酸化膜等の
絶縁膜を堆積させた上で、これを異方性エツチング法に
よりエッチバックして、前記ゲート電極25Nの側壁に
サイドウオール25′を形成し、この状態で砒素を高ド
ーズ量でイオン注入して深い拡散層27N#を形成する
。これにより、LDD構造のソース・ドレイン領域27
Nが形成され、NチャネルMO3)ランジスタが形成さ
れる。
絶縁膜を堆積させた上で、これを異方性エツチング法に
よりエッチバックして、前記ゲート電極25Nの側壁に
サイドウオール25′を形成し、この状態で砒素を高ド
ーズ量でイオン注入して深い拡散層27N#を形成する
。これにより、LDD構造のソース・ドレイン領域27
Nが形成され、NチャネルMO3)ランジスタが形成さ
れる。
以下、説明は省略するが、第1実施例の第1図(C)及
び(d)の工程を実行することにより、LDD構造のN
チャネルMOSトランジスタと、通常のPチャネルMO
3)ランジスタとで構成されるC−MO3半導体装置が
完成される。
び(d)の工程を実行することにより、LDD構造のN
チャネルMOSトランジスタと、通常のPチャネルMO
3)ランジスタとで構成されるC−MO3半導体装置が
完成される。
この実施例においても、ゲート電極からソース・ドレイ
ン領域の形成まで、2回の写真蝕刻技術で製造できる。
ン領域の形成まで、2回の写真蝕刻技術で製造できる。
なお、前記実施例はNチャネルMOSトランジスタにつ
いて説明したが、PチャネルMO3I−ランジスタにお
いても同様に適用できる。
いて説明したが、PチャネルMO3I−ランジスタにお
いても同様に適用できる。
以上説明したように本発明は、半導体基板上に形成した
多結晶半導体膜を第2導電型素子領域でそのまま残し、
第1導電型素子領域でゲート電極に形成するとともにソ
ース・ドレイン領域を形成し、次いで第1導電型素子領
域をフォトレジスト等で被覆した上で、第2導電型素子
領域に前記多結晶半導体膜でゲート電極を形成するとと
もにソース・ドレイン領域を形成しているので、ゲート
電極形成からC−MO3完成までにおける写真蝕刻工程
数を低減でき、工程の簡略及び低コスト化を実現で・き
る。また、これはLDD構造のトランジスタを製造する
場合でも同様である。
多結晶半導体膜を第2導電型素子領域でそのまま残し、
第1導電型素子領域でゲート電極に形成するとともにソ
ース・ドレイン領域を形成し、次いで第1導電型素子領
域をフォトレジスト等で被覆した上で、第2導電型素子
領域に前記多結晶半導体膜でゲート電極を形成するとと
もにソース・ドレイン領域を形成しているので、ゲート
電極形成からC−MO3完成までにおける写真蝕刻工程
数を低減でき、工程の簡略及び低コスト化を実現で・き
る。また、これはLDD構造のトランジスタを製造する
場合でも同様である。
第1図(a)乃至第1図(d)は本発明の第1実施例を
工程順に示す断面図、第2図(a)及び第2図(b)は
第2実施例の主要工程を示す断面図、第3図(a)乃至
第3図(d)は従来の製造方法を工程順に示す断面図で
ある。 11.21.31・・・P型シリコン基板、12,22
.32・・・N型ウェル、13,23.33・・・フィ
ールド酸化膜、14,24.34・・・ゲート酸化膜、
15.25・・・多結晶シリコン、15N、25N。 35N・・・NMOSゲート電極、15P、25P。 35P・・・PMOSゲート電極、16,26.36・
・・フォトレジスト、17N、27N、37N・・・N
MOSソース・ドレイン領域、17P、27P。 37P・・・PMOSソニス・ドレイン領域、27N’
・・・低ドーズ量浅い拡散層、27N″・・・高ドーズ
領域深い拡散層、18.38・・・フォトレジスト、1
9.39・・・層間絶縁膜、20.40・・・配線。 第1図 第1図 1/N 第3図 第3図
工程順に示す断面図、第2図(a)及び第2図(b)は
第2実施例の主要工程を示す断面図、第3図(a)乃至
第3図(d)は従来の製造方法を工程順に示す断面図で
ある。 11.21.31・・・P型シリコン基板、12,22
.32・・・N型ウェル、13,23.33・・・フィ
ールド酸化膜、14,24.34・・・ゲート酸化膜、
15.25・・・多結晶シリコン、15N、25N。 35N・・・NMOSゲート電極、15P、25P。 35P・・・PMOSゲート電極、16,26.36・
・・フォトレジスト、17N、27N、37N・・・N
MOSソース・ドレイン領域、17P、27P。 37P・・・PMOSソニス・ドレイン領域、27N’
・・・低ドーズ量浅い拡散層、27N″・・・高ドーズ
領域深い拡散層、18.38・・・フォトレジスト、1
9.39・・・層間絶縁膜、20.40・・・配線。 第1図 第1図 1/N 第3図 第3図
Claims (2)
- (1)一の導電型の半導体基板に第1導電型素子及び第
2導電型素子の各領域を画成しかつ各領域にゲート絶縁
膜を形成する工程と、前記半導体基板上に多結晶半導体
膜を形成する工程と、この多結晶半導体膜を第2導電型
素子領域でそのまま残し、第1導電型素子領域でゲート
電極に形成する工程と、前記第1導電型素子領域に第1
導電型不純物を導入してソース・ドレイン領域を形成す
る工程と、前記第1導電型素子領域をフォトレジスト等
で被覆した上で、第2導電型素子領域に前記多結晶半導
体膜でゲート電極を形成する工程と、前記第2導電型素
子領域に第2導電型不純物を導入してソース・ドレイン
領域を形成する工程を含むことを特徴とする半導体装置
の製造方法。 - (2)ゲート電極形成後に、低ドーズ量で不純物を導入
して浅い拡散層を形成する工程と、その後絶縁膜を堆積
しかつこれを異方性エッチングしてゲート電極の側面に
絶縁膜を残す工程と、高ドーズ量で不純物を導入して深
い拡散層を形成する工程を含む特許請求の範囲第1項記
載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62104736A JPS63272066A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62104736A JPS63272066A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63272066A true JPS63272066A (ja) | 1988-11-09 |
Family
ID=14388781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62104736A Pending JPS63272066A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63272066A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786423A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | Mis型半導体集積回路装置の製造方法 |
JP2002368123A (ja) * | 2001-06-07 | 2002-12-20 | Nec Corp | Mos型半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5843556A (ja) * | 1981-09-08 | 1983-03-14 | Toshiba Corp | 相補型半導体装置の製造方法 |
JPS61183967A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-04-30 JP JP62104736A patent/JPS63272066A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5843556A (ja) * | 1981-09-08 | 1983-03-14 | Toshiba Corp | 相補型半導体装置の製造方法 |
JPS61183967A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786423A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | Mis型半導体集積回路装置の製造方法 |
JP2002368123A (ja) * | 2001-06-07 | 2002-12-20 | Nec Corp | Mos型半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4562638A (en) | Method for the simultaneous manufacture of fast short channel and voltage-stable MOS transistors in VLSI circuits | |
JPH05308128A (ja) | 半導体装置およびその製造方法 | |
JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
KR100209750B1 (ko) | 씨모스 소자의 구조 및 제조방법 | |
JPS63272066A (ja) | 半導体装置の製造方法 | |
JP2748896B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH07169850A (ja) | 半導体装置およびその製造方法 | |
KR100554201B1 (ko) | 씨디모스 제조방법 | |
JPH0432260A (ja) | 半導体装置及びその配線形成方法 | |
JPH09321233A (ja) | 半導体装置の製造方法 | |
JPS63128626A (ja) | 半導体集積回路装置のコンタクト形成方法 | |
JP2605757B2 (ja) | 半導体装置の製造方法 | |
JPS61270859A (ja) | Cmos型半導体装置の製造方法 | |
JPS633447A (ja) | Cmos半導体集積回路装置の製造方法 | |
JPH098238A (ja) | 半導体メモリ装置及びその製造方法 | |
KR100215872B1 (ko) | 씨모스소자의 제조방법 | |
JP2633525B2 (ja) | 半導体装置の製造方法 | |
JPH0974143A (ja) | 半導体装置及びその製造方法 | |
JP3186713B2 (ja) | 半導体装置の製造方法 | |
KR100268928B1 (ko) | 반도체소자제조방법 | |
KR930008534B1 (ko) | 듀얼게이트 트랜지스터 제조방법 | |
JPH02162769A (ja) | 相補型薄膜トランジスタの製造方法 | |
JPH01110761A (ja) | 半導体装置の製造方法 | |
JPH1131814A (ja) | 半導体装置の製造方法 | |
JP2982393B2 (ja) | 半導体装置の製造方法 |