JPS63253632A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS63253632A JPS63253632A JP8801387A JP8801387A JPS63253632A JP S63253632 A JPS63253632 A JP S63253632A JP 8801387 A JP8801387 A JP 8801387A JP 8801387 A JP8801387 A JP 8801387A JP S63253632 A JPS63253632 A JP S63253632A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon nitride
- silicon
- nitride film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005247 gettering Methods 0.000 abstract description 23
- 230000007547 defect Effects 0.000 abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 7
- 239000001301 oxygen Substances 0.000 abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 239000012298 atmosphere Substances 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract 1
- 230000007704 transition Effects 0.000 abstract 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板の製造方法に関し、特にゲッタリン
グ源となる欠陥層が形成された半導体基板の製造方法に
関する。
グ源となる欠陥層が形成された半導体基板の製造方法に
関する。
半導体基板のゲッタリング技術には、大きく分けてイン
トリンシック・ゲッタリング技術とエクストリンシック
・ゲッタリング技術とがあり、共に半導体基板中に形成
された欠陥層によって、有害不純物などをゲッタリング
する技術である。
トリンシック・ゲッタリング技術とエクストリンシック
・ゲッタリング技術とがあり、共に半導体基板中に形成
された欠陥層によって、有害不純物などをゲッタリング
する技術である。
この欠陥層を半導体基板中に形成する方法としては、従
来、イントリンシック・ゲッタリング技術においては、
チョクラルスキー法で引き上げたシリコン単結晶中にも
ともと過飽和に含まれる溶存酸素を熱処理によって析出
されることによってシリコン半導体基板のバルクに欠陥
層を形成させる。
来、イントリンシック・ゲッタリング技術においては、
チョクラルスキー法で引き上げたシリコン単結晶中にも
ともと過飽和に含まれる溶存酸素を熱処理によって析出
されることによってシリコン半導体基板のバルクに欠陥
層を形成させる。
一方、エクストリンシック・ゲッタリング技術は、半導
体基板の裏面側に格子歪を導入し、この歪層をゲッタリ
ング源とするものである。ここで半導体基板の裏面に格
子歪を導入するには、たとえば半導体基板の裏面に機械
的損傷を与えたり、あるいは半導体基板の裏面にリンな
どの不純物を拡散し、格子不整合転位網を発生させたり
、あるいはアルゴンなどをイオン注入して格子に損傷を
与えたり、あるいはまたシリコン半導体基板裏面にシリ
コン窒１ヒ膜を全面に成長し、高温で熱処理することに
より歪場を形成するなどの方法がある。
体基板の裏面側に格子歪を導入し、この歪層をゲッタリ
ング源とするものである。ここで半導体基板の裏面に格
子歪を導入するには、たとえば半導体基板の裏面に機械
的損傷を与えたり、あるいは半導体基板の裏面にリンな
どの不純物を拡散し、格子不整合転位網を発生させたり
、あるいはアルゴンなどをイオン注入して格子に損傷を
与えたり、あるいはまたシリコン半導体基板裏面にシリ
コン窒１ヒ膜を全面に成長し、高温で熱処理することに
より歪場を形成するなどの方法がある。
さらにまた、半導体基板の裏面に多結晶半導体膜を成長
させ、この多結晶の結晶粒界によってゲッタリング作用
を与える方法もある。
させ、この多結晶の結晶粒界によってゲッタリング作用
を与える方法もある。
しかしながら、上述した従来のゲッタリング技術は、ま
ずイントリンシック・ゲッタリング技術においては、酸
素析出の機構が極めて多様、かつ複雑な要因を含んでい
るなめ、酸素析出の完全な制御は非常に困難で、欠陥層
の形成が十分でながったり、逆に無欠陥であるべき素子
領域に欠陥が発生したりして半導体装置の製造歩留りを
低下させる。
ずイントリンシック・ゲッタリング技術においては、酸
素析出の機構が極めて多様、かつ複雑な要因を含んでい
るなめ、酸素析出の完全な制御は非常に困難で、欠陥層
の形成が十分でながったり、逆に無欠陥であるべき素子
領域に欠陥が発生したりして半導体装置の製造歩留りを
低下させる。
一方、エクストリンシック・ゲッタリング技術において
は、たとえば半導体基板の裏面に機械的損傷を与える方
法では、損傷を与えた層の一部がはがれて汚染物になる
ことがあり、また半導体基板の裏面に多結晶膜を形成す
る方法では、多結晶膜成長を行う処理温度が、半導体基
板中の溶存酸素の析出核を著しく成長させる温度である
ため、半導体装置製造工程における熱処理によって半導
体基板中には過剰の酸素析出が起こり、半導体装置の歩
留りを低下させる。なお、これら半導体基板の裏面に機
械的損傷を与えたり、シリコン窒１ヒ膜や多結晶膜を形
成する方法は、半導体基板の両面の形状あるいは熱膨張
率が極端に異なってしまうため、熱処理などによって半
導体基板の変形が起きやすいという問題点もある。
は、たとえば半導体基板の裏面に機械的損傷を与える方
法では、損傷を与えた層の一部がはがれて汚染物になる
ことがあり、また半導体基板の裏面に多結晶膜を形成す
る方法では、多結晶膜成長を行う処理温度が、半導体基
板中の溶存酸素の析出核を著しく成長させる温度である
ため、半導体装置製造工程における熱処理によって半導
体基板中には過剰の酸素析出が起こり、半導体装置の歩
留りを低下させる。なお、これら半導体基板の裏面に機
械的損傷を与えたり、シリコン窒１ヒ膜や多結晶膜を形
成する方法は、半導体基板の両面の形状あるいは熱膨張
率が極端に異なってしまうため、熱処理などによって半
導体基板の変形が起きやすいという問題点もある。
また半一体基板の裏面にリンなどの不純物を拡散する方
法では、表面側への不純物の拡散やオートドーピングが
起こってしまうなめ、この方法が利用できる工程は非常
に限られてくる。
法では、表面側への不純物の拡散やオートドーピングが
起こってしまうなめ、この方法が利用できる工程は非常
に限られてくる。
また半導体基板裏面へのイオン注入を利用したゲッタリ
ング方法では、形成されたダメージが、半導体装置製造
工程中で加えられる熱サイクルによって容易にアニール
アウトされてゆき、効果が１れるという欠点を持つ。
ング方法では、形成されたダメージが、半導体装置製造
工程中で加えられる熱サイクルによって容易にアニール
アウトされてゆき、効果が１れるという欠点を持つ。
本発明の目的は上記欠点を解消し、半導体基板の変形や
汚染などの悪影響を与えることのない欠陥層を、半導体
基板裏面に極めて制御性よく形成し、この欠陥層のゲッ
タリング作用によって、信頼性の高い半導体装置を高歩
留りするための半導体基板の製造方法を提供することで
ある。
汚染などの悪影響を与えることのない欠陥層を、半導体
基板裏面に極めて制御性よく形成し、この欠陥層のゲッ
タリング作用によって、信頼性の高い半導体装置を高歩
留りするための半導体基板の製造方法を提供することで
ある。
本発明の半導体基板の製造方法は、シリコン半導体基板
の裏面に、該シリコン半導体基板と選択的に接し、かつ
その接触部分が該シリコン半導体基板の＜１００＞方向
と垂直な辺を持つようなシリコン窒化膜を形成する工程
と、該シリコン半導体基板を１０００℃以上で熱処理す
る工程とを含んでいる。
の裏面に、該シリコン半導体基板と選択的に接し、かつ
その接触部分が該シリコン半導体基板の＜１００＞方向
と垂直な辺を持つようなシリコン窒化膜を形成する工程
と、該シリコン半導体基板を１０００℃以上で熱処理す
る工程とを含んでいる。
すなわち、上述した従来のエクストリン・ゲッタリング
技術はいずれも半導体基板の裏面を全面的に加工してい
たのに対し、本発明は半導体結晶格子の熱応力に対する
強度の方向性を考慮し、半導体基板の裏面の一部分を選
択的に加工することによって、半導体基板の変形などの
二次的な悪影響を避けると同時に、効果的なゲッタリン
グ作用を実現するというものである。
技術はいずれも半導体基板の裏面を全面的に加工してい
たのに対し、本発明は半導体結晶格子の熱応力に対する
強度の方向性を考慮し、半導体基板の裏面の一部分を選
択的に加工することによって、半導体基板の変形などの
二次的な悪影響を避けると同時に、効果的なゲッタリン
グ作用を実現するというものである。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を説明するための半導体基板
の平面図である。
の平面図である。
まず（１００）シリコン基板１上にＣＶＤ法とフォト・
エツチング法により、第１図に示すようなシリコン窒化
膜のパターン２を形成する。ここでシリコン窒化膜パタ
ーン２は膜厚４０００人で一辺が２１１１ＩＩ＋の正方
形とし、またそれらシリコン窒化膜パターン２の間隔は
２龍とする。なおシリコン窒化膜パターンは各辺が＜
１００ ）方向と垂直となるように形成させるが、これ
は次の理由による。
エツチング法により、第１図に示すようなシリコン窒化
膜のパターン２を形成する。ここでシリコン窒化膜パタ
ーン２は膜厚４０００人で一辺が２１１１ＩＩ＋の正方
形とし、またそれらシリコン窒化膜パターン２の間隔は
２龍とする。なおシリコン窒化膜パターンは各辺が＜
１００ ）方向と垂直となるように形成させるが、これ
は次の理由による。
すなわち、ダイヤモンド構造を持つシリコン結晶では、
転位の発生は（１１１）面をすべり面とし、（１１０＞
方向へ原子が変位することによって起こる。したがって
シリコン窒化膜のパターンの各辺をシリコン基板の＜
１１０ ＞方向に作用する分解せん断応力として最も効
率よく引出すことができる。
転位の発生は（１１１）面をすべり面とし、（１１０＞
方向へ原子が変位することによって起こる。したがって
シリコン窒化膜のパターンの各辺をシリコン基板の＜
１１０ ＞方向に作用する分解せん断応力として最も効
率よく引出すことができる。
このようにシリコン窒化膜のパターン２を形成したシリ
コン半導体基板１を、酸素雰囲気中で１０００℃、３゛
時間の熱処理を施すことにより、シリコン窒化膜パター
ン２のエツジには高密度に転位が発生し、これをゲ・ツ
タリング源として利用することができる。
コン半導体基板１を、酸素雰囲気中で１０００℃、３゛
時間の熱処理を施すことにより、シリコン窒化膜パター
ン２のエツジには高密度に転位が発生し、これをゲ・ツ
タリング源として利用することができる。
以上のように、本発明によって作製したシリコン半導体
基板は、たとえばシリコン半導体基板の裏面全部にシリ
コン窒化膜を成長させた場合と異なり、熱処理などによ
って半導体基板が変形することは起きにくい。
基板は、たとえばシリコン半導体基板の裏面全部にシリ
コン窒化膜を成長させた場合と異なり、熱処理などによ
って半導体基板が変形することは起きにくい。
またアルゴンなどのイオン注入を利用したゲッタリング
方法のように形成された結晶格子の損傷か半導体装置の
製造工程における熱処理の繰返しによってアニール・ア
ウトされることはない。
方法のように形成された結晶格子の損傷か半導体装置の
製造工程における熱処理の繰返しによってアニール・ア
ウトされることはない。
また本発明の半導体装置の製造方法は半導体基板を汚染
する心配はなく、さらに制御性も極めてよい。
する心配はなく、さらに制御性も極めてよい。
これらのことから、本発明によって製造された半導体基
板は、信頼性の高い半導体装置を高歩留りで製造するの
に非常に有効である。
板は、信頼性の高い半導体装置を高歩留りで製造するの
に非常に有効である。
なお、上記実施例で示したシリコン窒化膜パターンの大
きさ、パターンの間隔、シリコン窒化膜の膜厚、および
熱処理時間等は本発明においては本質的なものではなく
、上記に限ったものではない。したがって半導体装置の
特性や製造工程等に応じて、これらの処理条件を変える
ことにより本発明の効果を自由に制御することができる
。
きさ、パターンの間隔、シリコン窒化膜の膜厚、および
熱処理時間等は本発明においては本質的なものではなく
、上記に限ったものではない。したがって半導体装置の
特性や製造工程等に応じて、これらの処理条件を変える
ことにより本発明の効果を自由に制御することができる
。
前述したようにアルゴンなどのイオン注入を利用したゲ
ッタリング方法は半導体装置製造工程中において繰返さ
れる熱処理によって、形成された結晶格子の損傷が容易
にアニール・アウトされていくという欠点を持っている
が、このゲッタリング方法は、本発明を応用した技術と
組合せることによって、強力なゲッタリング作用を得る
ために極めて有効となる。
ッタリング方法は半導体装置製造工程中において繰返さ
れる熱処理によって、形成された結晶格子の損傷が容易
にアニール・アウトされていくという欠点を持っている
が、このゲッタリング方法は、本発明を応用した技術と
組合せることによって、強力なゲッタリング作用を得る
ために極めて有効となる。
第２図は本発明の他の実施例を説明するための半導体基
板の縦断面図、第３図は第２図に示す実施例の途中工程
における半導体基板の平面図である。
板の縦断面図、第３図は第２図に示す実施例の途中工程
における半導体基板の平面図である。
すなわち、まず、第２図に示すように、アルゴンのイオ
ン注入によって結晶格子の損（Ｈｚ ３を受けたシリコ
ン半導体基板４を熱酸化し、シリコン酸（ヒ膜を形成し
、続いてフォト・エツチング法によって第３図に示すよ
うなシリコン酸化膜パターン５を形成する。続いてシリ
コン窒化膜６をＣＶＤ法によって成長させ、第２図のよ
うな構造を得る。
ン注入によって結晶格子の損（Ｈｚ ３を受けたシリコ
ン半導体基板４を熱酸化し、シリコン酸（ヒ膜を形成し
、続いてフォト・エツチング法によって第３図に示すよ
うなシリコン酸化膜パターン５を形成する。続いてシリ
コン窒化膜６をＣＶＤ法によって成長させ、第２図のよ
うな構造を得る。
ここでシリコン酸化膜５の膜厚は３０００人。
シリコン窒化膜６の膜厚は４０００人とし、また第３図
におけるシリコン酸化膜パターン５のすべてのエツジは
シリコン半導体基板４の＜１１０＞方向と垂直であり、
パターンの幅およびパターンの間隔は共に２ＩＱＩｌｌ
とする。
におけるシリコン酸化膜パターン５のすべてのエツジは
シリコン半導体基板４の＜１１０＞方向と垂直であり、
パターンの幅およびパターンの間隔は共に２ＩＱＩｌｌ
とする。
この第２の実施例ではシリコン半導体基板４がシリコン
窒化膜６で被われているため、アルゴンのイオン注入に
よる結晶格子の損傷３は繰返し熱処理を受けてもアニー
ル・アウトしに＜＜、また、シリコン窒化膜６によるシ
リコン半導体基板４に対する応力も、シリコン酸化膜パ
ターン５によって部分的に緩和され、シリコン半導体基
板４の変形をもたらすことはない。
窒化膜６で被われているため、アルゴンのイオン注入に
よる結晶格子の損傷３は繰返し熱処理を受けてもアニー
ル・アウトしに＜＜、また、シリコン窒化膜６によるシ
リコン半導体基板４に対する応力も、シリコン酸化膜パ
ターン５によって部分的に緩和され、シリコン半導体基
板４の変形をもたらすことはない。
このように第２の実施例では第１の実施例で示した効果
に加えて、アルゴンのイオン注入を利用したゲッタリン
グ法も有効に生かすことができるという利点を持ってい
る。
に加えて、アルゴンのイオン注入を利用したゲッタリン
グ法も有効に生かすことができるという利点を持ってい
る。
以上説明したように本発明は、シリコン半導体基板の裏
面に、該シリコン半導体基板と選択的に接し、かつその
接触部分が該シリコン半導体基板の〈１１０〉方向と垂
直な辺を持つようなシリコン窒化膜を形成した後、該シ
リコン半導体基板を１０００℃以上で熱処理し、該シリ
コン窒化膜の応力による転位を発生させることにより、
熱処理を繰返してもゲッタリング作用が失なわれず、ま
た変形や汚染など二次的な悪影響を与えることのない欠
陥層を該シリコン半導体基板の裏面に極めて制御性よく
形成することができ、信頼性の高い半導体装置を高歩留
りで製造できる効果がある。
面に、該シリコン半導体基板と選択的に接し、かつその
接触部分が該シリコン半導体基板の〈１１０〉方向と垂
直な辺を持つようなシリコン窒化膜を形成した後、該シ
リコン半導体基板を１０００℃以上で熱処理し、該シリ
コン窒化膜の応力による転位を発生させることにより、
熱処理を繰返してもゲッタリング作用が失なわれず、ま
た変形や汚染など二次的な悪影響を与えることのない欠
陥層を該シリコン半導体基板の裏面に極めて制御性よく
形成することができ、信頼性の高い半導体装置を高歩留
りで製造できる効果がある。
第１図は本発明の一実施例を説明するための半導体基板
の平面図、第２図は本発明の他の実施例を説明する。た
めの半導体基板の縦断面図、第３図は第２図に示す本発
明の第２の実施例におけるシリコン窒化膜・パターンを
示す平面図である。 １・・・シリコン半導体基板、２・・・シリコン窒化膜
パターン、３・・・結晶格子の損傷、４・・・シリコン
半導体基板、５・・・シリコン酸化膜パターン、６・・
・シリコン窒化膜。
の平面図、第２図は本発明の他の実施例を説明する。た
めの半導体基板の縦断面図、第３図は第２図に示す本発
明の第２の実施例におけるシリコン窒化膜・パターンを
示す平面図である。 １・・・シリコン半導体基板、２・・・シリコン窒化膜
パターン、３・・・結晶格子の損傷、４・・・シリコン
半導体基板、５・・・シリコン酸化膜パターン、６・・
・シリコン窒化膜。
Claims (1)
- シリコン半導体基板の裏面に、該シリコン半導体基板
と選択的に接し、かつその接触部分が該シリコン半導体
基板の〈１１０〉方向と垂直な辺を持つようなシリコン
窒化膜を形成する工程と、該シリコン半導体基板を１０
００℃以上で熱処理する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8801387A JPS63253632A (ja) | 1987-04-10 | 1987-04-10 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8801387A JPS63253632A (ja) | 1987-04-10 | 1987-04-10 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63253632A true JPS63253632A (ja) | 1988-10-20 |
Family
ID=13930961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8801387A Pending JPS63253632A (ja) | 1987-04-10 | 1987-04-10 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63253632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03233935A (ja) * | 1990-02-08 | 1991-10-17 | Mitsubishi Electric Corp | 半導体基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227777B2 (ja) * | 1973-01-10 | 1977-07-22 | ||
| JPS5346633A (en) * | 1976-10-12 | 1978-04-26 | Nippon Electric Ind | Transistor inverter |
| JPS55134939A (en) * | 1979-04-09 | 1980-10-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Preparation of semiconductor device |
-
1987
- 1987-04-10 JP JP8801387A patent/JPS63253632A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227777B2 (ja) * | 1973-01-10 | 1977-07-22 | ||
| JPS5346633A (en) * | 1976-10-12 | 1978-04-26 | Nippon Electric Ind | Transistor inverter |
| JPS55134939A (en) * | 1979-04-09 | 1980-10-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Preparation of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03233935A (ja) * | 1990-02-08 | 1991-10-17 | Mitsubishi Electric Corp | 半導体基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0604234B1 (en) | Semiconductor device manufacturing method | |
| JPH0475655B2 (ja) | ||
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH02143532A (ja) | 半導体ウェーハの不純物除去方法 | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JPS63253632A (ja) | 半導体基板の製造方法 | |
| JPS6326541B2 (ja) | ||
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JPH0294443A (ja) | 半導体装置の製造方法 | |
| JPS63142822A (ja) | 半導体装置の製造方法 | |
| CN115135818B (zh) | 半导体硅晶片的制造方法 | |
| CN115135817B (zh) | 半导体硅晶片的制造方法 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH04171827A (ja) | 半導体装置の製造方法 | |
| JPS62235741A (ja) | 半導体基板 | |
| JPS6331126A (ja) | 半導体基板の処理方法 | |
| JPS62219529A (ja) | 半導体装置の製造方法 | |
| KR20030056659A (ko) | 실리콘 웨이퍼의 게터링 방법 | |
| JPS59119842A (ja) | 半導体装置の製造方法 | |
| JPH01280322A (ja) | 半導体装置の製造方法 |