JPS63240639A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS63240639A JPS63240639A JP62074909A JP7490987A JPS63240639A JP S63240639 A JPS63240639 A JP S63240639A JP 62074909 A JP62074909 A JP 62074909A JP 7490987 A JP7490987 A JP 7490987A JP S63240639 A JPS63240639 A JP S63240639A
- Authority
- JP
- Japan
- Prior art keywords
- port
- instruction information
- input
- outside
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 5
- 102100023696 Histone-lysine N-methyltransferase SETDB1 Human genes 0.000 description 1
- 101710168120 Histone-lysine N-methyltransferase SETDB1 Proteins 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はマイクロコンピュータに関し、特に、テスト時
に外部から供給されるインストラクション情報を受は付
けるポートの切り換え回路に関する。
に外部から供給されるインストラクション情報を受は付
けるポートの切り換え回路に関する。
〈従来の技術〉
従来、この種のマイクロコンピュータのテス１へ回路は
第３図に示されている構成となっていた。
第３図に示されている構成となっていた。
このマイクロコンピュータのテスト回路は、外部から供
給されるインストラクション情報を受は付ける特定の入
出力ポート１８からの入力信号とプログラムメモリから
の出力信号とを選択して出力するスイッチ回路２０を有
していた。
給されるインストラクション情報を受は付ける特定の入
出力ポート１８からの入力信号とプログラムメモリから
の出力信号とを選択して出力するスイッチ回路２０を有
していた。
詳述すると、通常の使用時にはテスト信号ＴＥＳＴが非
選択レベルになり、プログラムメモリ１９からのインス
トラクション情報がスイッチ回路２０で選択されてイン
ストラクションレジスタ２１へ出力され、さらにインス
トラクションデコーダ２２でデコードされる。その結果
、そのインストラクション情報に従った動作が内部回路
で実行され、内蔵されたプログラムで規定される処理が
実現される。
選択レベルになり、プログラムメモリ１９からのインス
トラクション情報がスイッチ回路２０で選択されてイン
ストラクションレジスタ２１へ出力され、さらにインス
トラクションデコーダ２２でデコードされる。その結果
、そのインストラクション情報に従った動作が内部回路
で実行され、内蔵されたプログラムで規定される処理が
実現される。
一方、マイクロコンピュータのテスト時にはテスト信号
ＴＥＳＴが選択レベルになり、インストラクションレジ
スタ２１には入出力ポート１８から供給されるインスｉ
−ラクション情報が与えられ、インストラクションデコ
ーダ２２でデコードされる。つまり、プログラムメモリ
１９に内蔵されたプログラムによらず、外部から供給さ
れるインストラクション情報によってマイクロコンピュ
ータの動作を確認することができる。
ＴＥＳＴが選択レベルになり、インストラクションレジ
スタ２１には入出力ポート１８から供給されるインスｉ
−ラクション情報が与えられ、インストラクションデコ
ーダ２２でデコードされる。つまり、プログラムメモリ
１９に内蔵されたプログラムによらず、外部から供給さ
れるインストラクション情報によってマイクロコンピュ
ータの動作を確認することができる。
〈発明の解決しようとする問題点〉
しかしながら、上述した従来のマイクロコンビコータの
テスト回路は、外部から供給されるインストラクション
情報を受は付けるポートが特定されているので、テスト
時にはインストラクション情報を受は付けているポート
自身の入出力動作を確認するインストラクション情報を
実行できず、情報の入出力の動作確認が不十分になると
いう問題点があった。
テスト回路は、外部から供給されるインストラクション
情報を受は付けるポートが特定されているので、テスト
時にはインストラクション情報を受は付けているポート
自身の入出力動作を確認するインストラクション情報を
実行できず、情報の入出力の動作確認が不十分になると
いう問題点があった。
したがって、本発明の目的は全てのポー１〜の動作確認
が可能なマイクロコンピュータを提供することである。
が可能なマイクロコンピュータを提供することである。
く問題点を解決するための手段〉
本発明は、インストラクション情報を記憶するプログラ
ムメモリと、外部から供給されるインストラクション情
報を受け付け可能な第１ポートと、インストラクション
情報に基づき動作する実行部と、第１選択信号に基づき
外部から供給されるインストラクション情報とプログラ
ムメモリから読み出されたインストラクション情報との
いずれかを実行部に転送する第１スイッチ回路と、外部
から供給されるインストラクション情報を受け付け可能
な第２ポートとを備えたマイクロコンピュータにおいて
、上記第１ポートに供給されたインストラクション情報
と上記第２ポートに供給されたインストラクション情報
のいずれかを第１スイッチ回路に転送する第２スイッチ
回路をさらに設けたことを特徴としている。
ムメモリと、外部から供給されるインストラクション情
報を受け付け可能な第１ポートと、インストラクション
情報に基づき動作する実行部と、第１選択信号に基づき
外部から供給されるインストラクション情報とプログラ
ムメモリから読み出されたインストラクション情報との
いずれかを実行部に転送する第１スイッチ回路と、外部
から供給されるインストラクション情報を受け付け可能
な第２ポートとを備えたマイクロコンピュータにおいて
、上記第１ポートに供給されたインストラクション情報
と上記第２ポートに供給されたインストラクション情報
のいずれかを第１スイッチ回路に転送する第２スイッチ
回路をさらに設けたことを特徴としている。
〈作用〉
上記構成に係るマイクロコンピュータのテスト実行時に
は、まず、第２スイッチ回路で第１ポートを選択し、第
１スイッチ回路で外部から供給されるインストラクショ
ン情報を選択し、マイクロコンピュータの内部回路の動
作確認と第２ポートの動作確認を行なう。次に、第２ス
イッチ回路で第２ポートを選択し、第２ポートを介して
供給されるインストラクション情報に基づき第１ポート
の動作を確認する。
は、まず、第２スイッチ回路で第１ポートを選択し、第
１スイッチ回路で外部から供給されるインストラクショ
ン情報を選択し、マイクロコンピュータの内部回路の動
作確認と第２ポートの動作確認を行なう。次に、第２ス
イッチ回路で第２ポートを選択し、第２ポートを介して
供給されるインストラクション情報に基づき第１ポート
の動作を確認する。
したがって、上述した従来のマイクロコンピュータのテ
スト回路に対し、本発明では、テスト時に外部から供給
されるインストラクション情報を受は取り、入力するポ
ートを切り換えることかでき、全ての入出力ポートの入
出力動作が外部からのインストラクション情報で確認で
きるという独創的内容を有する。
スト回路に対し、本発明では、テスト時に外部から供給
されるインストラクション情報を受は取り、入力するポ
ートを切り換えることかでき、全ての入出力ポートの入
出力動作が外部からのインストラクション情報で確認で
きるという独創的内容を有する。
〈実施例〉
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１実施例の構成を示すブロック図で
ある。通常使用時には、テスト信号ＴＥＳＴは非選択レ
ベルであり、プログラムメモリ４から供給されるインス
トラクション情報がスイン子回路５で選択出力されてイ
ンストラクションレジスタ６にラッチされ、さらにイン
ストラクションデコーダ７でデコードされる。その結果
、内部回路はインストラクション情報に従った動作を実
行し、内蔵されたプログラムで規定される処理が実現す
る。
ある。通常使用時には、テスト信号ＴＥＳＴは非選択レ
ベルであり、プログラムメモリ４から供給されるインス
トラクション情報がスイン子回路５で選択出力されてイ
ンストラクションレジスタ６にラッチされ、さらにイン
ストラクションデコーダ７でデコードされる。その結果
、内部回路はインストラクション情報に従った動作を実
行し、内蔵されたプログラムで規定される処理が実現す
る。
一方、テスト時には、テスト信号ＴＥＳＴが選択レベル
となり、プログラムメモリ４からのインストラクション
情報は選択されない。また、インストラクション入力ポ
ート選択信号ＥＸＣにより入出力ポート１．２の選択が
なされる。例えば、第１の複数ビットの入出力ポート１
が外部からのインストラクション情報を受は付ける入力
ポートとして選択されたとすると、外部から第１の複数
ビットの入出力ポート１に入力されたインストラクショ
ン情報は入力ポート選択スイッチ回路３で選択され、さ
らにテスト信号ＴＥＳＴが選択レベルであるので、上記
スイッチ回路３からの出力が第２のスイッチ回路５でも
選択され、インストラクションレジスタ６にラッチされ
、その後インストラクションデコーダ７でデコードされ
る。したがって、外部からのインストラクション情報に
基づき、マイクロコンピュータの動作を確認できるうえ
、第２の複数ビットの入出力ポート２の入出力動作をも
確認することができる。
となり、プログラムメモリ４からのインストラクション
情報は選択されない。また、インストラクション入力ポ
ート選択信号ＥＸＣにより入出力ポート１．２の選択が
なされる。例えば、第１の複数ビットの入出力ポート１
が外部からのインストラクション情報を受は付ける入力
ポートとして選択されたとすると、外部から第１の複数
ビットの入出力ポート１に入力されたインストラクショ
ン情報は入力ポート選択スイッチ回路３で選択され、さ
らにテスト信号ＴＥＳＴが選択レベルであるので、上記
スイッチ回路３からの出力が第２のスイッチ回路５でも
選択され、インストラクションレジスタ６にラッチされ
、その後インストラクションデコーダ７でデコードされ
る。したがって、外部からのインストラクション情報に
基づき、マイクロコンピュータの動作を確認できるうえ
、第２の複数ビットの入出力ポート２の入出力動作をも
確認することができる。
次に、インストラクション入力ポート選択信号ＥＸＣに
より第２の複数ビットの入出力ポート２が外部からのイ
ンストラクション情報の受け付けポートとして選択され
ると、第２の複数ビットの入出力ポート２で受けとった
インストラクション情報が有効となり、このインストラ
クション情報に基づき、マイクロコンピュータの動作確
認と第１の複数ピッ１−の入出力ポート１の入出力の動
作確認とを行なうことができる。
より第２の複数ビットの入出力ポート２が外部からのイ
ンストラクション情報の受け付けポートとして選択され
ると、第２の複数ビットの入出力ポート２で受けとった
インストラクション情報が有効となり、このインストラ
クション情報に基づき、マイクロコンピュータの動作確
認と第１の複数ピッ１−の入出力ポート１の入出力の動
作確認とを行なうことができる。
第２図は、本発明の第２実施例の構成を示すブロック図
である。本実施例は第１図のインス１−ラクション入力
ポート選択信号ＥＸＣを入カポ−１−を切り換えるイン
ストラクション情報に基づき、インストラクションデコ
ーダ１５で選択した信号をラッチ１６でラッチした出力
に置き換えたものである。ラッチ１６はリセット信号Ｒ
ＥＳＥＴによりマイクロコンピュータのリセット時にリ
セットされ、第１の複数ビットの入出力ポート９と第２
の複数ビットの入出力ポート１０とのどちらを外部から
のインストラクション情報の入力ポートとして使用する
かを決定する信号をラッチする。
である。本実施例は第１図のインス１−ラクション入力
ポート選択信号ＥＸＣを入カポ−１−を切り換えるイン
ストラクション情報に基づき、インストラクションデコ
ーダ１５で選択した信号をラッチ１６でラッチした出力
に置き換えたものである。ラッチ１６はリセット信号Ｒ
ＥＳＥＴによりマイクロコンピュータのリセット時にリ
セットされ、第１の複数ビットの入出力ポート９と第２
の複数ビットの入出力ポート１０とのどちらを外部から
のインストラクション情報の入力ポートとして使用する
かを決定する信号をラッチする。
ラッチ１６がリセット信号ＲＥＳＥＴによりリセットさ
れた状態を第１の複数ビットの入出力ポート９が外部か
らのインストラクション情報の入力ポートとして選択さ
れている状態とすると、第１の複数ビットの入出力ポー
ト９に外部から供給されたインストラクション情報がイ
ンストラクションレジスタ１４にラッチされ、インスト
ラクションデコーダ１５でデコードされる。従って、外
部から入力するインストラクションによりマイクロコン
ピュータの動作確認及び第２の複数ビットの入出力ポー
ト１０の入出力の動作確認をすることができる。その後
、第１の複数ビットの入出力ポート９から、入力ポート
を切り換えるインストラクション情報を供給すると、該
インストラクション情報はインストラクションレジスタ
１４でラッチされ、その後インストラクションデコーダ
１５でデコードされ、外部からインストラクションを受
は付けるポートを第２の複数ビットの入出力ポート１０
とする信号がラッチ１６にラッチされる。
れた状態を第１の複数ビットの入出力ポート９が外部か
らのインストラクション情報の入力ポートとして選択さ
れている状態とすると、第１の複数ビットの入出力ポー
ト９に外部から供給されたインストラクション情報がイ
ンストラクションレジスタ１４にラッチされ、インスト
ラクションデコーダ１５でデコードされる。従って、外
部から入力するインストラクションによりマイクロコン
ピュータの動作確認及び第２の複数ビットの入出力ポー
ト１０の入出力の動作確認をすることができる。その後
、第１の複数ビットの入出力ポート９から、入力ポート
を切り換えるインストラクション情報を供給すると、該
インストラクション情報はインストラクションレジスタ
１４でラッチされ、その後インストラクションデコーダ
１５でデコードされ、外部からインストラクションを受
は付けるポートを第２の複数ビットの入出力ポート１０
とする信号がラッチ１６にラッチされる。
このラッチ１６の出力信号により、インストラクション
入力ポート選択スイッチ回路１１で、第２の複数ビット
の入出力ポート１ｏが外部からのインストラクション入
力ポートとして採用される。
入力ポート選択スイッチ回路１１で、第２の複数ビット
の入出力ポート１ｏが外部からのインストラクション入
力ポートとして採用される。
この時、第２の複数ビットの入出力ポート１０の外部か
らのインストラクションにより、第１の複数ビットの入
出力ポート９の入出力の動作確認をすることができる。
らのインストラクションにより、第１の複数ビットの入
出力ポート９の入出力の動作確認をすることができる。
以上のように、第１の実施例のインストラクション入力
ポート選択信号ＥＸＣを外部からのインストラクション
により制御できるようにすると、外部からインストラク
ション人カポー１〜選択信号を与えなくてもよいという
利点がある。
ポート選択信号ＥＸＣを外部からのインストラクション
により制御できるようにすると、外部からインストラク
ション人カポー１〜選択信号を与えなくてもよいという
利点がある。
〈発明の効果〉
以上説明したように本発明は、マイクロコンピュータの
テスト時に外部から供給されるインストラクション情報
を受は取るポートを切り換えることにより、全ての入出
力ポートの入出力動作を外部からのインストラクション
情報に基づき確認できるという効果を有する。
テスト時に外部から供給されるインストラクション情報
を受は取るポートを切り換えることにより、全ての入出
力ポートの入出力動作を外部からのインストラクション
情報に基づき確認できるという効果を有する。
第１図は本発明の第１実施例を示すブロック図。
第２図は本発明の第２実施例を示すブロック図、第３図
は従来例のブロック図である。 １．９・・・・・第１の複数ビットの入出力ポート（第
１ポート）、 ２．１０・・・・第２の複数ビットの入出力ポート（第
２ポート）、 ３．１１・・・・インストラクション入カポ−・ト切り
換え用スイッチ回路 （第２スイッチ回路）、 ４．１２・・・・プログラムメモリ。 ５．１３・・・・テスト、非テスト状態切り換え用スイ
ッチ回路 （第１スイッチ回路）、 ６．１４・・・・インストラクションレジスタ、７．１
５・・・・インストラクションデコーダ、８．１７・・
・・内部バス、 １６・・・・・・ラッチ、 ＴＥＳＴ・・・・テスト信号。 ＥＸＣ・・・・・インストラクション入力ポート切り換
え信号、 ＲＥＳＥＴ・・・リセット信号。 特許出願人 日本電気株式会社代理人 弁理
士 桑 井 清 − 第１図 第２図
は従来例のブロック図である。 １．９・・・・・第１の複数ビットの入出力ポート（第
１ポート）、 ２．１０・・・・第２の複数ビットの入出力ポート（第
２ポート）、 ３．１１・・・・インストラクション入カポ−・ト切り
換え用スイッチ回路 （第２スイッチ回路）、 ４．１２・・・・プログラムメモリ。 ５．１３・・・・テスト、非テスト状態切り換え用スイ
ッチ回路 （第１スイッチ回路）、 ６．１４・・・・インストラクションレジスタ、７．１
５・・・・インストラクションデコーダ、８．１７・・
・・内部バス、 １６・・・・・・ラッチ、 ＴＥＳＴ・・・・テスト信号。 ＥＸＣ・・・・・インストラクション入力ポート切り換
え信号、 ＲＥＳＥＴ・・・リセット信号。 特許出願人 日本電気株式会社代理人 弁理
士 桑 井 清 − 第１図 第２図
Claims (1)
- 【特許請求の範囲】 インストラクション情報を記憶するプログラムメモリと
、 外部が供給されるインストラクション情報を受け付け可
能な第１ポートと、 インストラクション情報に基づき動作する実行部と、 第１選択信号に基づき外部から供給されるインストラク
ション情報とプログラムメモリから読み出されたインス
トラクション情報とのいずれかを実行部に転送する第１
スイッチ回路と、 外部から供給されるインストラクション情報を受け付け
可能な第２ポートとを備えたマイクロコンピュータにお
いて、 上記第１ポートに供給されたインストラクション情報と
上記第２ポートに供給されたインストラクション情報の
いずれかを第１スイッチ回路に転送する第２スイッチ回
路をさらに設けたことを特徴とするマクロコンピュータ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62074909A JPS63240639A (ja) | 1987-03-27 | 1987-03-27 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62074909A JPS63240639A (ja) | 1987-03-27 | 1987-03-27 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240639A true JPS63240639A (ja) | 1988-10-06 |
Family
ID=13560984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62074909A Pending JPS63240639A (ja) | 1987-03-27 | 1987-03-27 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05334114A (ja) * | 1992-04-27 | 1993-12-17 | Intel Corp | コンピュータ回路、マイクロプロセッサ、外部コマンド方法及びマイクロプロセッサを動作させる方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161424A (ja) * | 1984-09-03 | 1986-03-29 | Nec Corp | 半導体装置の製造方法 |
-
1987
- 1987-03-27 JP JP62074909A patent/JPS63240639A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161424A (ja) * | 1984-09-03 | 1986-03-29 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05334114A (ja) * | 1992-04-27 | 1993-12-17 | Intel Corp | コンピュータ回路、マイクロプロセッサ、外部コマンド方法及びマイクロプロセッサを動作させる方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6298437A (ja) | マイクロコンピユ−タ | |
| JPH02181677A (ja) | Ｌｓｉのテストモード切替方式 | |
| JPH04178580A (ja) | 半導体メモリの故障自己診断装置 | |
| JPS63240639A (ja) | マイクロコンピユ−タ | |
| JPS6029980B2 (ja) | テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タ | |
| JPH033200A (ja) | 半導体記憶装置 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JP3008914B2 (ja) | 半導体集積回路 | |
| KR0184154B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPS6347831A (ja) | マイクロコンピユ−タ | |
| JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
| JP2596355B2 (ja) | マイクロコンピュータ | |
| JPS6220960Y2 (ja) | ||
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPS60134350A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH02163840A (ja) | シングルチップマイクロコンピュータ | |
| JPH01154248A (ja) | 論理集積回路 | |
| JPS59167764A (ja) | メモリアクセス方式 | |
| KR20000013896A (ko) | 마이크로 프로세서의 디버깅회로 | |
| JPS62125441A (ja) | １チツプマイクロコンピユ−タ | |
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム | |
| JPH0652010A (ja) | テスト回路 | |
| JPH01287751A (ja) | マイクロプロセサ装置 |