JPH05334114A - コンピュータ回路、マイクロプロセッサ、外部コマンド方法及びマイクロプロセッサを動作させる方法 - Google Patents
コンピュータ回路、マイクロプロセッサ、外部コマンド方法及びマイクロプロセッサを動作させる方法Info
- Publication number
- JPH05334114A JPH05334114A JP5015867A JP1586793A JPH05334114A JP H05334114 A JPH05334114 A JP H05334114A JP 5015867 A JP5015867 A JP 5015867A JP 1586793 A JP1586793 A JP 1586793A JP H05334114 A JPH05334114 A JP H05334114A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- mode
- processor
- probe
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000000523 sample Substances 0.000 claims abstract description 108
- 230000004044 response Effects 0.000 claims description 10
- 238000012360 testing method Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100433755 Arabidopsis thaliana ABCG31 gene Proteins 0.000 description 1
- 101100054294 Oryza sativa subsp. japonica ABCG36 gene Proteins 0.000 description 1
- 101100107604 Oryza sativa subsp. japonica ABCG48 gene Proteins 0.000 description 1
- 101150078988 PDR3 gene Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
ることができ、外部信号により供給される命令を用いて
プロセッサ状態を検出することができ、かつそのその状
態に影響を及ぼすことなく命令を実行することができる
と共に、既にオンチップ形成されているハードウェア及
びピンを利用することができるようにする。 【構成】 本発明のマイクロプロセッサは、外部命令経
路及び従来のプロセッサ駆動命令経路と、実際にどちら
の命令経路をによって命令を実行装置に供給するかを選
択するマルチプレクサを有する。実行装置により実行可
能な命令は、全て外部コマンドモードで実行可能であ
る。
Description
サに関し、特にコンピュータのハードウェア及びソフト
ウェアの診断及びデバッグ用の動作モードを有するマイ
クロプロセッサに関する。
タの心臓部であり、一連の命令を実行することによって
遂行される多くの機能の集中場所である。マイクロプロ
セッサは、通常、命令を共同して実行するいくつかの機
能単位を監視し、誘導する制御装置を有する。詳しく言
うと、制御装置はいくつかの処理段階を通して命令の流
れを監視し、制御する。実行すべき命令は、一般に、リ
ードオンリーメモリ(ROM)、ランダムアクセスメモ
リ(RAM)のようなコンピュータの記憶素子に記憶さ
れる。制御装置の制御下において、フェッチ装置がメモ
リより各命令を取り出す。その後、それらの命令は、必
要に応じてデコード(復号)され、実行装置に供給され
る。実行装置は例えば多数の汎用レジスタ、演算装置
(ALU)、制御レジスタ、及び何らかの制御論理手段
などよりなる。集合的に「プロセッサ状態」を表すレジ
スタに記憶されたデータは、実行装置の動作時にしばし
ば修正される。コンピュータ製品の様々な開発段階にお
いては、動作時にプロセッサ状態を調べ、修正すること
ができるようにし、あるいはテストデータによってAL
U及び制御論理手段の動作を試験することができると極
めて有用な場合がある。しかしながら、実行装置に対す
る直接アクセスは、一般にコストや性能のような要因の
故、実際的ではなく、特に大量生産されるマイクロプロ
セッサの場合には全く実際的ではない。
テムメモリ及び入出力(I/O)スペースを調べ、修正
することが役に立つ場合もある。例えば、コンピュータ
の開発時にこれができると、多くの集積回路、周辺機
器、及びマイクロプロセッサ間のインタラクション(相
互作用)を分析するのに役立つものと考えられる。シス
テムレベルソフトウェア及びそのシステム上で走るアプ
リケーションプログラムの開発時には、プロセッサ状態
に関する情報得ることができれば、デバッグギングの努
力を著しく容易にすることができる。
を設計する際、あるいはコンピュータ製品の開発時に必
然的に発生する多くの問題をデバッグするためには、イ
ンサーキット・エミュレータ(ICE)を用いることが
できる。インサーキット・エミュレータは、それがサポ
ートするよう設計されているマイクロプロセッサの諸機
能をエミュレートする特別設計になるツールであるが、
デバッギング努力を著しく容易にする他の付加的機能も
組み込まれている。使用時、インサーキット・エミュレ
ータは、マイクロプロセッサの代わりにプリント回路
(PC)基板上のソケットに物理的に取り付けられる。
インサーキット・エミュレータは、後の分析のためにプ
ロセッサ状態及びその他の関連データを記憶するために
用いられる代替メモリ空間が設けられる。インサーキッ
ト・エミュレータは、大量生産されたマイクロプロセッ
サより単価が高い、マイクロプロセッサ自体のバグを検
出することができない、インサーキットエミュレータを
物理的にソケットに挿入するのに余分な労働コストを要
する、付随の代替メモリ空間、コネクタ及びその他の機
器に多額のコストが必要である等の欠点を有する。
験するには、「針の山型」と呼ばれる回路テスタを使用
することができる。このテスタは、PC基板にクランプ
され、ICパッケージ中の各ワイヤ毎に1本ずつそれら
のワイヤに接続されるピンが設けられている。テスタを
各ワイヤに接続してから、回路を試験するためのテスト
パターンが供給され、得られた情報は代替メモリ空間に
記憶される。しかしながら、次第に幾何学的パラメータ
が小さくなり、集積密度レベルが高くなるに従って、回
路中の全てのワイヤに各々1本ずつピンを設けることは
実際上困難になって来た。さらに、比較的速い動作速度
では、信号は、テスタがそれらの信号をシステムの動作
を妨害することなく検出し得る速度より速く変化する。
集積回路を試験することに付随する問題を処理するため
に、IEEE「境界走査」規格が作成された。境界走査
回路においては、回路試験のために、簡単なシリアル接
続がPC基板全体を通して蛇行状に形成される。アクセ
スは、この規格に準拠する全てのチップに各々その一部
として設けられたテストアクセスポート(TAP)を用
いて行われる。
マによるプログラムの開発時、またはそのプログラムを
上記規格に従って集積する際、あるいはその後ユーザに
よるプログラムの実行時に問題が起こり得る。例えば、
マイクロプロセッサが単純に停止してしまう、無意味な
データを出力する、あるいはメモリ中のデータを破壊す
ることがある等である。このような問題の原因を突き止
めることは極めて難しい場合がある。アプリケーション
プログラマの開発業務を支援するために、既にデバッギ
ングツールが開発されている。これらのデバッギングツ
ールはコンピュータのハードウェアに組み込むこともで
きるし、ソフトウェア−ハードウェア・コンビネーショ
ンの形を取ることもある。
て、ソフトウェアデバッガだけで十分エラーの原因を究
明することができる場合も時々ある。ソフトウェアデバ
ッガは、システムレベルで実行されるアセンブリコード
プログラムである。あるデバッグ技術では、プログラム
のコード中のどこかにブレークポイント(中断点)を設
定することが必要である。ブレークポイントは、その後
の都合の良い場所でプログラム実行を停止させ、プログ
ラムの動作をデバッグモードに切り換える。正常なプロ
グラム動作の流れがブレークポイントによって中断され
るので、これは割込みと同様に行われることがしばしば
ある。
分なデバッギングを行うことが可能であるが、システム
が動作できなければ、デバッガプログラムは実行するこ
とができない。さらに、ソフトウェアデバッガは、ハー
ドウェアの問題、ファームウェアの問題及びタイミング
の問題の場合は役に立たない。ソフトウェアデバッガは
リアルタイムで動作しない(すなわち、追加ステップを
挿入することによりプログラム実行速度を遅くする)。
従って、ソフトウェアデバッガはタイミング同期化が重
要なタイミング従属性の問題には用いられない。この種
の問題が生じた場合、十分な分析を行うには、一般に、
インサーキット・エミュレータまたはその他のハードウ
ェアデバッガのような別途のハードウェアの追加が必要
である。
セッサのトラブルシューティングまたはデバッギングが
必要な場合は、サービスコール(修理要請の電話)をし
なければならないこともある。このようなサービスコー
ルの結果、顧客の不満、コンピュータ停止、よけいな出
費、さらには信用低下等を招くことも度々ある。
ら診断することができるマイクロプロセッサが提供され
るならば好都合であろうと考えられる。また、外部信号
により供給される命令を用いてプロセッサ状態を検出す
ることができ、かつそのその状態に影響を及ぼすことな
く命令を実行することができる回路をマイクロプロセッ
サに具備するならば、さらに好都合であろう。そして、
その回路が、安価に実施することができるよう、従って
ユーザに供給される大量生産されたマイクロプロセッサ
に入れても十分なコスト効果が確保されるよう、既にオ
ンチップ形成されているハードウェア及びピンを利用す
ることができるならば、なお一層好都合であろう。この
ようなマイクロプロセッサが得られるならば、コンピュ
ータの設計者、メーカー、システムプログラマ、アプリ
ケーションプログラマ、及びユーザをサポートするサー
ビス要員等に向けて大きな用途があると思われる。
生成されたコマンド及び命令に応答してプロセッサ状態
及び実行装置に直接アクセスする外部コマンドモードが
得られる。この外部コマンドモードの長所としては、マ
イクロプロセッサのテスタビリティ(試験容易化機能)
がある。また、外部コマンドモードによれば、マイクロ
プロセッサの動作を監視する手段が得られる。システム
設計者または保守技術者は、監視レベルプログラムまた
は特権的プログラムにのみ可視のレジスタを含め、ほか
の点ではレジスタの内容に全く影響を及ぼすことなくプ
ロセッサ状態を調べ、修正することができる。本発明の
実施例においては、全てのレジスタ及びカウンタをアク
セスすることができる。また、ユーザはメモリ空間及び
I/O空間の内容を調べ、修正することもできる。そし
て、浮動小数点装置やその他の並列処理装置にアクセス
するためのコマンドが設けられている。また、実行装置
により実行可能な命令は、全て外部コマンドモードを介
して実行すことができる。
への直接アクセスが可能であり、かつ回避しないとプロ
セッサの状態に影響し、そのためにプロセッサ状態をセ
ーブすることが必要であるような暗黙の更新は回避され
る。このように、プロセッサ状態が変わらないため、プ
ロセッサ状態を代替メモリにセーブする必要がなくな
る。もう一つの長所は、既に他の目的のためのチップ上
に形成されている従来の回路を、僅かな修正で、また既
製のコンポーネントとによって実施することができる標
準的な通信プロトコルを用いて利用することができると
いうことである。実施例においては、外部コマンド及び
命令が、IEEE1149.1境界走査規格に従って設
計された標準的なテストアクセスポート(TAP)を通
して供給され、かつ通信にはジョイント・テストアクセ
スグループ(JTAG)プロトコルを使用する。このポ
ートを使用するということは、プローブモード(外部コ
マンドモード)を実行するのに別途にピンを追加する必
要がなく、従ってコストを節減することができるという
ことを意味する。外部コマンドモードは、パイプライン
式プロセッサ及び、並列に動作する複数のパイプライン
を有するプロセッサに適用可能である。
1つのモードで動作するコンピュータ回路で実施され
る。従来のコンピュータ動作モードであるプロセッサ駆
動モードにおいては、回路はコンピュータメモリに記憶
された一連の命令に応答して動作する。外部コマンドモ
ード(実施例では「プローブモード」と称する)におい
ては、回路は、アクセスポートを流れる外部で生成され
たコマンド及び命令に応答して動作する。このコンピュ
ータ回路は、動作モードをプローブモード及びプロセッ
サ駆動モードのどちらかに選択するためのモード選択装
置を有する。実施例においては、外部コマンドモードを
選択するのに3つの方法がある。第1の方法は、マイク
ロプロセッサに設けられた「ラン/ストップ」(R/
S)ピンと称する外部のピンを介して行う方法である。
第2の方法は、アクセスポートを介して外部コマンドを
供給するものである。第3の方法は、他の場合はソフト
ウェアデバッグハンドラによって扱われるようなデバッ
グ例外によって行われる。回路が外部コマンドモードに
あるかどうかを確認するのに便利なように、「肯定応答
ピン」と呼ばれるピンを別途設け、これによって実行装
置が外部信号を受け入れることができる状態にある時、
そのことを指示する。
る命令経路(プロセッサ駆動命令経路)、外部命令経路
及び実行装置を有する。プロセッサ駆動命令経路は、コ
ンピュータのメモリに記憶されている命令をフェッチ
し、プロセッサの制御下において実行装置に供給する。
外部命令経路は、外部で生成された命令を外部制御下に
おいて実行装置へ供給する。どの命令を実際に実行装置
に供給するかは、モード選択装置に応答して動作する中
央制御装置の制御下においてマルチプレクサにより選択
される。言い換えると、各経路は、実際にどの命令経路
から命令を実行装置に供給するかを選択するマルチプレ
クサに入力を供給する。
の命令を供給する前に、プロセッサ状態情報を暗黙に更
新する。プロセッサ状態情報は命令ポインタを含む。例
えば、可変長命令用のデコーダ及びプリフェッチャを含
む実施例においては、プロセッサ駆動経路に関する動作
に、次の命令をフェッチする、その長さを計算する、そ
してその長さに応じて命令ポインタを調節する等の動作
も含まれる。外部命令経路は、実行装置にその命令を供
給するまでは、状態情報を暗黙に更新しない。例えば、
デコーダを含む実施例においては、上記の暗黙動作は、
デコーダをバイパスし、命令を直接実行装置に供給する
ことによって外部コマンドモードにおいては回避され
る。
って読込まれる命令をロードし、保持するためのプロー
ブ命令レジスタ(PIR)と呼ばれる命令レジスタを含
む。アクセスポートは、外部信号源と命令レジスタの間
の情報の流れを扱う。また、命令レジスタ中の命令によ
り指定されるところに従って、アクセスポートによって
ロードまたは読出しすることができる、あるいは実行装
置によってロードあるいは読出しすることができるプロ
ーブデータレジスタ(PDR)と呼ばれるデータレジス
タも設けられている。
詳細に説明するが、これらの図中同様の構成部分は同じ
または同様の参照記号により示されている。図1はプロ
セッサ装置10及びアクセスポート12を示すブロック
図である。図示の実施例においては、これらのプロセッ
サ装置10及びアクセスポート12を含む構造は1つの
半導体チップパッケージに作り込まれている。他の実施
例においては、それらの種々の機能を別個のチップに設
けられた同等の装置によって遂行させることも可能であ
る。
14を有する。このプロセッサ駆動命令経路14には、
命令を実行装置に供給するためのコンフィギュレーショ
ン(装置構成)が含まれている。これらのコンフィギュ
レーションは、任意の数の従来のコンフィギュレーショ
ンよりなるものであってもよい。プロセッサ駆動命令経
路14は、例えば、命令をキャッシュ記憶するための装
置、これらの命令をフェッチするための装置、それらを
緩衝記憶するための装置、必要に応じてそれらをデコー
ドするための装置、及び命令を実行のために緩衝記憶す
るための装置等を含む。プロセッサ駆動命令径路14中
には、通常中央制御装置16によって制御されるコンポ
ーネントがある。中央制御装置16は、その機能を遂行
するため、プロセッサ駆動命令経路14を含めプロセッ
サ10の動作を監視し、制御するために必要な通常の制
御論理手段を有する。プロセッサ駆動命令経路14によ
りマルチプレクサ18に命令が供給され、マルチプレク
サ18は命令を実行装置20に供給する。実行装置20
は、例えば、多数の汎用レジスタ、演算装置(AL
U)、制御レジスタ、及び何らかの制御論理手段等を含
む。実行装置20はメモリ21にアクセスすることがで
きる。実行装置で通常行われる以外の付加機能を得るた
めに、実行装置20には浮動小数点装置22のようなコ
プロセッサを接続してもよい。また、実行装置20には
I/O空間23を接続することもできる。
択装置24として示すようなモード選択のための論理手
段が設けられている。この実施例においてはプローブモ
ードが、後で詳細に説明する3つの方法の中の1つによ
って選択することができる。簡単に説明すると、その1
つの方法では、デバッグ例外が発生した後プローブモー
ド制御レジスタ26の内容を調べて、プローブモードを
呼び出すべきか、ソフトウェアデバッガを呼び出すべき
であるかが決定される。プローブモード制御レジスタ2
6を介してプローブモードを呼び出す方法については後
で図4により詳細に説明する。モードを選択するもう一
つの方法は、マイクロプロセッサチップの外面に設けら
れたラン/ストップピン30のアサーションによるもの
である。ラン/ストップピン30がアサートされると、
中央制御装置16は、命令境界に対するプロセッサ10
の動作を停止する。簡単に言うと、ラン/ストップピン
30がアサートされるとプロセッサ10の動作は次の命
令境界で停止される。「命令境界」は実行装置側から見
られる。命令境界は、実行装置が最初の命令に対してレ
ジスタ、フラグ及びメモリの修正を全て完了した後、そ
のパイプラインにおける次の命令に対するレジスタ、フ
ラグ及びメモリの修正を開始する前のこれら2つの命令
の間にある点であると定義することができる。これによ
ってプロセッサが停止しても、実行装置20は種々の動
作を行うために利用可能な状態に保たれるが、プロセッ
サ駆動命令径路14はそれ以後実行装置20に命令を発
することはできない。プローブモードを呼び出すもう一
つの方法は、以下に説明するようにアクセスポート12
を通じて行う方法である。
コマンド経路は、アクセスポート12を通るものであ
る。外部信号32は、コマンド、データ及び命令をアク
セスポート12内のインタフェース装置34に供給す
る。外部信号32は、ハードウェアデバッガ、インサー
キット・エミュレータ、ダイアグノスティックス・プロ
セッサに接続された制御装置、または製造時における回
路基板テスタのような外部制御装置によって供給され
る。インタフェース装置34は、プローブ命令レジスタ
(PIR)36及びプローブデータレジスタ(PDR)
38に接続されている。インタフェース装置34は、中
央制御装置16に接続された制御論理手段40を含む。
ここで、2、3の用語を定義すると、「コマンド」と
は、例えばプローブ命令レジスタ36中の命令を実行す
る、プロセッサ10の動作に割込みをかける、あるいは
外部コマンドモードを選択するというような機能を遂行
する、またはこのような動作の指令を出すアクセスポー
ト12に対する「命令」である。「命令」または「マイ
クロ命令」とは、実行装置20で実行されるプローブ命
令レジスタ36に記憶された命令である。
ルチプレクサ18の入力に接続されている。プロセッサ
が外部コマンドモードに入ると、中央制御装置16は、
プローブ命令レジスタ36の内容が実行装置20に供給
されるようにマルチプレクサ18を制御する。プローブ
データレジスタ38は、実行装置20に接続されてお
り、実行装置はその内容を読出し、その中にデータを記
憶する。プローブデータレジスタ38は、実行装置20
へ、あるいは実行装置20からのデータの転送のために
用いられる。プローブデータレジスタ38を使用する動
作においては、レジスタ38はプローブ命令レジスタ3
6中の命令の実行前に外部信号32を用いてロードされ
る。さらに、実行装置20における実行後、プローブ命
令レジスタ36により与えられる命令の結果、データが
プローブデータレジスタ38に入れられるとすると、そ
のデータは、プローブデータレジスタ38に記憶後、い
つでもインタフェース34を介して読出すことができ
る。
2は、IEEE1149.1境界走査規格に従って設計
された標準的なテストアクセスポート(TAP)の形を
有し、ジョイント・テストアクセスグループ通信には
(JTAG)プロトコルを用いる。JTAG規定の一部
として、このようなTAPには最小限いくつかの機能が
要求される。IEEE規格1149.1は、オプション
機能(任意選択機能)をTAPに付加するための方法を
規定している。この実施例の場合、プローブ命令レジス
タ36及びプローブデータレジスタ38は、IEEE規
格1149.1のオプション機能の付加に関する規定に
よる「テストデータレジスタ」として実施される。これ
らのレジスタ36にアクセスし、ブロック40によって
示される論理機能を実行するにはTAP命令が用いられ
る。要するに、アクセスポート12は、データ及び命令
をアクセスポート12と外部信号32との間で交換でき
るようにするIEEE規格1149.1に規定されたJ
TAGインタフェースを有する。IEEE規格114
9.1によれば、5本ピン(図示省略)が外部信号32
とプロセッサ10の間のシリアル(直列)インタフェー
スとして用いられる。これらのピンとしては、テストデ
ータイン(TDI)ピン及びテストデータアウト(TD
O)ピンがある。TDIピンは、データまたは命令をア
クセスポート12へ移動させるためい用いられる。TD
Oピンはアクセスポートから応答データを送り出すため
に用いられる。これらの他、テストモード・セレクト
(TMS)ピンは、アクセスポート・コントローラの状
態を制御するために用いられる。TCKピンはこれを通
してテストクロック(TCK)が供給される。通常、入
力はこのクロック信号の立ち上がりエッジ上でサンプリ
ングされる。試験論理理セット状態(TRST)ピン
は、アクセスポート・コントローラを強制的に試験論理
リセット状態にするために用いられる。詳細について
は、IEEE規格1149.1を参照のこと。
給されるマイクロ命令を構成するのに用いられるコマン
ド「WRITE PIR」を供給する。また、アクセス
ポート12は、プローブ命令レジスタ36に有効なマイ
クロ命令が入っており、実行装置20で実行を開始すべ
きであるということを指示するコマンド「SUBMIT
PIR」も供給する。プローブ命令レジスタ36の内
容は、アクセスポート12を通してのみ書込まれ、実行
装置20によって書込むことはできない。マイクロ命令
は、メモリのブロックを読み取る、あるいはメモリのブ
ロックに書込むというような反復動作のために出し直す
ことができる。実行装置20に対して命令を出し直すと
きは、プローブ命令レジスタ36を書き直す必要はな
い。
合に発生する一連のステップを示し、かつ外部コマンド
モードを選択したとき発生する一連のステップを示す図
2のフローチャートを参照しつつ説明する。図2のフロ
ーチャートの最上部のスタートボックスで動作が開始さ
れると、まず、ボックス50に示すように、プロセッサ
駆動モードを選択するか、または外部コマンドモードを
選択するかについての選択が行われる。この選択に基づ
いて、判断ボックス52に示すような判断が行われる。
プロセッサ駆動モードが選択された場合は、ブロック5
4に示すように命令がメモリからフェッチされる。そし
て、ブロック55に示すように命令がデコードされる。
次に、操作ブロック56に示すように、命令ポインタの
ような状態情報がプロセッサ10で暗黙に更新される。
次に、ブロック57に示すようにマイクロ命令が出され
る。そして、ブロック58に示すようにこのマイクロ命
令が実行される。判断ボックス59においては、フェッ
チした命令の実行を完了するのにさらにマイクロ命令が
必要とされるかどうかの判断が行われる。さらにマイク
ロ命令が必要な場合は、操作ブロック60に示すように
マイクロコードシーケンサが呼び出される。そして、ブ
ロック61に示すように、マイクロコードシーケンサ
は、次のマイクロ命令を出し、その後、ブロック58に
示すようにマイクロ命令を実行するためのループに戻
る。一部のプロセッサにおいては、フェッチされた命令
に対して、その実行完了までに多くのマイクロ命令を出
すことが必要な場合がある。RISC(縮小命令セット
コンピュータ)プロセッサのような他のプロセッサにお
いては、フェッチされた命令は、実行装置20に供給す
る前に最小限デコードされる。
状態情報の更新に至るまでのプロセッサの動作の一例に
ついて説明する。この例においては、ブロック54にお
いて可変長の未デコード命令がメモリからフェッチされ
る。この例においては、デコードが必要であると仮定さ
れている。次に、命令の長さが確認され、命令がデコー
ドされる。命令の長さに基づいて、状態情報(例えば命
令ポインタ)が命令の長さに合わせて更新される。
要でなくなると、フェッチされた命令の実行は終了す
る。プロセッサ駆動ループを終了するには、動作は判断
ボックス59を出て、プロセッサ駆動モードまたは外部
コマンドモードが選択される選択ブロック50の前に戻
る。動作については、通常、外部コマンドモードへ進む
選択が行われる前に、プロセッサ駆動モードループが何
回も実行される。ブロック50に示すモードの選択につ
いては、後で図4を参照しつつ詳細に説明する。
ンドモードが選択されると、操作ブロック70に示すよ
うに、外部で生成された命令を供給することが可能であ
る。次に、判断ボックス72に示すように、プロセッサ
は実行コマンドを待ち、実行コマンドが供給されると、
操作ブロック74に示すように、命令が実行される。実
行後、外部コマンドループを終了するため、動作はプロ
セッサ駆動モードまたは外部コマンドモードの選択を行
うことができる操作ブロック50へ戻る。外部コマンド
ループを終了した後、再び外部コマンドモードが選択さ
れると、プロセッサは外部で生成された命令が供給され
るまで待ち、その後判断ボックス72に示すように、実
行コマンドが供給され、操作ブロック74に示すよう
に、命令が実行される。外部コマンドモードの動作につ
いては、この後図3を参照しつつ詳細に説明する。この
実施例においては、外部コマンドモードは、実行装置、
そのレジスタ、メモリ、及び浮動小数点装置を含めて、
コンピュータシステムをプロービングするために用いる
ことができるので、「プローブモード」と称する。
ド」と称する図3の外部コマンドモードの動作を示すフ
ローチャートを参照しつつ説明する。ブロック80はプ
ローブモードが選択されたことを示す。このプローブモ
ードの選択の後、プロセッサが実際にプローブモードに
なり、プローブモードの命令(以下プローブモード命令
とする)を実行することが可能な状態になるまでには一
定の時間がある。判断ボックス82に示すように、プロ
セッサ10はプローブモードなるまで待ってから次の動
作に進む。この実施例においては、プロセッサ10は、
現在実行中の命令がレジスタの修正を全て終了するのを
待つ。次の動作においては、ブロック84に示すよう
に、肯定応答ピン86がアサートされる。肯定応答ピン
86は図1に示されている。図3のフローチャートか
ら、肯定応答ピン86は、アサートされると、プロセッ
サ10がプローブモードにあり、命令を実行可能な状態
にあるということを指示するということは明らかであろ
う。次に、判断ボックス88に示すように、動作は、命
令を実行するためのコマンドがアクセスポート12から
供給されるまで、待ち状態に保たれる。コマンドを受け
取ったならば、肯定応答ピン86は、操作ブロック90
に示すように、デアサート(アサーション解除)され
て、実行装置20がプローブ命令レジスタ(PIR)3
6中の命令を受け取り、その実行を開始しているという
ことを指示する。操作ブロック92に示すように実行を
続けた後終了する。実行終了後、操作ブロック94に示
すように、肯定応答ピン86がアサートされる。この操
作の後、プロセッサ10は、判断ボックス88の前に戻
る。
(PDR)38に書込まれた場合は、オペレータは追加
のステップを実行して、それらのデータをアクセスポー
ト12を介して読出すことができる。判断ボックス96
に示すように、実行時にデータがPDR38に書込まれ
た場合は、次のステップとして、操作ブロック98に示
すように例えばアクセスポート12からPDRデータを
読出すことができる。しかしながら、実行時にPDR3
8にデータが書込まれなかった場合は、ブロック99に
示すようにそれ以後の動作は不要である。
6、38に流入する情報を示す2つの操作ブロックが描
かれている。操作ブロック100においては、プローブ
命令レジスタ36はアクセスポート12を介してロード
される。操作ブロック102においては、プローブデー
タレジスタ38はアクセスポート12を介してロードさ
れる。この情報は、図3に示すように、実行コマンドが
供給される判断ボックス88の前に供給することが好ま
しい。ただし、図示のように、これらのブロック10
0、102は、フローチャートの他の部分における特定
の動作、操作に結合されたものではない。実施例の動作
においては、プローブ命令レジスタ36及びプローブデ
ータレジスタ38のロードは他の動作、操作とは独立に
行われる。従って、プローブモードのユーザの観点から
は、命令を実行するコマンドを出す前に妥当な命令が実
際にプローブ命令レジスタ36中にあるかどうか、また
肯定応答ピン86によって指示されるところにより、プ
ロセッサ10がコマンドを受け取ることができる状態に
あるかどうかを確認することは有用である。さらに、コ
マンドを実行するのにデータが必要な場合、ユーザは、
命令実行を開始する前に必ずプローブデータレジスタ3
8に妥当なデータがあるかどうかを確認しなければなら
ない。
組みについて説明する。前述の図1による説明において
は、モード選択は中央制御装置16のモード選択装置2
4で行われると述べた。また、図2による説明において
は、操作ブロック50でプロセッサ駆動モードと外部コ
マンドモードの間の選択が行われると述べた。図3で
は、ブロック80においてプローブモードが選択されて
いるものと仮定した。この実施例においては、プローブ
モードの選択は3つの中の1つの方法のにより行うこと
ができる。その第1の方法はアクセスポート12を介し
て出されるコマンドによるものであり、第2の方法はプ
ロセッサ駆動命令経路14か実行装置20のどちらかに
設けられるデバッグ機構による方法であり、第3の方法
は、ラン/ストップピン30を使用する方法である。
ローブモードへの切換えは共通の特性を有する。モード
選択装置24には、プロセッサ10に対する割込みを監
視し制御する割込み優先回路を設けることも可能であ
る。第1及び第3の方法は割込み優先回路を介して機能
する。この実施例の場合、これらの方法は、次の命令境
界に対するプロセッサ駆動命令経路の動作を停止させ、
命令経路がプローブ命令レジスタ36からの経路となる
ように高水準マルチプレクサ18の入力を選択する割込
み優先回路に高水準割込みをアサートする。さらに、プ
ローブモードの選択が終了すると、肯定応答ピン86が
アサートされて、実行装置20がプローブモード命令を
受け取り可能な状態にあるということを指示する。
いては、外部信号32中のコマンドはインタフェース3
4を介して送られる。制御論理手段40は、そのコマン
ドがプローブモードを呼び出すためのものかどうか判断
する。もしそうであれば、制御論理手段40は中央制御
装置16内のモード選択装置24に信号を供給する。あ
るいは、ラン/ストップピン30が同様の信号をモード
選択装置24に供給する。
よるプローブモードを呼び出す動作のフローチャートを
示す図4及び5を参照しつつ説明する。ブロック110
は、例えばデバッグ例外がプローブモードを呼び出すか
どうか、あるいはデバッグ例外がデバッグハンドラ11
2(図1)を呼び出すかどうかに関するデバッグセッシ
ョンを開始する前にユーザによって行われる選択を示
す。この実施例においては、プローブモード制御レジス
タ(PMCR)は、命令によってプローブモード中で修
正することができるプロセッサ状態の一部になってい
る。この制御レジスタには、シングルビットフラグの割
込み転送(Interrupt Redirect:I
R)フラグが含まれ、以下に詳細に説明するように、こ
のフラグはブレークポイント例外が検出された時調べら
れる。次に、判断ボックス114に示すように、プロー
ブモードが選択されたかどうかについての判断が行われ
る。プローブモードが選択された場合は、ブロック11
5に示すように、そのプローブモードに入る。次に、操
作ブロック116に示すように、アクセスポート12を
介して、IRフラグをプローブモード制御レジスタ(P
MCR)26にセットするための命令が出される。続い
て、プロセッサは、操作ブロック117に示すように、
プローブモードを出、動作はブロック118へ続く。決
定ボックス114へ戻って、プローブモードが選択され
なかった場合は、デバッグハンドラ112が実行され
る。
「スタート」はプロセッサ10の開始動作を示す。この
スタートに続いて、ブロック120に示すように命令が
フェッチされる。判断ボックス122においてブレーク
ポイント障害が検出されなければ、操作ブロック124
に示すように命令がデコードされる。ブレークポイント
はブロック124におけるデコードより前に検出される
こともあれば、デコードと同時に検出される場合もあ
る。次に、操作ブロック126に示すように命令が実行
される。「障害」ブレークポイントは、命令の実行前に
処理される例外であると定義される。「トラップ」ブレ
ークポイントは、例外であって、その例外を生じた命令
の終了後に処理される例外と定義される。実行命令ブロ
ック126においては、判断ボックス128に示すよう
に、ブレークポイントトラップが検出されないと、ブロ
ック120における命令をフェッチするステップから始
まって、ブロック124における命令をデコードするス
テップ等からなるループが繰り返される。
ークポイント障害が検出されると、あるいはブレークポ
イントトラップがブロック126での実行中に検出され
ると、判断ボックス130に示すようにプローブモード
制御レジスタ26のIRフラグがセットされているかど
うかがチェックされる。IRフラグがセットされていれ
ば、プロセッサは、ブロック132に示すように、以後
の命令を実行することなくプローブモードに入る。しか
しながら、IRフラグがセットされていなければ、操作
ブロック134に示すようにブレークポイントがデバッ
グハンドラを通して処理される。操作ブロック134に
示すデバッグハンドラ処理は、従来のデバッギング及び
ブレークポイントの処理方法である。
出るには、2通りの方法が用いられる。その1つの方法
は、例えば実行/ストップピン30(図1)が「能動ハ
イ」であれば、これをロー電圧にプルダウンすることに
より、このピンをデアサートするだけでよい。もう一つ
の方法は、制御論理手段40からモード選択装置24に
プロセッサ駆動モードを選択するよう指示するコマンド
を出すものである。しかしながら、ラン/ストップピン
30がアサートされている場合は、このコマンドは無効
である。言い換えると、この実施例においては、ラン/
ストップピン30のアサーションはアクセスポート12
を介して外部コマンドをオーバライドする。
について説明する。上ですでに述べたように、実行装置
20で実行されるプローブモード命令はまずプローブ命
令レジスタ(PIR)36に記憶される。その後、この
命令は直接マルチプレクサ18を通して実行装置20に
供給される。従って、プローブ命令レジスタ36中の命
令のフォーマットは、命令を実行装置20によって実行
することができるようなものでなければならない。ある
命令が実行装置20によって認職可能であるためには、
その命令は実行装置20中で実行可能な命令の部分集合
であるようなフォーマットを有しなければならない。色
々なコンピュータアーキテクチャで多種多様な命令が用
いられるので、本発明においては、プローブ命令レジス
タ36を通して供給される命令について、特定の命令形
式または特定の命令部分集合の形式は何ら必要ではな
い。一般に、これらの命令は、プロセッサ10の状態、
特に実行装置20の内部のレジスタの状態をプロービン
グするための簡単なロード/ストア命令よりなる。ただ
し、より複雑な動作も実行可能であり、実際、実行装置
20内で認職可能な命令であれば、全て実行装置20内
で実行することができる。そのような動作には、補助記
憶装置へのアクセス、周辺機器へのアクセス、及び実行
装置20内における算術演算等がある。以下に、この実
施例において実行される命令について説明する。しかし
ながら、本発明は以下に説明する特定のマイクロ命令に
限定されるものではない。この実施例のプローブモード
においては、マイクロプロセッサは簡単なロード/スト
ア命令を受け取ることができる。これらの命令は、実行
装置20中で実行可能なマイクロコードの部分集合であ
り、前に述べたように、プロセッサ駆動命令経路14を
バイパスする。プローブモード命令は全てのプログラマ
ー可視レジスタの読出し及び書込みを可能にする。さら
に、メモリ及びI/O(入出力)空間もアクセスするこ
とができる。プローブモードにおいては、外部割込みは
保留され、プローブモードから出るまで処理されない。
実行時に非同期で発生することがあるスヌーピング及び
ライトバックのような他の動作も、通常、プローブモー
ド中に発生する。
36は命令を保持する。この実施例においては、プロー
ブ命令レジスタ36は、「オプコード」、ソースレジス
タ及びデスティネーションレジスタ、及び即値データの
ためのフィールドを含む固定形式命令語である。プロー
ブデータレジスタ38は、実行装置20との間でデータ
値を交換するために用いられる。例えば、実行装置20
内のレジスタのデータを読出すためには、所望のレジス
タが書込まれたプローブ命令レジスタ36からプローブ
データレジスタ38へ命令が出されると、プローブデー
タレジスタ38が走査されて、アクセスポート12を介
してデータが出力される。同様にして、メモリは、主メ
モリでも補助記憶装置でも、実行装置20中のテンポラ
リレジスタへメモリから命令を出し、次いでこのテンポ
ラリレジスタの内容をプローブデータレジスタ38へ読
出すことによって調べることができる。もう一つのレジ
スタは前述のプローブモード制御レジスタがある。
パイプラインの2つのパイプラインを有するプロセッサ
で実施される。プローブモードにおいて実行される命令
は、「マイクロ命令」と呼ばれることもあり、u−パイ
プライン及びv−パイプラインを両方とも完全に管理す
る。
ールドを含み、その一つは整数u−パイプラインを制御
するためのフィールドであり、もう一つは整数v−パイ
プラインを制御するためのほぼ同様のフィールドであ
る。また、u−パイプラインフィールドは浮動小数点プ
ロセッサ状態にアクセスするためにも用いられる。命令
境界を横切って保存されるアーキテクチャ的状態がある
場合は、その状態をプローブモードによってアクセス可
能にすることが有用である。例えば、80×86は、汎
用レジスタの他、浮動小数点レジスタ及びセグメントレ
ジスタを有する。本発明は、これらのレジスタにプロー
ブモードによってアクセスするための回路及び方法を提
供するものである。
から逸脱しない範囲において、他の特定形態により実施
することが可能である。上記の実施例は、全ての点に関
して例示説明のみを目的とするものであって、何ら制限
的な意味を有するものではなく、従って本発明の範囲
は、特許請求の範囲の記載のみによって定まるものであ
る。特許請求の範囲に記載する発明と等価の意味及び範
囲に入る変形態様は、全て本発明の範囲に包括されるも
のとする。
遠隔の場所から診断することができ、外部信号により供
給される命令を用いてプロセッサ状態を検出することが
でき、かつそのその状態に影響を及ぼすことなく命令を
実行することができると共に、既にオンチップ形成され
ているハードウェア及びピンを利用することができるの
で、上記のような機能を安価に達成することが可能であ
り、コンピュータの設計者、メーカー、システムプログ
ラマ、アプリケーションプログラマ、及びユーザをサポ
ートするサービス要員等のために多大の用途が期待され
る。
タフェースの構造を示すブロック図である。
ロセッサ駆動モードで発生するステップを示すフローチ
ャートである。
テップを詳細に示すフローチャートである。
の選択を示すフローチャートである。
方法を示すフローチャートである。
Claims (5)
- 【請求項1】 コンピュータメモリからの一連の記憶命
令に応答してプロセッサ駆動モードで動作すると共に、
外部で生成された命令及び外部で生成されたコマンドに
応答して外部コマンドモードで動作するコンピュータ回
路において、 外部コマンドモードとプロセッサ駆動モードとの間で動
作モードを選択するためのモード選択手段と、 命令を実行するための実行装置と、 選択された命令を実行装置に供給するためのマルチプレ
クサと、 上記記憶命令をマルチプレクサの入力に供給するための
プロセッサ駆動命令径路と、 外部で生成された命令をマルチプレクサの入力に供給す
るための外部命令経路と、 モード選択手段に応答して、プロセッサ駆動モードの動
作時にはプロセッサ駆動命令径路からの記憶命令を選択
し、外部コマンドモードの動作時には外部命令経路から
の外部で生成された命令を選択するようにマルチプレク
サを制御するための手段と、 からなるコンピュータ回路。 - 【請求項2】 プロセッサを含むコンピュータ回路で、
コンピュータメモリに記憶された一連のコマンドを実行
するプロセッサ駆動モードで動作すると共に、外部で生
成されたコマンド、プローブモードのデータ及び命令を
含む外部信号を受け取るプローブモードで動作するコン
ピュータ回路において、 プロセッサ駆動モードとプローブモードとの間で動作モ
ードを選択するためのモード選択手段と、 外部信号を受け取りかつ送り出すための手段と、プロセ
ッサへ情報を送りかつプロセッサから情報を受け取るた
めの手段と、プロセッサ装置との間のインタフェースを
制御するための制御論理手段とを含むアクセスポート
と、 外部信号で受け取ったプローブモード命令を保持するた
めのプローブ命令レジスタと、 データを保持するためのプローブデータレジスタと、 命令を実行するための実行装置と、 プロセッサ駆動経路からの命令とプローブ命令レジスタ
からのプローブモード命令とを含む入力から実行装置に
供給される命令を選択するマルチプレクサと、 からなるコンピュータ回路。 - 【請求項3】 コンピュータメモリに記憶された一連の
命令に応答して動作するプロセッサ駆動モードと、外部
で生成された命令に応答して動作する外部コマンドモー
ドとで選択的に動作するマイクロプロセッサにおいて、 外部コマンドモードとプロセッサ駆動モードの間で動作
モードを選択するための手段と、 命令を実行するための実行装置と、 外部コマンドモードが選択されたとき、外部で生成され
た命令を実行装置に供給するための手段と、 プロセッサ駆動モードが選択されたとき、記憶命令を実
行装置に供給するための手段と、 上記プロセッサ駆動モードが選択されたとき、上記記憶
命令を実行装置に供給する前に、命令ポインタを含むプ
ロセッサ状態情報を暗黙に更新するための更新手段と、 外部コマンドモードが選択されたとき、上記更新手段を
バイパスするための手段と、 からなるマイクロプロセッサ。 - 【請求項4】 命令ポインタを含む状態情報を命令を実
行装置に供給する前に暗黙に更新するプロセッサ駆動命
令径路を通るパイプライン状命令フローを有するマイク
ロプロセッサを動作させる外部コマンド方法において、 外部信号を実行装置と結合すると共に、プロセッサ駆動
命令経路の暗黙の更新をバイパスする外部命令経路を設
けるステップと、 命令を実行装置で実行すべく外部命令経路を通して供給
するステップと、 上記命令を実行装置で実行するステップと、からなる外
部コマンド方法。 - 【請求項5】 プローブモード命令実行方法及びプロセ
ッサ駆動モード命令実行方法からそれらの命令実行モー
ドを選択するステップと、 プロセッサ駆動モードが選択されたときは、命令の実行
が、 メモリからの命令をフェッチして、デコーダへ供給する
ステップと、 命令をデコードして、次々に実行装置に供給される1つ
または2つ以上のマイクロ命令を得るステップと、 命令ポインタを含むプロセッサ状態情報を更新するステ
ップと、 デコーダから供給されるマイクロ命令を実行するステッ
プと、からなり、 プローブモードが選択されたときは、命令の実行が、 外部で生成された命令を供給するステップと、 命令ポインタ及び他のプロセッサ状態情報を暗黙に更新
せずに外部で生成された命令を実行するステップと、 からなるマイクロプロセッサを動作させる方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US87464292A | 1992-04-27 | 1992-04-27 | |
US874,642 | 1992-04-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05334114A true JPH05334114A (ja) | 1993-12-17 |
JP2824978B2 JP2824978B2 (ja) | 1998-11-18 |
Family
ID=25364236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5015867A Expired - Fee Related JP2824978B2 (ja) | 1992-04-27 | 1993-01-06 | コンピュータ回路、マイクロプロセッサ、外部コマンド方法及びマイクロプロセッサを動作させる方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5479652B1 (ja) |
JP (1) | JP2824978B2 (ja) |
DE (1) | DE4313594C2 (ja) |
FR (1) | FR2690539B1 (ja) |
GB (1) | GB2266606B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185731B1 (en) | 1995-04-14 | 2001-02-06 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Real time debugger for a microcomputer |
US9710035B2 (en) | 2015-06-25 | 2017-07-18 | Kyocera Document Solutions, Inc. | IC chip |
Families Citing this family (177)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5848289A (en) * | 1992-11-27 | 1998-12-08 | Motorola, Inc. | Extensible central processing unit |
EP0652516A1 (en) * | 1993-11-03 | 1995-05-10 | Advanced Micro Devices, Inc. | Integrated microprocessor |
GB2289147B (en) | 1994-04-25 | 1998-04-15 | Advanced Risc Mach Ltd | Testing data processing apparatus |
US5699506A (en) * | 1995-05-26 | 1997-12-16 | National Semiconductor Corporation | Method and apparatus for fault testing a pipelined processor |
US5694589A (en) * | 1995-06-13 | 1997-12-02 | Intel Corporation | Instruction breakpoint detection apparatus for use in an out-of-order microprocessor |
DE69616917T2 (de) * | 1995-08-30 | 2002-06-06 | Motorola, Inc. | Datenprozessor mit eingebauter Emulationsschaltung |
US5964893A (en) * | 1995-08-30 | 1999-10-12 | Motorola, Inc. | Data processing system for performing a trace function and method therefor |
US5544311A (en) * | 1995-09-11 | 1996-08-06 | Rockwell International Corporation | On-chip debug port |
JP3739797B2 (ja) * | 1995-10-06 | 2006-01-25 | パトリオット サイエンティフィック コーポレイション | 縮小命令セット・コンピューター・マイクロプロセッサーの構造 |
EP0788057B1 (en) * | 1996-01-31 | 2003-05-02 | Compaq Computer Corporation | Computer system with controllerless modem |
US5838897A (en) * | 1996-02-27 | 1998-11-17 | Cyrix Corporation | Debugging a processor using data output during idle bus cycles |
US5889981A (en) * | 1996-05-07 | 1999-03-30 | Lucent Technologies Inc. | Apparatus and method for decoding instructions marked with breakpoint codes to select breakpoint action from plurality of breakpoint actions |
GB9611715D0 (en) * | 1996-06-05 | 1996-08-07 | Int Computers Ltd | Peripheral device control |
US5826105A (en) * | 1996-06-10 | 1998-10-20 | Standard Microsystems Corporation | System for using an external CPU to access multifunction controller's control registers via configuration registers thereof after disabling the embedded microprocessor |
US5768152A (en) * | 1996-08-28 | 1998-06-16 | International Business Machines Corp. | Performance monitoring through JTAG 1149.1 interface |
US5887003A (en) * | 1996-09-10 | 1999-03-23 | Hewlett-Packard Company | Apparatus and method for comparing a group of binary fields with an expected pattern to generate match results |
US6003107A (en) * | 1996-09-10 | 1999-12-14 | Hewlett-Packard Company | Circuitry for providing external access to signals that are internal to an integrated circuit chip package |
US5881224A (en) * | 1996-09-10 | 1999-03-09 | Hewlett-Packard Company | Apparatus and method for tracking events in a microprocessor that can retire more than one instruction during a clock cycle |
US5867644A (en) * | 1996-09-10 | 1999-02-02 | Hewlett Packard Company | System and method for on-chip debug support and performance monitoring in a microprocessor |
US6018815A (en) * | 1996-10-18 | 2000-01-25 | Samsung Electronics Co., Ltd. | Adaptable scan chains for debugging and manufacturing test purposes |
US5793776A (en) * | 1996-10-18 | 1998-08-11 | Samsung Electronics Co., Ltd. | Structure and method for SDRAM dynamic self refresh entry and exit using JTAG |
US5805608A (en) * | 1996-10-18 | 1998-09-08 | Samsung Electronics Co., Ltd. | Clock generation for testing of integrated circuits |
US5880671A (en) * | 1996-10-31 | 1999-03-09 | Hewlett-Packard Company | Flexible circuitry and method for detecting signal patterns on a bus |
US5956476A (en) * | 1996-10-31 | 1999-09-21 | Hewlett Packard Company | Circuitry and method for detecting signal patterns on a bus using dynamically changing expected patterns |
US5983017A (en) * | 1996-11-12 | 1999-11-09 | Lsi Logic Corporation | Virtual monitor debugging method and apparatus |
US5812562A (en) * | 1996-11-15 | 1998-09-22 | Samsung Electronics Company, Ltd. | Low cost emulation scheme implemented via clock control using JTAG controller in a scan environment |
US5935266A (en) * | 1996-11-15 | 1999-08-10 | Lucent Technologies Inc. | Method for powering-up a microprocessor under debugger control |
US5956477A (en) * | 1996-11-25 | 1999-09-21 | Hewlett-Packard Company | Method for processing information in a microprocessor to facilitate debug and performance monitoring |
US5881217A (en) * | 1996-11-27 | 1999-03-09 | Hewlett-Packard Company | Input comparison circuitry and method for a programmable state machine |
US6009539A (en) * | 1996-11-27 | 1999-12-28 | Hewlett-Packard Company | Cross-triggering CPUs for enhanced test operations in a multi-CPU computer system |
US5828824A (en) * | 1996-12-16 | 1998-10-27 | Texas Instruments Incorporated | Method for debugging an integrated circuit using extended operating modes |
US6112298A (en) * | 1996-12-20 | 2000-08-29 | Texas Instruments Incorporated | Method for managing an instruction execution pipeline during debugging of a data processing system |
JP4386974B2 (ja) * | 1996-12-20 | 2009-12-16 | テキサス インスツルメンツ インコーポレイテツド | スキャンチェーンおよびデータストリーム機能を備えたプロセッサテストポート |
US6065106A (en) * | 1996-12-20 | 2000-05-16 | Texas Instruments Incorporated | Resuming normal execution by restoring without refetching instructions in multi-word instruction register interrupted by debug instructions loading and processing |
US5915083A (en) * | 1997-02-28 | 1999-06-22 | Vlsi Technology, Inc. | Smart debug interface circuit for efficiently for debugging a software application for a programmable digital processor device |
US6052811A (en) * | 1997-04-15 | 2000-04-18 | Intel Corporation | Method and apparatus for locating critical speed paths in integrated circuits using JTAG protocol |
JP3151808B2 (ja) * | 1997-07-16 | 2001-04-03 | 日本電気株式会社 | 集積回路装置、回路検査装置および方法 |
US6023759A (en) * | 1997-09-30 | 2000-02-08 | Intel Corporation | System for observing internal processor events utilizing a pipeline data path to pipeline internally generated signals representative of the event |
US6185703B1 (en) | 1997-10-10 | 2001-02-06 | Intel Corporation | Method and apparatus for direct access test of embedded memory |
US6356960B1 (en) | 1997-10-29 | 2002-03-12 | Sgs-Thomson Microelectronics Limited | Microprocessor having an on-chip CPU fetching a debugging routine from a memory in an external debugging device in response to a control signal received through a debugging port |
US6332178B1 (en) | 1997-11-26 | 2001-12-18 | Compaq Computer Corporation | Method for estimating statistics of properties of memory system transactions |
US6148396A (en) * | 1997-11-26 | 2000-11-14 | Compaq Computer Corporation | Apparatus for sampling path history in a processor pipeline |
US6000044A (en) * | 1997-11-26 | 1999-12-07 | Digital Equipment Corporation | Apparatus for randomly sampling instructions in a processor pipeline |
US5923872A (en) * | 1997-11-26 | 1999-07-13 | Digital Equipment Corporation | Apparatus for sampling instruction operand or result values in a processor pipeline |
US6442585B1 (en) | 1997-11-26 | 2002-08-27 | Compaq Computer Corporation | Method for scheduling contexts based on statistics of memory system interactions in a computer system |
US6374367B1 (en) | 1997-11-26 | 2002-04-16 | Compaq Computer Corporation | Apparatus and method for monitoring a computer system to guide optimization |
US6119075A (en) * | 1997-11-26 | 2000-09-12 | Digital Equipment Corporation | Method for estimating statistics of properties of interactions processed by a processor pipeline |
US6237059B1 (en) | 1997-11-26 | 2001-05-22 | Compaq Computer Corporation | Method for estimating statistics of properties of memory system interactions among contexts in a computer system |
US6195748B1 (en) | 1997-11-26 | 2001-02-27 | Compaq Computer Corporation | Apparatus for sampling instruction execution information in a processor pipeline |
US5809450A (en) * | 1997-11-26 | 1998-09-15 | Digital Equipment Corporation | Method for estimating statistics of properties of instructions processed by a processor pipeline |
US6549930B1 (en) | 1997-11-26 | 2003-04-15 | Compaq Computer Corporation | Method for scheduling threads in a multithreaded processor |
US6163840A (en) * | 1997-11-26 | 2000-12-19 | Compaq Computer Corporation | Method and apparatus for sampling multiple potentially concurrent instructions in a processor pipeline |
US5964867A (en) * | 1997-11-26 | 1999-10-12 | Digital Equipment Corporation | Method for inserting memory prefetch operations based on measured latencies in a program optimizer |
US6092180A (en) * | 1997-11-26 | 2000-07-18 | Digital Equipment Corporation | Method for measuring latencies by randomly selected sampling of the instructions while the instruction are executed |
US6070009A (en) * | 1997-11-26 | 2000-05-30 | Digital Equipment Corporation | Method for estimating execution rates of program execution paths |
US6230119B1 (en) * | 1998-02-06 | 2001-05-08 | Patrick Michael Mitchell | Integrated circuit with embedded emulator and emulation system for use with such an integrated circuit |
US5968188A (en) * | 1998-03-10 | 1999-10-19 | Grammar Engine | System for providing real-time code coverage |
US6574590B1 (en) * | 1998-03-18 | 2003-06-03 | Lsi Logic Corporation | Microprocessor development systems |
EP0943995A3 (en) * | 1998-03-20 | 2000-12-06 | Texas Instruments Incorporated | Processor having real-time external instruction insertion for debug functions without a debug monitor |
US6687865B1 (en) * | 1998-03-25 | 2004-02-03 | On-Chip Technologies, Inc. | On-chip service processor for test and debug of integrated circuits |
US6185523B1 (en) * | 1998-10-05 | 2001-02-06 | International Business Machines Corporation | Apparatus and method for computer system interrupt emulation |
US6374370B1 (en) | 1998-10-30 | 2002-04-16 | Hewlett-Packard Company | Method and system for flexible control of BIST registers based upon on-chip events |
US6249893B1 (en) * | 1998-10-30 | 2001-06-19 | Advantest Corp. | Method and structure for testing embedded cores based system-on-a-chip |
US6543048B1 (en) * | 1998-11-02 | 2003-04-01 | Texas Instruments Incorporated | Debugger with real-time data exchange |
US6266793B1 (en) | 1999-02-26 | 2001-07-24 | Intel Corporation | JTAG boundary scan cell with enhanced testability feature |
US6233675B1 (en) * | 1999-03-25 | 2001-05-15 | Rise Technology Company | Facility to allow fast execution of and, or, and test instructions |
US6711684B1 (en) | 1999-06-08 | 2004-03-23 | General Instrument Corporation | Variable security code download for an embedded processor |
US6961930B1 (en) | 1999-09-22 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Efficient, transparent and flexible latency sampling |
US6463553B1 (en) | 1999-10-01 | 2002-10-08 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
US6412047B2 (en) | 1999-10-01 | 2002-06-25 | Stmicroelectronics, Inc. | Coherency protocol |
US6542983B1 (en) | 1999-10-01 | 2003-04-01 | Hitachi, Ltd. | Microcomputer/floating point processor interface and method |
US6591369B1 (en) | 1999-10-01 | 2003-07-08 | Stmicroelectronics, Ltd. | System and method for communicating with an integrated circuit |
US6598177B1 (en) | 1999-10-01 | 2003-07-22 | Stmicroelectronics Ltd. | Monitoring error conditions in an integrated circuit |
US6434665B1 (en) | 1999-10-01 | 2002-08-13 | Stmicroelectronics, Inc. | Cache memory store buffer |
JP2001142692A (ja) * | 1999-10-01 | 2001-05-25 | Hitachi Ltd | 2つの異なる固定長命令セットを実行するマイクロプロセッサ、マイクロコンピュータおよび命令実行方法 |
US6567932B2 (en) | 1999-10-01 | 2003-05-20 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6553460B1 (en) | 1999-10-01 | 2003-04-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
US6408381B1 (en) | 1999-10-01 | 2002-06-18 | Hitachi, Ltd. | Mechanism for fast access to control space in a pipeline processor |
US6665816B1 (en) | 1999-10-01 | 2003-12-16 | Stmicroelectronics Limited | Data shift register |
US6859891B2 (en) | 1999-10-01 | 2005-02-22 | Stmicroelectronics Limited | Apparatus and method for shadowing processor information |
US6574651B1 (en) | 1999-10-01 | 2003-06-03 | Hitachi, Ltd. | Method and apparatus for arithmetic operation on vectored data |
US6457118B1 (en) | 1999-10-01 | 2002-09-24 | Hitachi Ltd | Method and system for selecting and using source operands in computer system instructions |
US6684348B1 (en) | 1999-10-01 | 2004-01-27 | Hitachi, Ltd. | Circuit for processing trace information |
US7072817B1 (en) | 1999-10-01 | 2006-07-04 | Stmicroelectronics Ltd. | Method of designing an initiator in an integrated circuit |
US6460174B1 (en) | 1999-10-01 | 2002-10-01 | Stmicroelectronics, Ltd. | Methods and models for use in designing an integrated circuit |
US6779145B1 (en) | 1999-10-01 | 2004-08-17 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US7266728B1 (en) | 1999-10-01 | 2007-09-04 | Stmicroelectronics Ltd. | Circuit for monitoring information on an interconnect |
US6629207B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method for loading instructions or data into a locked way of a cache memory |
US6590907B1 (en) | 1999-10-01 | 2003-07-08 | Stmicroelectronics Ltd. | Integrated circuit with additional ports |
US7000078B1 (en) | 1999-10-01 | 2006-02-14 | Stmicroelectronics Ltd. | System and method for maintaining cache coherency in a shared memory system |
US6601189B1 (en) | 1999-10-01 | 2003-07-29 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6487683B1 (en) | 1999-10-01 | 2002-11-26 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
US6772325B1 (en) * | 1999-10-01 | 2004-08-03 | Hitachi, Ltd. | Processor architecture and operation for exploiting improved branch control instruction |
US6449712B1 (en) | 1999-10-01 | 2002-09-10 | Hitachi, Ltd. | Emulating execution of smaller fixed-length branch/delay slot instructions with a sequence of larger fixed-length instructions |
US6633971B2 (en) | 1999-10-01 | 2003-10-14 | Hitachi, Ltd. | Mechanism for forward data in a processor pipeline using a single pipefile connected to the pipeline |
US7260745B1 (en) | 1999-10-01 | 2007-08-21 | Stmicroelectronics Ltd. | Detection of information on an interconnect |
US6530047B1 (en) | 1999-10-01 | 2003-03-04 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6298394B1 (en) | 1999-10-01 | 2001-10-02 | Stmicroelectronics, Ltd. | System and method for capturing information on an interconnect in an integrated circuit |
US6928073B2 (en) * | 1999-10-01 | 2005-08-09 | Stmicroelectronics Ltd. | Integrated circuit implementing packet transmission |
US7793261B1 (en) | 1999-10-01 | 2010-09-07 | Stmicroelectronics Limited | Interface for transferring debug information |
US6351803B2 (en) | 1999-10-01 | 2002-02-26 | Hitachi Ltd. | Mechanism for power efficient processing in a pipeline processor |
US6701405B1 (en) | 1999-10-01 | 2004-03-02 | Hitachi, Ltd. | DMA handshake protocol |
US6557119B1 (en) | 1999-10-01 | 2003-04-29 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
US6918065B1 (en) | 1999-10-01 | 2005-07-12 | Hitachi, Ltd. | Method for compressing and decompressing trace information |
US6502210B1 (en) | 1999-10-01 | 2002-12-31 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
US6693914B1 (en) | 1999-10-01 | 2004-02-17 | Stmicroelectronics, Inc. | Arbitration mechanism for packet transmission |
US6598128B1 (en) | 1999-10-01 | 2003-07-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
US6615370B1 (en) | 1999-10-01 | 2003-09-02 | Hitachi, Ltd. | Circuit for storing trace information |
US6826191B1 (en) | 1999-10-01 | 2004-11-30 | Stmicroelectronics Ltd. | Packets containing transaction attributes |
US6349371B1 (en) | 1999-10-01 | 2002-02-19 | Stmicroelectronics Ltd. | Circuit for storing information |
US6629115B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method and apparatus for manipulating vectored data |
US6732307B1 (en) | 1999-10-01 | 2004-05-04 | Hitachi, Ltd. | Apparatus and method for storing trace information |
US6546480B1 (en) | 1999-10-01 | 2003-04-08 | Hitachi, Ltd. | Instructions for arithmetic operations on vectored data |
US6820195B1 (en) | 1999-10-01 | 2004-11-16 | Hitachi, Ltd. | Aligning load/store data with big/little endian determined rotation distance control |
US6412043B1 (en) | 1999-10-01 | 2002-06-25 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
US6675374B2 (en) | 1999-10-12 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Insertion of prefetch instructions into computer program code |
US6378092B1 (en) * | 1999-10-15 | 2002-04-23 | Hewlett-Packard Company | Integrated circuit testing |
US6367032B1 (en) * | 1999-10-21 | 2002-04-02 | Sony Corporation Of Japan | Method and system for debugging a microprocessor core |
JP4190114B2 (ja) * | 1999-11-10 | 2008-12-03 | 株式会社ルネサステクノロジ | マイクロコンピュータ |
US6643800B1 (en) * | 2000-02-02 | 2003-11-04 | Hewlett-Packard Development Company, L.P. | Method and apparatus for testing microarchitectural features by using tests written in microcode |
US6377103B1 (en) | 2000-06-28 | 2002-04-23 | Intel Corporation | Symmetric, voltage-controlled CMOS delay cell with closed-loop replica bias |
US6348811B1 (en) | 2000-06-28 | 2002-02-19 | Intel Corporation | Apparatus and methods for testing simultaneous bi-directional I/O circuits |
US6348826B1 (en) | 2000-06-28 | 2002-02-19 | Intel Corporation | Digital variable-delay circuit having voltage-mixing interpolator and methods of testing input/output buffers using same |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US6823282B1 (en) * | 2000-10-26 | 2004-11-23 | Cypress Semiconductor Corporation | Test architecture for microcontroller providing for a serial communication interface |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US7127630B1 (en) | 2000-10-26 | 2006-10-24 | Cypress Semiconductor Corp. | Method for entering circuit test mode |
US6754867B2 (en) | 2000-12-28 | 2004-06-22 | Intel Corporation | Method of determining non-accessible device I/O pin speed using on chip LFSR and MISR as data source and results analyzer respectively |
US7180352B2 (en) * | 2001-06-28 | 2007-02-20 | Intel Corporation | Clock recovery using clock phase interpolator |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US7009416B1 (en) * | 2001-10-29 | 2006-03-07 | Juniper Networks, Inc. | Systems and methods for monitoring integrated circuit internal states |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US6971045B1 (en) * | 2002-05-20 | 2005-11-29 | Cyress Semiconductor Corp. | Reducing tester channels for high pinout integrated circuits |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7305586B2 (en) * | 2003-04-25 | 2007-12-04 | International Business Machines Corporation | Accessing and manipulating microprocessor state |
US7296187B1 (en) * | 2003-07-14 | 2007-11-13 | Zilog, Inc. | Hardware debug device having script-based host interface |
US7457986B2 (en) * | 2003-11-05 | 2008-11-25 | Texas Instruments Incorporated | Apparatus and method for using variable end state delay to optimize JTAG transactions |
US7437623B2 (en) * | 2003-11-05 | 2008-10-14 | Texas Instruments Incorporated | Apparatus and method for performing speculative reads from a scan control unit using FIFO buffer units |
US7434205B1 (en) | 2004-02-19 | 2008-10-07 | Steenhagen Shawn K | Virtual type interpretation, interaction and detection |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7840845B2 (en) * | 2005-02-18 | 2010-11-23 | Intel Corporation | Method and system for setting a breakpoint |
JP4211751B2 (ja) * | 2005-03-25 | 2009-01-21 | セイコーエプソン株式会社 | 集積回路装置 |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US7783866B2 (en) * | 2006-05-05 | 2010-08-24 | International Business Machines Corporation | Method and apparatus for executing instrumentation code using processor instructions |
US8245199B2 (en) * | 2006-05-05 | 2012-08-14 | International Business Machines Corporation | Selectively marking and executing instrumentation code |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US9785508B2 (en) | 2014-09-10 | 2017-10-10 | Nxp Usa, Inc. | Method and apparatus for configuring I/O cells of a signal processing IC device into a safe state |
US9810739B2 (en) * | 2015-10-27 | 2017-11-07 | Andes Technology Corporation | Electronic system, system diagnostic circuit and operation method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208657A (ja) * | 1983-05-13 | 1984-11-27 | Matsushita Electric Ind Co Ltd | 内部テスト機能を有するlsiマイクロプロセツサ |
JPS6168647A (ja) * | 1985-09-20 | 1986-04-09 | Nec Corp | データ処理装置 |
JPS63240639A (ja) * | 1987-03-27 | 1988-10-06 | Nec Corp | マイクロコンピユ−タ |
JPH02105942A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | マイクロコンピュータ |
JPH035835A (ja) * | 1989-06-01 | 1991-01-11 | Mitsubishi Electric Corp | マイクロプロセッサ |
JPH03217988A (ja) * | 1990-01-23 | 1991-09-25 | Matsushita Electric Ind Co Ltd | 1チップマイクロコンピュータ |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3639911A (en) * | 1970-06-10 | 1972-02-01 | Incoterm | Digital processor having automatic conflict-resolving logic |
US3805245A (en) * | 1972-04-11 | 1974-04-16 | Ibm | I/o device attachment for a computer |
US3937938A (en) * | 1974-06-19 | 1976-02-10 | Action Communication Systems, Inc. | Method and apparatus for assisting in debugging of a digital computer program |
US4010448A (en) * | 1974-10-30 | 1977-03-01 | Motorola, Inc. | Interrupt circuitry for microprocessor chip |
US4149244A (en) * | 1976-06-07 | 1979-04-10 | Amdahl Corporation | Data processing system including a program-executing secondary system controlling a program-executing primary system |
US4236204A (en) * | 1978-03-13 | 1980-11-25 | Motorola, Inc. | Instruction set modifier register |
US4200912A (en) * | 1978-07-31 | 1980-04-29 | Motorola, Inc. | Processor interrupt system |
US4422141A (en) * | 1979-07-30 | 1983-12-20 | Bell Telephone Laboratories, Incorporated | Microprocessor architecture for improved chip testability |
JPS5660959A (en) * | 1979-10-23 | 1981-05-26 | Toshiba Corp | Diagnostic system |
IT1126475B (it) * | 1979-12-03 | 1986-05-21 | Honeywell Inf Systems | Apparato di comunicazione tra piu' processori |
US4312066A (en) * | 1979-12-28 | 1982-01-19 | International Business Machines Corporation | Diagnostic/debug machine architecture |
JPS56115525A (en) * | 1980-02-18 | 1981-09-10 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
US4350904A (en) * | 1980-09-22 | 1982-09-21 | Bell Telephone Laboratories, Incorporated | Current source with modified temperature coefficient |
US4399505A (en) * | 1981-02-06 | 1983-08-16 | Data General Corporaton | External microcode operation in a multi-level microprocessor |
US4403287A (en) * | 1981-08-24 | 1983-09-06 | Bell Telephone Laboratories, Incorporated | Microprocessor architecture having internal access means |
US4547849A (en) * | 1981-12-09 | 1985-10-15 | Glenn Louie | Interface between a microprocessor and a coprocessor |
US4455622A (en) * | 1982-03-05 | 1984-06-19 | Burroughs Corporation | Bit-oriented line adapter system |
US4680698A (en) * | 1982-11-26 | 1987-07-14 | Inmos Limited | High density ROM in separate isolation well on single with chip |
US4644494A (en) * | 1984-02-06 | 1987-02-17 | Sundstrand Data Control, Inc. | Solid state memory for aircraft flight data recorder systems |
EP0153764B1 (en) * | 1984-03-02 | 1993-11-03 | Nec Corporation | Information processor having an interruption operating function |
US4719565A (en) * | 1984-11-01 | 1988-01-12 | Advanced Micro Devices, Inc. | Interrupt and trap handling in microprogram sequencer |
US4734882A (en) * | 1985-04-01 | 1988-03-29 | Harris Corp. | Multilevel interrupt handling scheme |
US5027273A (en) * | 1985-04-10 | 1991-06-25 | Microsoft Corporation | Method and operating system for executing programs in a multi-mode microprocessor |
US4674089A (en) * | 1985-04-16 | 1987-06-16 | Intel Corporation | In-circuit emulator |
US4720811A (en) * | 1985-04-26 | 1988-01-19 | Hitachi, Ltd. | Microprocessor capable of stopping its operation at any cycle time |
JPS625446A (ja) * | 1985-07-01 | 1987-01-12 | Hitachi Ltd | マイクロプロセツサの制御方法および装置 |
US4677586A (en) * | 1985-06-04 | 1987-06-30 | Texas Instruments Incorporated | Microcomputer device having test mode substituting external RAM for internal RAM |
US5036453A (en) * | 1985-12-12 | 1991-07-30 | Texas Instruments Incorporated | Master/slave sequencing processor |
US4907150A (en) * | 1986-01-17 | 1990-03-06 | International Business Machines Corporation | Apparatus and method for suspending and resuming software applications on a computer |
US5125088A (en) * | 1986-09-08 | 1992-06-23 | Compaq Computer Corporation | Computer system speed control at continuous processor speed |
JPH06103472B2 (ja) * | 1986-10-29 | 1994-12-14 | 日本電気株式会社 | デバツグ用マイクロプロセツサ |
EP0273070B1 (de) * | 1986-12-30 | 1992-04-29 | International Business Machines Corporation | Einrichtung und Verfahren zur Erweiterung des Befehlssatzes und der Funktionen eines Rechners |
JPS63250702A (ja) * | 1987-04-07 | 1988-10-18 | Hitachi Ltd | シ−ケンスコントロ−ラ |
US5032983A (en) * | 1987-04-10 | 1991-07-16 | Tandem Computers Incorporated | Entry point mapping and skipping method and apparatus |
US5329471A (en) * | 1987-06-02 | 1994-07-12 | Texas Instruments Incorporated | Emulation devices, systems and methods utilizing state machines |
US4896289A (en) * | 1987-07-29 | 1990-01-23 | Xitron, Inc. | Expansion interface board system for connecting several personal computers to an electronic typesetter connected to a host personal computer |
JPH0198313A (ja) * | 1987-10-09 | 1989-04-17 | Nec Corp | 同期化回路 |
US5084814A (en) * | 1987-10-30 | 1992-01-28 | Motorola, Inc. | Data processor with development support features |
US5056015A (en) * | 1988-03-23 | 1991-10-08 | Du Pont Pixel Systems Limited | Architectures for serial or parallel loading of writable control store |
US5263143A (en) * | 1988-07-11 | 1993-11-16 | Star Semiconductor Corporation | Real time probe device for internals of signal processor |
US4945536A (en) * | 1988-09-09 | 1990-07-31 | Northern Telecom Limited | Method and apparatus for testing digital systems |
JPH031231A (ja) * | 1989-02-09 | 1991-01-07 | Nec Corp | マイクロプログラム制御装置 |
US4949360A (en) * | 1989-08-08 | 1990-08-14 | International Business Machines Corporation | Synchronizing circuit |
US5136714A (en) * | 1989-12-04 | 1992-08-04 | International Business Machines Corporation | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system |
US5276824A (en) * | 1990-01-08 | 1994-01-04 | Motorola, Inc. | Data processor having a multi-stage instruction pipe and selection logic responsive to an instruction decoder for selecting one stage of the instruction pipe |
JP2526688B2 (ja) * | 1990-02-22 | 1996-08-21 | 三菱電機株式会社 | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 |
US5228039A (en) * | 1990-05-09 | 1993-07-13 | Applied Microsystems Corporation | Source-level in-circuit software code debugging instrument |
US5265005A (en) * | 1990-08-31 | 1993-11-23 | Allen-Bradley Company, Inc. | Processor for a programmable controller |
US5175853A (en) * | 1990-10-09 | 1992-12-29 | Intel Corporation | Transparent system interrupt |
US5128970A (en) * | 1990-12-20 | 1992-07-07 | Unisys Corporation | Non-return to zero synchronizer |
EP0503117B1 (de) * | 1991-03-13 | 1995-06-28 | Siemens Aktiengesellschaft | Prozessorschaltung |
US5254942A (en) * | 1991-04-25 | 1993-10-19 | Daniel D'Souza | Single chip IC tester architecture |
GB9111179D0 (en) * | 1991-05-23 | 1991-07-17 | Motorola Gmbh | An implementation of the ieee 1149.1 boundary-scan architecture |
US5636363A (en) * | 1991-06-14 | 1997-06-03 | Integrated Device Technology, Inc. | Hardware control structure and method for off-chip monitoring entries of an on-chip cache |
US5274826A (en) * | 1991-08-30 | 1993-12-28 | Intel Corporation | Transparent system interrupts with automated input/output trap restart |
US5291604A (en) * | 1991-08-30 | 1994-03-01 | Intel Corporation | Transparent system interrupts with automated halt state restart |
US5274834A (en) * | 1991-08-30 | 1993-12-28 | Intel Corporation | Transparent system interrupts with integrated extended memory addressing |
US5353424A (en) * | 1991-11-19 | 1994-10-04 | Digital Equipment Corporation | Fast tag compare and bank select in set associative cache |
DE4309532C2 (de) * | 1992-03-25 | 1996-10-31 | Intel Corp | Verfahren zum Sichern einer Systemabbildung eines Computersystems auf einer permanenten Speichereinrichtung sowie ein Computersystem |
-
1992
- 1992-08-28 GB GB9218391A patent/GB2266606B/en not_active Expired - Lifetime
- 1992-11-06 FR FR9213374A patent/FR2690539B1/fr not_active Expired - Fee Related
-
1993
- 1993-01-06 JP JP5015867A patent/JP2824978B2/ja not_active Expired - Fee Related
- 1993-04-26 DE DE4313594A patent/DE4313594C2/de not_active Expired - Lifetime
-
1994
- 1994-10-21 US US08327229 patent/US5479652B1/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208657A (ja) * | 1983-05-13 | 1984-11-27 | Matsushita Electric Ind Co Ltd | 内部テスト機能を有するlsiマイクロプロセツサ |
JPS6168647A (ja) * | 1985-09-20 | 1986-04-09 | Nec Corp | データ処理装置 |
JPS63240639A (ja) * | 1987-03-27 | 1988-10-06 | Nec Corp | マイクロコンピユ−タ |
JPH02105942A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | マイクロコンピュータ |
JPH035835A (ja) * | 1989-06-01 | 1991-01-11 | Mitsubishi Electric Corp | マイクロプロセッサ |
JPH03217988A (ja) * | 1990-01-23 | 1991-09-25 | Matsushita Electric Ind Co Ltd | 1チップマイクロコンピュータ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185731B1 (en) | 1995-04-14 | 2001-02-06 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Real time debugger for a microcomputer |
US9710035B2 (en) | 2015-06-25 | 2017-07-18 | Kyocera Document Solutions, Inc. | IC chip |
Also Published As
Publication number | Publication date |
---|---|
DE4313594C2 (de) | 1998-09-17 |
GB9218391D0 (en) | 1992-10-14 |
US5479652B1 (en) | 2000-05-02 |
GB2266606A (en) | 1993-11-03 |
JP2824978B2 (ja) | 1998-11-18 |
FR2690539B1 (fr) | 1995-10-13 |
GB2266606B (en) | 1996-02-14 |
FR2690539A1 (fr) | 1993-10-29 |
DE4313594A1 (de) | 1993-10-28 |
US5479652A (en) | 1995-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2824978B2 (ja) | コンピュータ回路、マイクロプロセッサ、外部コマンド方法及びマイクロプロセッサを動作させる方法 | |
US6546505B1 (en) | Processor condition sensing circuits, systems and methods | |
US5329471A (en) | Emulation devices, systems and methods utilizing state machines | |
US5805792A (en) | Emulation devices, systems, and methods | |
JP4190114B2 (ja) | マイクロコンピュータ | |
US6085336A (en) | Data processing devices, systems and methods with mode driven stops | |
US5884023A (en) | Method for testing an integrated circuit with user definable trace function | |
US6446221B1 (en) | Debug mechanism for data processing systems | |
US6704895B1 (en) | Integrated circuit with emulation register in JTAG JAP | |
US6522985B1 (en) | Emulation devices, systems and methods utilizing state machines | |
US5841670A (en) | Emulation devices, systems and methods with distributed control of clock domains | |
US5574892A (en) | Use of between-instruction breaks to implement complex in-circuit emulation features | |
US6321329B1 (en) | Executing debug instructions | |
US6539497B2 (en) | IC with selectively applied functional and test clocks | |
US6343358B1 (en) | Executing multiple debug instructions | |
US6311292B1 (en) | Circuit, architecture and method for analyzing the operation of a digital processing system | |
US6925584B2 (en) | Systems and methods for testing processors | |
US5621651A (en) | Emulation devices, systems and methods with distributed control of test interfaces in clock domains | |
US6920416B1 (en) | Electronic systems testing employing embedded serial scan generator | |
US6760866B2 (en) | Process of operating a processor with domains and clocks | |
JPH113245A (ja) | スマートデバッグインターフェース回路 | |
US6691270B2 (en) | Integrated circuit and method of operation of such a circuit employing serial test scan chains | |
US20040193957A1 (en) | Emulation devices, systems and methods utilizing state machines | |
US6041176A (en) | Emulation devices utilizing state machines | |
US20040250150A1 (en) | Devices, systems and methods for mode driven stops notice |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100911 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110911 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |