JPS63224241A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63224241A
JPS63224241A JP62057284A JP5728487A JPS63224241A JP S63224241 A JPS63224241 A JP S63224241A JP 62057284 A JP62057284 A JP 62057284A JP 5728487 A JP5728487 A JP 5728487A JP S63224241 A JPS63224241 A JP S63224241A
Authority
JP
Japan
Prior art keywords
plating
forming
heat treatment
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62057284A
Other languages
English (en)
Other versions
JPH0797587B2 (ja
Inventor
Nobuo Hayashi
林 信雄
Yuko Kubota
祐子 久保田
Osamu Osada
長田 治
Hirotaka Nakano
博隆 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62057284A priority Critical patent/JPH0797587B2/ja
Publication of JPS63224241A publication Critical patent/JPS63224241A/ja
Publication of JPH0797587B2 publication Critical patent/JPH0797587B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は半導体装置の製造方法に係り、特に付着強度を
向上させためっき法による金属バンブの製造方法に関す
る。
(従来の技術) 近年、半導体素子を搭載する各種電子機器の小型化、低
コスト化が要求されており、これに伴いコントロール用
・駆動用半導体素子の高密度化が必要とされている。
このような要求にともない、半導体素子の実装技術とし
ては、小型化、低コスト化の可能な種々のワイヤレスボ
ンディング法が注目されている。
例えばフィルムキャリア実装方式−TAB (Tape
  Autonated Bonding)方式は、半
導体素子の電極上に外部取出し用突起電極、いわゆるバ
ンブを形成しておき、これをテープ上のフィンガーリー
ドに接合する方式である。
従来、このようなTAB方式の半導体装置は例えば次の
ようにして製造されている。
まず、半導体基板の表面にアルミニウム層を形成し、こ
のアルミニウム層に選択的に陽極酸化を施し、アルミニ
ウムからなる電極と酸化アルミニウムからなる絶縁部と
で構成された配線層を形成する。次いで、この配線層の
表面にリンケイ酸ガラスや窒化シリコン等からなる保護
膜を形成し、この保護膜に電極に通じるコンタクトホー
ルを穿設する。次いで、保護膜の表面および電極の露出
表面にクロム等からなる付着金属層を形成し、さらにそ
の上に銅等からなるバリヤメタル層を形成する0次に、
このバリヤメタル層の表面に感光性樹脂層を形成し、こ
の感光性樹脂層に電極に通じるコンタクトホールをフォ
トリソグラフィにより穿設する。そして、このコンタク
トホールよりバリヤメタル層に接続するAu等からなる
金属バンブをめっき法等により形成し、この後残余の感
光性樹脂層を溶解し、次いで金属バンブをマスクとして
付着金属層およびバリヤメタル層の不要な部分を除去し
て完成する。
そして、フィルムキャリア上のリード端子とこの半導体
装置の金属バンブとを一括して熱圧着により接合し、イ
ンナーリードボンディングが完成する。
(発明が解決しようとする問題点) しかしながらこのような従来の方法により製造された半
導体装置は、フィルムキャリアに形成されたリード端子
と金属バンブとのボンディング後のリード引張試験にお
いて、半導体基板と金属バンブとの間で破壊が生じやす
いという問題があった。この破壊は主にアルミニウムか
らなる電極と付着金属層との間における剥離によって生
じており、またバリヤメタル層と金属バンブとの間にお
いても発生している。
このように従来の方法により製造した半導体装置は、半
導体基板と金属バンブとの間の剥離に対する強度が弱く
、これはインナーリードボンディング後の半導体装置の
信頼性を大幅に低下させる原因となっている。
本発明はこのような問題点を解決するためになされたも
ので、フィルムキャリアに形成されているリード端子と
のボンディング後のリード引張り試験において、半導体
基板と金属バンブとの間で剥離を生じることなく、信頼
性を大幅に向上させた半導体装置を製造する方法を提供
することを目的とする。
[発明の構成コ (問題点を解決するための手段) 本発明の半導体装置の製造方法は、(イ)電極の形成さ
れた半導体基板上に保護膜を形成する工程と、(ロ)前
記電極上の保護膜に開口部を穿設する工程と、(ハ)こ
の開口部および前記保護膜上に導電層を形成する工程と
、(ニ)この導電層上に感光性樹脂層を形成する工程と
、(ホ)前記電極上の感光性樹脂層に開口部を穿設する
工程と、(へ)この開口部にめっき法により金属バンブ
を形成する工程と、(ト)残余の前記感光性樹脂層と不
要の前記導電層を除去する工程とを有する半導体装置の
製造方法において、 前記(へ)の工程のめつき法による金属バンブの形成開
始時にストライクめっきを施し、かつ少なくとも前記(
ハ)の導電層を形成する工程の後に、好ましくは前記(
へ)の工程により金属バンブを形成した後に熱処理を施
すことを特徴とじている。
(作 用) 本発明の半導体装置の製造方法において、めっき法によ
り金属パンツを形成する工程の開始時にストライクめっ
きを施すことにより、導電層の最上層、例えばパラジウ
ム等のバリヤメタル層と金属バンプとの付着強度が向上
し、また少なくとも導電層を形成する工程の後に熱処理
を施すことによりアルミニウム等からなる電極と導電層
の最下層、例えばクロムやチタン等からなる付着金属層
との間の付着強度、および導電層間の付着強度が向上し
、よって半導体基板と金属パン1間の特に創離に対する
強度が著しく向上する。
(実施例) 以下、本発明の実施例を図面を参照しながら説明する。
本発明の方法によりTAB実装方式用の半導体装置を製
造した例について説明する。
第1図(A)に示すように、予め表面に図示を省略した
絶縁層が形成されている半導体基板1を使用して、この
半導体基板1の表面に厚さ約1μmのアルミニウム層を
形成し、このアルミニウム層に選択的に陽極酸化を施し
てアルミニウムからなる電極2aと酸化アルミニウムか
らなる絶縁部2bとで構成されている配線層2を形成す
る。
このとき電極2aと絶縁部2bとはほぼ同等の厚さとす
る0次いで、この配線層2の表面にリンケイ酸ガラスや
窒化ケイ素等の保護膜3を例えばCVD法により厚さ約
1μを程度に形成する。
次に同図(B)に示すように、配線層2の電極2a上の
保護膜3に電極2aに通じる開口部を例えばフォトリソ
グラフィにより形成する。
次に同図(C)に示すように、保護膜3の表面および電
極2aの露出表面にクロムやチタン等からなる付着金属
層4を形成し、この付着金属層4の表面に銅、パラジウ
ムまたはニッケルーパラジウム合金等からなるバリヤメ
タルR5を形成する。
この付着金属層4とバリヤメタル7115の形成は、例
えばスパッタ法により真空装置の真空を破ることなく連
続して行なう、なお、付着金属層4およびバリヤメタル
層5は、後述する金バンブ7のめつき法による形成時の
導電層となるものであり、またアルミニウムからなる電
極2aと金バンプ7との接着力強化のためのものであり
、両層の合計の厚さは0.5〜1μlの範囲が好ましい
次に同図(D)に示すように、バリヤメタル層5の表面
に、金属バンブ形成時のめっき用マスクとなる感光性樹
脂層6を形成する。この実施例ではフィルムフォトレジ
ストを使用してバリヤメタルM5の表面に貼り合せた。
なお、この感光性樹脂屑6の厚さは、25〜50μmの
厚さの範囲で所望の金属バンプの厚さと同等またはそれ
以上の厚さにすることが好ましく、これによりめっき時
の面積が一定となり、安定した金属バンプが得られる。
次に、感光性樹脂膜6の電極2aの上方に対応する位置
、すなわち所望の金属バンプのパターンに応じたマスク
を用いて感光性樹脂膜6を露光する。そしてこの露光部
分を溶解除去して開口部を形成し、同図(E)に示す構
造を得る。
次に同図(F)に示すように、この感光性樹脂屑6の開
口部を通じてバリヤメタル層5に接続するようにめっき
法により金バンプ7を感光性樹脂膜6の厚さ以下になる
ようにめっき条件を設定して形成する。このめっき工程
において、めっきの初期電流を通常のめっき電流の2〜
5倍の過電流にして数秒間通電することにより、密着性
のよい均一なごく薄いめっき面を形成する、いわゆるス
トライクめっきを施す。このストライクめっきの条件は
、電流密度を1.0〜2.0^/di’の範囲内でその
後の通常条件のめっき晴の電流密度より2〜5倍程度高
く設定し、その時間はめつき開始後より15秒以内が好
ましい、このストライクめっきの電流密度が1.0 へ
/dTD2未満であるとこのストライクめっきによる密
着性向上の効果があまり得られず、2.OA/dm”を
超えるとめつき焼けの原因となったり、得られる金バン
プ7の形状が、例えば周辺部が中央部より盛上ってしま
うような異常な形状になりやすい。また、ストライクめ
つきの時間が15秒を超えても同様に金バンプの形状異
常を生じやすい、そして、このストライクめっきを上記
条件内で施した後、引続き電流密度0.3〜1.〇へ/
dTI12の範囲で所望の厚さまでめっきを行ない金バ
ンブ7を完成させる。
次に、残余の感光性樹脂膜6を溶剤により除去した後、
金バンブ7をマスクとして付着金RW!J4とバリヤメ
タル層5の不要な部分を、エツチングにより除去して同
図(G)に示すような構造を得る。
この後、この金バンブ7の形成された半導体装置に熱処
理を施し、アルミニウムからなる電極2aとクロムやチ
タン等からなる付着金属層4との付着強度を向上させて
半導体装置を完成させる。
この熱処理の条件としては、不活性ガス雰囲気中、例え
ばフォーミングガス中において350℃〜500°Cの
温度の範囲で、15〜45分間程度行なうことが好まし
い、熱処理の温度が350℃未満であると熱処理の効果
が十分に得られず、500℃を超えると半導体基板上の
他の配線回路やアルミニウムからなる電極に悪影響をお
よぼす恐れがある。
このようにして得た半導体装置の金バンプの剥離強度テ
ストを行なったところ、その結果は第1表に示す通りで
あった。なお、表中の比較例は本発明との比較のために
掲げたもので、比較例1はストライクめっきおよび熱処
理を両方とも施さないで金バンプを形成したものであり
、比較例2はストライクめっきのみ施したものである。
第  1  表 なお、表中の剥離強度は、各々 100個ずつ試験を行
ないその平均値で示した。
第1表からも明らかなように、この実施例により形成し
た半導体装置の金バンプは、比較例1の従来法により形
成した金バンプに比べて、約1.9〜2.6倍もの強度
を有しており、またストライクめっきのみ施した比較例
2の金バンブでも比較例1に比べて約1.4倍の強度を
有していた。
また、第2図はこの実施例の金バンブの硬度と熱処理温
度の関係を示したグラフであるが、同図からも明らかな
ように、本発明における熱処理は、金バンブの硬度をさ
げる効果も有している。このように金バンブの硬度がさ
がることによって、金バンプのインナーリードボンディ
ングの際の加圧力を従来の20〜30%減で十分ボンデ
ィングでき、これにより保護膜や半導体基板上に形成す
る絶縁層、例えばSiO2層に発生ずるクラックも著し
く減少した。
そして、このようにして得た半導体装置を個々に切断し
た後、フィルムキャリアに形成されているリード端子と
熱圧着により接合し、インナーリードボンディングを完
成させた後、リード引張試験を行なったところ、すべて
リード破断であり、半導体基板と金バンプ間での剥離は
生ぜず、きわめて信頼性に優れた半導体装置が得られた
すなわちこの実施例によれば、金属バンプのめっきによ
る形成開始時にストライクめっきを施すことによって、
バリヤメタル層と金属バンプとの間の付着力が向上し、
かつ金属バンプ形成後に熱処理を施すことによって、ア
ルミニウムの電極と付着金!!c層との間の付着力が向
上する。また、付着金属層とバリヤメタル層との間は、
真空装置内で連続的に形成しているので十分な強度を有
しており、これらにより半導体基板と金属パン1間の剥
離に対する強度が著しく向上した半導体装置が得られる
。また、金属バンブの形成後に熱処理を施すことにより
、金属バンブの硬度がさがり、ボンディング性にも優れ
たものが得られる。
なお、この実施例では熱処理を金属バンプ形成後に行な
ったが、電極と付着金属層との間の付着力強化という目
的だけであれば、金属バンブ形成前で導電層を形成した
後に行なっても十分にその効果が得られる。
[発明の効果] 以上説明したように本発明の半導体装置の製造方法によ
れば、金属バンプ形成のためのめっき工程の開始時にス
トライクめっきを施し、かつ少なくとも導T、層を形成
する工程の後に熱処理を施すことによって、半導体基板
と金属パン1間の剥離に対する強度が著しく向上し、こ
れによりインナーリードボンディング後において信顆性
に優れたものが得られる。
【図面の簡単な説明】
第1図は本発明の一実施例の工程を示す図、第2図は本
発明の実施例における熱処理温度と金バンプの硬度との
関係を示すグラフである。 1・・・・・・・・・半導体基板 2・・・・・・・・・配線層 2a・・・・・・電極 3・・・・・・・・・保護膜層 4・・・・・・・・・付着金属層 5・・・・・・・・・バリヤメタル層 6・・・・・・・・・感光性樹脂層 7・・・・・・・・・金バンプ ’n、 =b 100p −・−:熱処理υ屯 一一一。−一一一瞥%jFL’JL 第20

Claims (5)

    【特許請求の範囲】
  1. (1)(イ)電極の形成された半導体基板上に保護膜を
    形成する工程と、(ロ)前記電極上の保護膜に開口部を
    穿設する工程と、(ハ)この開口部および前記保護膜上
    に導電層を形成する工程と、(ニ)この導電層上に感光
    性樹脂層を形成する工程と、(ホ)前記電極上の感光性
    樹脂層に開口部を穿設する工程と、(ヘ)この開口部に
    めつき法により金属バンプを形成する工程と、(ト)残
    余の前記感光性樹脂層と不要の前記導電層を除去する工
    程とを有する半導体装置の製造方法において、前記(ヘ
    )の工程のめつき法による金属バンプの形成開始時にス
    トライクめっきを施し、かつ少なくとも前記(ハ)の導
    電層を形成する工程の後に熱処理を施すことを特徴とす
    る半導体装置の製造方法。
  2. (2)前記熱処理を前記(ヘ)の工程により金属バンプ
    を形成した後に施すことを特徴とする特許請求の範囲第
    1項記載の半導体装置の製造方法。
  3. (3)前記ストライクめっきの時間は、めっき開始後1
    5秒以内であることを特徴とする特許請求の範囲第1項
    または第2項記載の半導体装置の製造方法。
  4. (4)前記ストライクめっき時の電流密度が1.0〜2
    .0A/dm^2の範囲であり、かつ前記ストライクめ
    っき後のめっき時の電流密度が0.3〜1.0A/dm
    ^2であることを特徴とする特許請求の範囲第1項ない
    し第3項のいずれか1項記載の半導体装置の製造方法。
  5. (5)前記熱処理は、不活性ガス雰囲気中において35
    0℃〜500℃の範囲の温度により施すことを特徴とす
    る特許請求の範囲第1項ないし第4項のいずれか1項記
    載の半導体装置の製造方法。
JP62057284A 1987-03-12 1987-03-12 半導体装置の製造方法 Expired - Fee Related JPH0797587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62057284A JPH0797587B2 (ja) 1987-03-12 1987-03-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62057284A JPH0797587B2 (ja) 1987-03-12 1987-03-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63224241A true JPS63224241A (ja) 1988-09-19
JPH0797587B2 JPH0797587B2 (ja) 1995-10-18

Family

ID=13051240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62057284A Expired - Fee Related JPH0797587B2 (ja) 1987-03-12 1987-03-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0797587B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263994A (ja) * 1989-04-05 1990-10-26 Casio Comput Co Ltd ウエハへのメッキ方法
US5227812A (en) * 1990-02-26 1993-07-13 Canon Kabushiki Kaisha Liquid jet recording head with bump connector wiring
JP2009111043A (ja) * 2007-10-29 2009-05-21 Sony Chemical & Information Device Corp 電気的接続体及びその製造方法
JP2014030980A (ja) * 2012-08-06 2014-02-20 Canon Inc 液体吐出ヘッド及びその製造方法
CN105280508A (zh) * 2014-07-25 2016-01-27 颀邦科技股份有限公司 具有凸块结构的基板及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263994A (ja) * 1989-04-05 1990-10-26 Casio Comput Co Ltd ウエハへのメッキ方法
US5227812A (en) * 1990-02-26 1993-07-13 Canon Kabushiki Kaisha Liquid jet recording head with bump connector wiring
US5576748A (en) * 1990-02-26 1996-11-19 Canon Kabushiki Kaisha Recording head with through-hole wiring connection which is disposed within the liquid chamber
JP2009111043A (ja) * 2007-10-29 2009-05-21 Sony Chemical & Information Device Corp 電気的接続体及びその製造方法
JP2014030980A (ja) * 2012-08-06 2014-02-20 Canon Inc 液体吐出ヘッド及びその製造方法
CN105280508A (zh) * 2014-07-25 2016-01-27 颀邦科技股份有限公司 具有凸块结构的基板及其制造方法
JP2016032090A (ja) * 2014-07-25 2016-03-07 ▲き▼邦科技股▲分▼有限公司 基板及びその製造方法
CN105280508B (zh) * 2014-07-25 2018-11-16 颀邦科技股份有限公司 具有凸块结构的基板及其制造方法

Also Published As

Publication number Publication date
JPH0797587B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
US3952404A (en) Beam lead formation method
US3663184A (en) Solder bump metallization system using a titanium-nickel barrier layer
USRE46147E1 (en) Semiconductor device and method of fabricating the same
JP2001093928A (ja) 半導体装置及びその製造方法
JPH05136313A (ja) セラミツク基板上の保護被覆
US7217656B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
JPS63224241A (ja) 半導体装置の製造方法
JPH11145174A (ja) 半導体装置およびその製造方法
JP3446021B2 (ja) 半導体装置のバンプ電極構造およびその形成方法
JP2003124246A (ja) 半導体装置及びその製造方法
JP3362573B2 (ja) バリアメタルの形成方法
JP3544340B2 (ja) 半導体装置の製造方法
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
US6995082B2 (en) Bonding pad of a semiconductor device and formation method thereof
JPH1174298A (ja) はんだバンプの形成方法
JPH08124925A (ja) 半導体装置
JPH03268385A (ja) はんだバンプとその製造方法
JP2600669B2 (ja) 転写バンプ用金属突起
JPH0821763B2 (ja) 電子回路部品
JPH09186190A (ja) 突起電極の構造およびその形成方法
JPH0745664A (ja) 半導体装置の実装方法
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
JPH07130790A (ja) 半導体装置の電極構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees