JPH08124925A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08124925A JPH08124925A JP6253949A JP25394994A JPH08124925A JP H08124925 A JPH08124925 A JP H08124925A JP 6253949 A JP6253949 A JP 6253949A JP 25394994 A JP25394994 A JP 25394994A JP H08124925 A JPH08124925 A JP H08124925A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bump
- barrier metal
- metal
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
においてCu膜とバリアメタルとの密着性に優れた半導
体装置を提供することにある。 【構成】シリコン基板1には機能素子としてのトランジ
スタが形成され、トランジスタと外部基板11とのコン
タクトをとるためのバンプ電極8が設けられている。シ
リコン基板1の表面には金属膜3が形成され、金属膜3
の上に絶縁膜4が形成され、コンタクトホール4aによ
り金属膜3の一部が露出している。コンタクトホール4
a内での金属膜3の上にはバリアメタル5が形成され、
バリアメタル5上にはチタンよりなる接着層6が形成さ
れ、その上にバンプ成長用Cu膜7が形成されている。
バンプ成長用Cu膜7の上にCuよりなるバンプ電極8
が形成されている。
Description
詳しくは、異なる材料からなる導電性材料を電気的に接
続するための技術に関するものである。
ュータなどの電子機器の高集積化・高密度実装化が望ま
れている。その中ではんだバンプ突起電極を用いたフリ
ップチップ実装方法においては高性能で高密度実装化が
着目されている。フリップチップ実装技術は、半導体素
子の取り出し部分に半球状の電極(バンプ電極)を形成
して、外部の基板にそのバンプ電極と対応するパターン
を設けておき、はんだ付けするものである。このバンプ
電極は半導体チップが微細化していくと必然的にバンプ
電極も小型化することになり、例えば、特開平4−21
7323号公報で示されるように、電極の取り出し部分
にバリアメタルとしてチタン(Ti)をスパッタ法など
で形成した後にバンプ電極材を蒸着法もしくはメッキ法
などで形成したものが知られている。しかし、この場
合、後工程での、水素と窒素の混合ガス中での熱処理の
際にTiが水素脆化を起こし強度劣化が生じるという問
題がある。そこで、バリアメタルとして窒化チタン(T
iN)を利用することが考えられている。
・高密度実装化のために、配線の微細化が着目されてお
り、配線材料として低抵抗でありマイグレーション耐性
に優れているCu配線が着目されている(例えば、19
94年第55回応用物理学会予稿集、617頁、19a
−ZD−9、TiWN/Cu/TiWN積層配線のエレ
クトロマイグレーション耐性、森ら)。
プ実装技術においてバリアメタルとしてTiNを用いる
と、Cu膜との安定した密着性が得られない。つまり、
TiNとCu膜とは密着性が低く、この接触部分での強
度劣化が生じる。これは、高集積化によるバンプ数の増
加に対し、バンプ電極の根元部の径を微細化することが
困難となり、チップ内のバンプ電極の占有面積が大きく
なりコストアップを招いてしまう。
を用いた場合には、バリアメタルとの密着性が悪く剥離
するという問題がある(例えば、1994年第55回応
用物理学会予稿集、725頁、21p−ZD−5、Cu
−バリアメタル密着性の接触角による評価、古谷ら)。
プのバンプ電極部やLSI配線部においてCu膜とバリ
アメタルとの密着性に優れた半導体装置を提供すること
にある。
は、電極材料または配線材料であるCu膜と、バリアメ
タルとの間に、チタンよりなる接着層を配置した半導体
装置をその要旨とする。
の発明における前記バリアメタルの材料は、TiN、
W、TiW、W−N、、TiW−Nのいずれか1つであ
る半導体装置をその要旨とする。
の発明における前記接着層の膜厚は、2nm以上で10
0nm以下である半導体装置をその要旨とする。請求項
4に記載の発明は、フリップチップに形成した機能素子
と基板とのコンタクトをとるためのバンプ電極を有する
半導体装置において、フリップチップ表面に形成された
金属膜と、前記金属膜の上に形成され、当該金属膜の一
部を露出するコンタクトホールを有する絶縁膜と、前記
コンタクトホール内での金属膜の上に形成されたバリア
メタルと、前記バリアメタル上に形成されたチタンより
なる接着層と、前記接着層の上に形成されたバンプ成長
用Cu膜と、前記バンプ成長用Cu膜の上に形成された
金属製のバンプ電極とを備えた半導体装置をその要旨と
する。
の発明における前記バンプ電極の根元部の径が30μm
以上である半導体装置をその要旨とする。
アメタルとの間にチタンよりなる接着層が配置される。
このチタンはCu膜とバリアメタルとも密着性が高く、
剥離や強度劣化を起こしにくい。
に記載の発明の作用に加え、特定の安定したバリアメタ
ル材料を利用して安定した密着性が確保される。請求項
3に記載の発明によれば、請求項2に記載の発明の作用
に加え、接着層の膜厚が、2nm以上で100nm以下
となる。その結果、安定した密着性が確保される。
長用Cu膜とバリアメタルとの間にチタンよりなる接着
層が配置される。このチタンはバンプ成長用Cu膜とバ
リアメタルとも密着性が高く、剥離や強度劣化を起こし
にくい。
に記載の発明の作用に加え、バンプ電極の根元部の径が
30μm以上となり、安定した密着性が確保される。
極構造に具体化した一実施例を図面に従って説明する。
10のバンプ突起電極部の断面構造を示している。本フ
リップチップ10においてはシリコン基板1(ウェハ)
にCuよりなるバンプ電極8が設けられている。
してのトランジスタ(図示略)が形成されている。この
トランジスタと外部の基板11とのコンタクトをとるた
めにバンプ電極8が用いられる。つまり、バンプ電極8
を基板11のパターン11aにはんだ付けで接合するこ
とによりトランジスタが電気的に接続される。
いく。シリコン基板1の上面(表面)は酸化膜2にて覆
われている。この酸化膜2の一部に開口部2aが形成さ
れ、開口部2aにてシリコン基板1の一部が露出してい
る。開口部2a内を含む酸化膜2の上には、所定のパタ
ーンの金属膜3が配置されている。金属膜3は、珪素な
らびに銅を含むアルミからなり、膜厚が0.5〜1.5
μmとなっている。
の絶縁膜4には1〜2μmの膜厚の窒化シリコン等が用
いられている。絶縁膜4の一部には方形または円形のコ
ンタクトホール(開口部)4aが形成され、コンタクト
ホール4aにより金属膜3の一部が露出している。
ボロンシリケートガラス膜(パッシベーション膜)を用
いてもよい。コンタクトホール4a内を含む絶縁膜4の
上には、所定のパターンのバリアメタル5と接着層6と
バンプ成長用Cu膜(バンプ下地金属)7とからなる薄
膜の積層体が形成されている。バリアメタル5は金属膜
3と導電接触しており、このバリアメタル5はTiN
(窒化チタン)よりなり、金属膜3の材料であるアルミ
に対するバリア効果を有する。又、接着層6はTi(チ
タン)よりなり、Tiはバリアメタル5とCu膜との密
着性がよい。このようにTiよりなる接着層6を介して
バリアメタル5とバンプ成長用Cu膜7とが接合されて
いるので、バリアメタル5とバンプ成長用Cu膜7との
密着性が高いものとなっている。
極用金属であるCuとなじみがよい。薄膜積層体を構成
する各膜の膜厚は、バリアメタル5が0.05〜0.6
μm、接着層6が2〜100nm、バンプ成長用Cu膜
7が0.2〜1.5μm程度である。
なるバンプ電極8が電解めっき法にて形成されている。
バンプ電極8は、半球状部8aと、半球状部8aの根元
の円柱状の根元部8bとからなり、根元部8bの端面が
バンプ成長用Cu膜7と接している。バンプ電極8の根
元部8bの径(外径)dは30〜250μmとなってい
る。
説明する。図2には、バンプ電極を作り込む前のシリコ
ン基板1(ウェハ)の状態を示す。シリコン基板1の表
面に酸化膜2を形成するとともに、酸化膜2に開口部2
aを形成する。そして、開口部2a内を含む酸化膜2の
上に、0.5〜1.5μmの膜厚の金属膜(アルミ膜)
3を形成し、所定の形状にパターニングする。さらに、
金属膜3の上を含む酸化膜2の上に絶縁膜4(1〜2μ
mの膜厚の窒化シリコン等)を形成する。さらに、絶縁
膜4の一部に方形または円形等のコンタクトホール(開
口部)4aをパターニングし、金属膜3の一部を露出す
る。
程では絶縁膜4のコンタクトホール4a内を含む絶縁膜
4の上に、膜厚が0.05〜0.6μmのバリアメタル
(TiN膜)5と、膜厚が2〜100nmの接着層(T
i膜)6と、膜厚が0.2〜1.5μm程度のバンプ成
長用Cu膜7(バンプ下地金属)とをスパッタ法により
全面に被着する。
プ電極の成長工程においては、まずフォトレジスト膜9
を全面にコーティングし、フォトプロセスによってめっ
き用の窓9aを明け、フォトレジスト膜9をマスクと
し、かつバンプ成長用Cu膜7をめっき電極としてバン
プ電極8となるCu膜を電解めっき法によって例えば3
〜50μmの厚みに成長させる。この電解めっきにより
半球状部8aと円柱状の根元部8bとからなるバンプ電
極8が形成される。
Cu膜7、接着層6およびバリアメタル5の除去工程に
おいては、フォトレジスト膜9を取り除き、バンプ電極
8をマスクとしてバンプ成長用Cu膜7、接着層6およ
びバリアメタル5をエッチングする。
に、窒素をパージガスとし、水素ガスをフォーミングガ
スとした混合ガス中にて350〜450℃、5〜60分
の熱処理を行う。この窒素と水素の混合ガスでの熱処理
は、チップをパッケージなどに組付けるアッセンブリー
はんだ組付工程においてもなされる場合がある。
いて、接着層(Ti膜)6は薄く、かつ、バリアメタル
5上に配置されていることにより、Tiが水素脆化する
ことはない。
形成することによる密着性向上効果を確認するために各
種の実験を行った。その結果を、図5,6,7に示す。
図5には、バリアメタルとしてTiNを用い直接バリア
メタルとCu膜とを接合した場合と、バリアメタルとし
てTiNを用い接着層(Ti膜)6を介してバリアメタ
ルとCu膜とを接合した場合の引張強度の測定結果を示
す。尚、このときの測定条件としては、バンプ電極8の
根元部8bの径d=160μmとし、接着層6の膜厚を
10nmとしている。又、窒素と水素の混合ガスでの熱
処理の前後でも引張強度を測定している。
しては、実際の使用にあたり必要とされる30gf/バ
ンプとした。この図5から、バリアメタルとしてTiN
を用い直接バリアメタルとCu膜とを接合した場合に比
べ、バリアメタルとしてTiNを用い接着層(Ti膜)
6を介してバリアメタルとCu膜とを接合した場合の方
が、引張強度分布が狭く、かつ、引張強度の分布の平均
値(図5で黒丸、白丸で示す)が高い値となっている。
このように接着層(Ti膜)6を介在することにより、
引張強度分布が狭くなり製品バラツキが少なくなるとと
もに、引張強度分布の中心値が高い値となりバリアメタ
ルとCu膜の密着性が向上していることが分かる。
バリアメタルとCu膜とを接合した場合においては、引
張強度を下限値である30gf/バンプ以上とすること
はできないが(より正確には、引張強度分布での各値を
30gf/バンプ以上とすることはできないが)、接着
層(Ti膜)8を介在させた場合においては、引張強度
を下限値の30gf/バンプ以上にできる。
直接バリアメタルとCu膜とを接合した場合と、バリア
メタルとしてTiNを用い接着層(Ti膜)6を介して
バリアメタルとCu膜とを接合した場合におけるバンプ
根元部の径dを変えた際の引張強度の測定結果を示す。
尚、このときの測定条件としては、接着層6の膜厚を1
0nmとしている。
を用い直接バリアメタルとCu膜とを接合した場合に比
べ、バリアメタルとしてTiNを用い接着層(Ti膜)
6を介してバリアメタルとCu膜とを接合した場合の方
が、いずれのバンプ根元部の径dにおいても、引張強度
分布が狭く、かつ、引張強度の分布の平均値(図6で黒
丸、白丸で示す)が高い値となっている。このように接
着層(Ti膜)6を介在することにより、引張強度分布
が狭くなり製品バラツキが少なくなるとともに、引張強
度分布の中心値が高い値となりバリアメタルとCu膜の
密着性が向上していることが分かる。
バリアメタルとCu膜とを接合した場合においては、い
ずれのd値に対しても引張強度を下限値である30gf
/バンプ以上とすることはできないが(より正確には、
引張強度分布での各値を30gf/バンプ以上とするこ
とはできないが)、接着層(Ti膜)6を介在させた場
合においては、バンプ根元部の径dを30μm以上とす
れば引張強度を下限値の30gf/バンプ以上にでき
る。換言すれば、バンプ根元部の径dを30μmにすれ
ば、必要とされる引張強度を確保しつつコストダウンの
ために最もバンプ電極の微細化を図ることができる。
た場合における引張強度の測定結果を示す。尚、このと
きの測定条件としては、バリアメタルとしてTiNを使
用している。
f/バンプ以上とするためには、接着層6の膜厚を2n
m〜100nmとすればよいことが分かる。より正確に
は、接着層6の膜厚を2nm〜100nmとすれば、引
張強度分布での各値を30gf/バンプ以上とすること
ができる。これは、接着層(Ti膜)6の膜厚は薄過ぎ
るとその接着効果が薄れ、厚過ぎると脆化が発生するた
めである。
Cu膜7と、バリアメタル5との間に、チタンよりなる
接着層6を配置した。つまり、コンタクトホール4a内
での金属膜3の上に形成されたバリアメタル5に対し、
チタンよりなる接着層6を介してバンプ成長用Cu膜7
を配置した。このチタンはCu膜7とバリアメタル5と
も密着性が高く、剥離や強度劣化を起こしにくく、安定
したバンプ電極構造を確保することができ、微細化に優
れたものにできる。
た。よって、特定の安定したバリアメタル材料を利用し
て安定した密着性を確保することができる。さらに、接
着層6の膜厚は、2nm以上で100nm以下とした。
よって、図7に示したように引張強度を下限値の30g
f/バンプ以上にでき、安定した密着性を確保すること
ができる。
dを30μm以上としたので、図6に示したように引張
強度を下限値の30gf/バンプ以上にでき、安定した
密着性を確保することができる。換言すれば、バンプ電
極8の根元部8bの径dを30μm以上で、かつ、30
μmに近い値にすることによりバンプ電極8を縮小化で
き高集積化を図ることができる。
も、LSIにおいて配線材料としてCu配線を用い、配
線の微細化を図る場合に具体化してもよい。つまり、図
1を用いてその構造を簡単に説明すると、図1において
符号5に示す部材を電極とし、符号7に示す部材をCu
配線とし、符号6に示す部材をチタンよりなる接着層と
した構造に具体化してもよい。ここで、LSI配線にお
いてAl合金/Ti/TiN/Ti構造にすると、Al
合金とTiN間のTiはAl合金配線と容易に金属間化
合物を作り利用が困難であるが、これに対しCuとTi
は通常のプロセスで行われる熱処理(400〜500
℃)では数nmの金属間化合物を形成するのみでCu膜
特性に悪影響を及ぼさない。
も、W、TiW、W−N、TiW−Nのいずれか1つを
用いてもよい。この場合にも、TiNを使用した場合と
同様な特性が得られ、特定の安定したバリアメタル材料
を利用して安定した密着性を確保することができる。つ
まり、W、TiW、W−N、もしくはTiW−Nを用い
ても、図5,6,7に示した特性に近似した特性が得ら
れることを本発明者らは確認している。
用いた場合において、バリアメタルの成膜前にTi層を
成膜してもよい。この場合には、Al膜3との導通性を
良好にする効果がある。
明によれば、Cu膜とバリアメタルとの密着性に優れた
ものにできる。
項1に記載の発明の効果に加え、安定したバンプ電極構
造や配線構造を確保することができる。請求項4に記載
の発明によれば、請求項1に記載の発明の効果に加え、
安定したバンプ電極構造を確保することができる。
に記載の発明の効果に加え、安定した密着性を確保する
ことができる。
を示す図。
す図。
…バリアメタル、6…接着層、7…バンプ成長用Cu
膜、8…バンプ電極、8b…根元部、10…フリップチ
ップ、11…基板
Claims (5)
- 【請求項1】 電極材料または配線材料であるCu膜
と、バリアメタルとの間に、チタンよりなる接着層を配
置したことを特徴とする半導体装置。 - 【請求項2】 前記バリアメタルの材料は、TiN、
W、TiW、W−N、、TiW−Nのいずれか1つであ
る請求項1に記載の半導体装置。 - 【請求項3】 前記接着層の膜厚は、2nm以上で10
0nm以下である請求項2に記載の半導体装置。 - 【請求項4】 フリップチップに形成した機能素子と基
板とのコンタクトをとるためのバンプ電極を有する半導
体装置において、 フリップチップ表面に形成された金属膜と、 前記金属膜の上に形成され、当該金属膜の一部を露出す
るコンタクトホールを有する絶縁膜と、 前記コンタクトホール内での金属膜の上に形成されたバ
リアメタルと、 前記バリアメタル上に形成されたチタンよりなる接着層
と、 前記接着層の上に形成されたバンプ成長用Cu膜と、 前記バンプ成長用Cu膜の上に形成された金属製のバン
プ電極とを備えたことを特徴とする半導体装置。 - 【請求項5】 前記バンプ電極の根元部の径が30μm
以上である請求項4に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6253949A JP2725611B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
US08/544,637 US5656858A (en) | 1994-10-19 | 1995-10-18 | Semiconductor device with bump structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6253949A JP2725611B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08124925A true JPH08124925A (ja) | 1996-05-17 |
JP2725611B2 JP2725611B2 (ja) | 1998-03-11 |
Family
ID=17258226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6253949A Expired - Lifetime JP2725611B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2725611B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909191B2 (en) | 2000-03-27 | 2005-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2008502156A (ja) * | 2004-06-03 | 2008-01-24 | インターナショナル レクティファイアー コーポレイション | 接触抵抗が低減された半導体デバイス |
US8390131B2 (en) | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
JP2013243408A (ja) * | 2007-06-12 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び配線 |
-
1994
- 1994-10-19 JP JP6253949A patent/JP2725611B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909191B2 (en) | 2000-03-27 | 2005-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2008502156A (ja) * | 2004-06-03 | 2008-01-24 | インターナショナル レクティファイアー コーポレイション | 接触抵抗が低減された半導体デバイス |
US8390131B2 (en) | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
JP2013243408A (ja) * | 2007-06-12 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び配線 |
US9935363B2 (en) | 2007-06-12 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2725611B2 (ja) | 1998-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5656858A (en) | Semiconductor device with bump structure | |
US6809020B2 (en) | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device | |
USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
US7473582B2 (en) | Method for fabricating semiconductor component with thinned substrate having pin contacts | |
US7264995B2 (en) | Method for manufacturing wafer level chip scale package using redistribution substrate | |
US3952404A (en) | Beam lead formation method | |
US20070048999A1 (en) | Method for fabricating semiconductor component having conductors and bonding pads with wire bondable surfaces and selected thickness | |
TWI296832B (en) | Bump structures and methods for forming solder bumps | |
JPH0145976B2 (ja) | ||
US7508082B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2003273155A (ja) | 半導体装置及びその製造方法 | |
JP2725611B2 (ja) | 半導体装置 | |
JP2003124246A (ja) | 半導体装置及びその製造方法 | |
JP2730492B2 (ja) | 半導体装置 | |
JP3544340B2 (ja) | 半導体装置の製造方法 | |
US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH1174298A (ja) | はんだバンプの形成方法 | |
JPH01132139A (ja) | 半導体装置のバンプ電極の形成方法 | |
JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
JP3726529B2 (ja) | 半導体装置 | |
JPH07183305A (ja) | バンプ電極形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971104 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term |