JPS63222418A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63222418A
JPS63222418A JP5516387A JP5516387A JPS63222418A JP S63222418 A JPS63222418 A JP S63222418A JP 5516387 A JP5516387 A JP 5516387A JP 5516387 A JP5516387 A JP 5516387A JP S63222418 A JPS63222418 A JP S63222418A
Authority
JP
Japan
Prior art keywords
quantum well
single quantum
holes
strain
well structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5516387A
Other languages
English (en)
Inventor
Kazuyuki Hirose
和之 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5516387A priority Critical patent/JPS63222418A/ja
Publication of JPS63222418A publication Critical patent/JPS63222418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体の正孔移動度を増大させる単一量子井
戸構造を用いた半導体装置に関するものである。
〔従来の技術〕
半導体の正孔キャリアを利用した半導体装置の性能は、
正孔移動度によって制限されている。またその正孔移動
度は、半導体バルクの価電子帯構造によって一意的に決
定される値を有している。
このため、従来、例えば、GaAsにおいては、シート
正孔濃度5.3X10”cm−”で室温移動度は、17
0cm”/V −s程度しか得られず、これを利用した
電界効果トランジスタでは、真性相互コンダクタンスが
24m5/n+n+程度と小さな値しか得られなかった
〔ジャパニーズ・ジャーナル・オプ・アプライド・フィ
ジクス(Jpn、J、Appl、Phys、)第23巻
1984年、第L868ページ〕。
〔発明が解決しようとする問題点〕
正孔キャリアを利用した半導体装置の特性を制限する半
導体の正孔移動度は、正孔の有効質量が電子のものと較
べて一般に2〜30倍も大きいために、電子移動度と較
べて小さかった。
特に、混晶半導体においては合金散乱機構によって正孔
移動度は大幅に低減されていた。このことは、例えば、
電子移動度がGaAsの電子移動度の1.5倍程の大き
な値を有するG a O04? I no、5zAs混
晶にとって大きなハンディとなっていた。
本発明の目的は、半導体の正孔移動度を増大させる単一
量子井戸構造を用いた半導体装置を提供することにある
〔問題点を解決するための手段〕
本発明の半導体装置は、二種の半導体からなる単一量子
井戸構造であって、単一量子井戸内での正孔帯間相互作
用を、歪を印加する、あるいは量子井戸幅を狭くするこ
とにより減少させた単一量子井戸構造を有している。
〔作用〕
本発明者は、半導体バルク特有の価電子帯構造を何らか
の方法で変化させれば、正孔移動度の値を増大させうる
ちのと考えた。そこで、面方位(100)高抵抗GaP
基板上にG a A S XP (+−XlとGaAs
から成る単一量子井戸構造を成長させ、GaAsに印加
される歪をG a A S XP (+−X)の組成を
変化させることによって変化させて正孔移動度の変化を
詳細に調べた。なお、成長した単一量子井戸構造はG 
a A S XP (1−X) l’ G a A s
の層圧が200人であり、GaAsPNにのみBeをド
ーピングする選択ドーピング構造であり、スペーサ厚は
30人である。
第1図はその結果をまとめたグラフである。横軸はGa
Asに印加する歪の大きさくε)、縦軸はホール測定に
よる正孔移動度(μ、)である。
第1図において、εが負の場合(圧縮歪)、歪の値を絶
対値を大きくしていくと正孔移動度が急激に増大してい
くことが見いだされた。特に、ε=1%では、バルクの
値と較べて室温で4倍、77にで10倍という大きな値
が得られることが判明した。
さらに、本発明者は、この原因が歪を印加することによ
るG’a A S xP (1−X)/ G a A 
s ヘテロ界面の重い正孔に対する価電子帯不連続量の
増大に帰することを見いだした。第2図に、価電子帯不
連続量と印加される歪との関係を表すバンド図を示す。
第2図(a)は歪が無い場合、第2図(b)は歪が有る
場合であり、1はGaAsを、2はGa A S XP
 +1−X)を、3は伝導帯下端を、4は価電子帯上端
をそれぞれ示している。第2図に示されているように、
歪の無い場合と較べて圧縮歪を+1%印加した場合には
、変形ポテンシャルが負のGaAsx Pu−x+、G
aAs系では価電子帯不連続量が約140 n+eVも
増大することになり、その結果、GaAs層価電子帯中
の重い正孔帯間の相互作用が減少し、フェルミ面近傍の
正孔質量が大幅に減少することになる。
本発明者は、さらに、価電子帯中の重い正孔帯間の相互
作用は量子井戸幅を狭くすることによっても同様に減少
させることが可能で、その結果正孔質量を減少させるこ
とが可能であることも見いだした。
本発明は以上の事実をもとに、増大した正孔移動度を有
する単一量子井戸構造を実現して半導体装置へ応用した
ものである。
〔実施例〕
(実施例1) 面方位(100) F eドープ絶縁性1nP基板上に
、本発明によるG a 6.4? I no、s+A 
s / A i’ o、4s Ino、5zA3単一量
子井戸構造を分子線エピタキシャル成長させて、バルク
の正孔移動度と較べて2倍から8倍という大きな正孔移
動度が得られた。
またそれを利用した電界効果トランジスタにおいて高特
性が得られた。
実験には99.99999%のGaソース、 99.9
999%のInソース、 99.9999%のAlソー
ス、 99.99999%のAsソースを用いた。成長
室内のベース真空度は5 X 10− ” Torrで
あった。成長した単−景  ゛子井戸構造は、50人の
G a O,4? I no、s*A Sと200人の
A 1 +1.’411 I n o、 szA sか
ら成り、単一量子井戸構造を構成する両生導体格子定数
はInP基板と格子整合させた。またA lo、amI
 no、BA s層にのみBeをドーピングして価電子
帯上端のエネルギーがより高いG a 09471 n
o、s3A 3層に正孔がたまる選択ドーピング構造で
あり、スペーサ厚は30人とした。また単一量子井戸構
造層の上に300人のノンドープAj26.4slno
、5zAsを成長させた。成長した結晶に対して通常の
ファン・デル・ポウ法によるホール測定を行ったところ
、室温で380〜440cII+2/V−3,77にで
4000〜4800cm”/V −sという大きな正孔
移動度が再現性良く得られた。
この単一量子井戸構造中の高移動度正孔層を利用して電
界効果トランジスタを試作した。この電界効果トランジ
スタはプレーナ構造で、TiAuゲートとAuZnNi
オーミックコンタクトとを有する。ゲート長は1μmで
ゲート・ソース間は0.5μmである。測定値より求め
た真性相互コンダクタンスは、室温で350m5/mm
、 77 Kで450m5/mmという非常に大きな値
が得られた。
(実施例2) 面方位(100) F eドープ絶縁性InP基板上に
、本発明によるT n A S o、sP o、s/G
 a S b単一量子井戸構造を分子線エピタキシャル
成長させて、バルクの正孔移動度と較べて2倍から5倍
という大きな正孔移動度が得られた。またそれを利用し
た電界効果トランジスタにおいて高特性が得られた。
実験には99.99999%のGaソース、 99.9
999%のInソース、 99.9999%のsbソー
ス、 99.9999%のAsソース、 99.999
9%のPソースを用いた。
成長室内のベース真空度は5 X 10− ” Tor
rであった。成長した単一量子井戸構造は、ミスフィツ
ト転位が発生しないために十分薄い200人のInAS
o、sPo、sとGarbから成り、単−量子井戸構造
全体の層厚も、単一量子井戸構造/基板界面にミスフィ
ツト転位が発生しないための薄さになっている。I n
 A S o、sPo、s層にのみBeをドーピングし
て価電子帯上端のエネルギーがより高いGarb層に正
孔がたまる選択ドーピング構造であり、スペーサ厚は3
0人とした。また単一量子井戸構造層の上に300人の
ノンドープInAs6.5P0.、を成長させた。成長
した結晶に対して通常のファン・デル・ポウ法によるホ
ール測定を行ったところ、室温で2200〜2800c
m”/V −s 、 77にで22000〜24000
cm2/V −5という大きな正孔移動度が再現性良く
得られた。
この単−量子井戸構造中の高移動度正孔層を利用して電
界効果トランジスタを試作した。電界効果トランジスタ
はブレーナ構造で、ptゲートとA1オーミックコンタ
クトを有する。ゲート長は1μmでゲート・ソース間は
0.5μmである。測定値より求めた真性相互コンダク
タンスは、室温で370m5/mm 、 77にで46
0m5/mmという非常に大きな値が得られた。
(実施例3) 面方位(100) Crドープ絶縁性GaAs基板上に
、本発明によるGaAs/GaASo、sPo、s単一
量子井戸構造を分子線エピタキシャル成長させて、バル
クの正孔移動度と較べて2倍から4倍という大きな正孔
移動度が得られた。またそれを利用した電界効果トラン
ジスタにおいて高特性が得られた。
実験には99.99999%のGaソース、 99.9
999%のAsソース、 99.9999%のPソース
を用いた。
成長室内のベース真空度は5 X 10−” Torr
であった。成長した単一量子井戸構造は、ミスフィツト
が転位が発生しないために十分薄い200人のGaA 
S (!:G a A S O,SP+1.5から成り
、単一量子井戸構造全体の層厚も、単一量子井戸構造/
基板界面にミスフィツト転位が発生しないための薄さに
なっている。G a A s o、sPo、s層にのみ
Beをドーピングして価電子帯上端のエネルギーがより
高いGaAs層に正孔がたまる選択ドーピング構造であ
り、スペーサ層は30人とした。また単一量子井戸構造
層の上に300人のノンドープGaAs。、 S P 
6.5を成長させた。成長した結晶に対して通常のファ
ン・デル・ボウ法によるホール測定を行ったところ、室
温で800〜860cm2/ν・s、77にで4300
0〜48000cm”/V−sという大きな正孔移動度
が再現性良く得られた。
この単一量子井戸構造中の高移動度正孔を利用して電界
効果トランジスタを試作した。電界効果トランジスタは
プレーナ構造で、ptゲートとAlオーミックコンタク
トを有する。ゲート長は1μmで、ゲート・ソース間は
0.5μmである。測定値より求めた真性相互コンダク
タンスは、室温で360m5/mm、 77 Kで49
0m5/mmという非常に大きな値が得られた。
(実施例4) 面方位(100) F eドープ絶縁性InP基板上に
、本発明によるInAS@、aSt)o、s/In5t
)単一量子井戸構造を分子線エピタキシャル成長させて
、バルクの正孔移動度と較べて2倍から5倍という大き
な正孔移動度が得られた。またそれを利用した電界効果
トランジスタにおいて高特性が得られた。
実験には99.9999%のInソース、 99.99
99%のs、bソース、 99.99999%のAsソ
ースを用いた。
成長室内のベース真空度は5 X 10− ” Tor
rであった。成長した単一量子井戸構造は、ミスフィツ
ト転位が発生しないために十分薄い1nAso、5sb
0.、とInSbから成り、単一量子井戸構造全体の層
厚も、単一量子井戸構造/基板界面にミスフィツト転位
が発生しないための薄さになっている。InASo、5
Sbo、s層にのみBeをドーピングして価電子帯上端
のエネルギーがより高いInSb層に正孔がたまる選択
ドーピング構造であり、スペーサ厚は30人とした。ま
た単一量子井戸構造層の上に300人のノンドープIn
As6.5Sbo、sを成長させた。成長した結晶に対
して通常のファン・デル・ボウ法によるホール測定を行
ったところ、室温で3000〜3400cm”/V−s
 、77にで48000〜50000cm2/V−sと
いう大きな正孔移動度が再現性良く得られた。
この単一量子井戸構造中の高移動度正孔を利用して電界
効果トランジスタを試作した。電界効果トランジスタは
プレーナ構造でTiAuゲートとAuZnNiオーミッ
クコンタクトを有する。ゲート長は1μmで、ゲート・
ソース間は0.5μmである。測定値より求めた真性相
互コンダクタンスは、室温で32QmS/mm、77に
で490m5/mmという非常に大きな値が得られた。
以上の実施例2〜4において成長した混晶半導体の組成
は絶対的なものではなく、他のあらゆる組成を用いた場
合でも、単一量子井戸構造中の正孔に対する井戸層側に
必要な歪が印加され、それによって価電子帯不連続量が
増大すると同時にミスフィツト転位が発生しない限りに
おいて、以上の実施例と同様な効果が得られる。
また、以上の実施例に示したような選択ドーピング構造
でなくても一様ドーピングあるいは井戸層にのみドーピ
ングした場合でも、本質的には同様に正孔移動度は増大
し、トランジスタの性能は向上する。ただし、その場合
、ドーパントによる不純物散乱機構のために正孔移動度
の増加、及びそれを用いたトランジスタの性能向上は、
選択ドーピング構造を用いた場合より小さなものとなる
以上の実施例2〜4においては、半導体の変形ポテンシ
ャルが負の場合のみを考えたために井戸層に圧縮歪が印
加されるように設計したが、変形ポテンシャルが正の場
合には引張歪を印加すれば、同様の効果が得られる。
以上の実施例においては選択ドーピング構造を利用した
電界効果トランジスタを示したが、この単一量子井戸構
造の概念はMISタイプあるいはSISタイプの電界効
果トランジスタに対しても全く同様に応用可能である。
〔発明の効果〕
以上説明したように、本発明によれば単一量子井戸構造
において単一量子井戸内での正孔帯間相互作用を、単一
量子井戸構造中で歪を印加する、あるいは量子井戸幅を
狭くすることにより減少させることによって、正札の有
効質量を小さくすることができるので、正札移動度を増
大させるという効果がある。
【図面の簡単な説明】 第1図は本発明の基礎となる正孔移動度と印加される歪
との関係を表すグラフ、 第2図は本発明の作用を示す、価電子帯不連続量と印加
される歪との関係を示すバンド図である。 1・・・GaAs 2・・・GaASP 3・・・伝導帯下端 4・・・価電子帯上端 代理人 弁理士  岩 佐  義 幸 GaAsに印力0される歪t<0to>1 : GaA
s 2’GaAsP 3:伝導帯下端 4:価電子帯上端

Claims (1)

    【特許請求の範囲】
  1. (1)二種の半導体からなる単一量子井戸構造であって
    、単一量子井戸内での正孔帯間相互作用を、歪を印加す
    る、あるいは量子井戸幅を狭くすることにより減少させ
    た単一量子井戸構造を有する半導体装置。
JP5516387A 1987-03-12 1987-03-12 半導体装置 Pending JPS63222418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5516387A JPS63222418A (ja) 1987-03-12 1987-03-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5516387A JPS63222418A (ja) 1987-03-12 1987-03-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS63222418A true JPS63222418A (ja) 1988-09-16

Family

ID=12991073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5516387A Pending JPS63222418A (ja) 1987-03-12 1987-03-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS63222418A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248480A (ja) * 1985-04-24 1986-11-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 電界効果トランジスタ
JPS62211964A (ja) * 1986-03-13 1987-09-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248480A (ja) * 1985-04-24 1986-11-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 電界効果トランジスタ
JPS62211964A (ja) * 1986-03-13 1987-09-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Similar Documents

Publication Publication Date Title
JP3372470B2 (ja) 窒化物系iii−v族化合物半導体装置
US20060121682A1 (en) Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
TWI730501B (zh) 用於製作具有降低接觸電阻之鰭式場效電晶體之方法
JPH01128577A (ja) 半導体装置
US4704622A (en) Negative transconductance device
JPH0783107B2 (ja) 電界効果トランジスタ
TWI228759B (en) Method for fabricating epitaxial substrate
JP2611735B2 (ja) ヘテロ接合fet
JPH0354854B2 (ja)
JP5451750B2 (ja) 半導体デバイス
WO2020009020A1 (ja) トンネル電界効果トランジスタ
US20140183545A1 (en) Polarization effect carrier generating device structures having compensation doping to reduce leakage current
JPH088353B2 (ja) 二次元ヘテロ接合素子
JPH08306909A (ja) InGaAs電界効果型トランジスタ
JPH03187269A (ja) 半導体装置
JPS63222418A (ja) 半導体装置
JPS6242569A (ja) 電界効果型トランジスタ
Cisneros-de-la-Rosa et al. Effect of surface states on the electrical properties of MBE grown modulation doped AlGaAs/GaAs
JPS63222417A (ja) 半導体装置
JPS6380520A (ja) 半導体装置
JP3275895B2 (ja) GaInP系積層構造体の製造方法
TWI734257B (zh) 包含用於降低接觸電阻之源極/汲極摻雜物擴散阻擋超晶格的半導體元件及相關方法
JPS6351678A (ja) 半導体装置
US6664575B2 (en) GaInP stacked layer structure and field-effect transistor manufactured using the same
JP2616634B2 (ja) 電界効果トランジスタ