JPS63222417A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63222417A
JPS63222417A JP5516287A JP5516287A JPS63222417A JP S63222417 A JPS63222417 A JP S63222417A JP 5516287 A JP5516287 A JP 5516287A JP 5516287 A JP5516287 A JP 5516287A JP S63222417 A JPS63222417 A JP S63222417A
Authority
JP
Japan
Prior art keywords
holes
strain
valence band
mobility
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5516287A
Other languages
English (en)
Inventor
Kazuyuki Hirose
和之 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5516287A priority Critical patent/JPS63222417A/ja
Publication of JPS63222417A publication Critical patent/JPS63222417A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体の正孔移動度を増大させる超格子を用
いた半導体装置に関するものである。
〔従来の技術〕
半導体の正孔キャリアを利用した半導体装置の性能は、
正孔移動度によって制限されている。またその正孔移動
度は、半導体バルクの価電子帯構造によって一意的に決
定される値を有している。
このため、従来、例えば、GaAsにおいては、シート
正札濃度5.3X10”cm−”で室温移動度は、17
0cm2/V−s程度しか得られず、これを利用した電
界効果トランジスタでは、真性相互コンダクタンスが2
4m5/mm程度と小さな値しか得られなかった〔ジャ
パニーズ・ジャーナル・オブ・アプライド・フィジクス
(Jpn、J、Appl、Phys、)第23巻。
1984年、第L868ページ〕。
〔発明が解決しようとする問題点〕
正孔キャリアを利用した半導体装置の特性を制限する半
導体の正孔移動度は、正孔の有効質量が電子のものと較
べて一般に2〜30倍も大きいために、電子移動度と較
べて小さかった。
特に、混晶半導体においては合金散乱機構によって正孔
移動度は大幅に低減されていた。このことは、例えば、
電子移動度がGaAsの電子移動度の1.5倍程の大き
な値を有するG a O,4? I no、s+As混
晶にとって大きなハンディとなっていた。
本発明の目的は、半導体の正孔移動度を増大させる超格
子構造を用いた半導体装置を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体装置は、二種の半導体からなる超格子で
あって、量子井戸内での正孔帯間相互作用を、歪を印加
する、あるいは量子井戸幅を狭くすることにより減少さ
せた超格子を存している。
〔作用〕
本発明者は、半導体バルク特有の価電子帯構造を何らか
の方法で変化させれば、正孔移動度の値を増大させうる
ちのと考えた。そこで、面方位(100)高抵抗GaP
基板上にG a A S x P (+−X)とGaA
sから成る超格子を成長させ、GaAsに印加される歪
をG a A s XP (1−X) の組成を変化さ
せることによって変化させて正孔移動度の変化を詳細に
調べた。なお、成長した歪超格子はGaA S xP 
n−x)、  G a A sの層圧が200人であり
、GaAsP層にのみBeをドーピングする選択ドーピ
ング構造であり、スペーサ厚は30人である。
第1図はその結果をまとめたグラフである。横軸はGa
Asに印加する歪の大きさくε)、縦軸はホール測定に
よる正孔移動度(μF)である。
第1図において、εが負の場合(圧縮歪)、歪の値を絶
対値を大きくしていくと正孔移動度が急激に増大してい
くことが見いだされた。特に、ε−1%では、バルクの
値と較べて室温で4倍、77にで10倍という大きな値
が得られることが判明した。
さらに、本発明者は、この原因が歪を印加することによ
るGaASXP(+−1/GaASヘテロ界面の重い正
孔に対する価電子帯不連続量の増大に帰することを見い
だした。第2図に、価電子帯不運tM量と印加される歪
との関係を表すバンド図を示す。第2図(a)は歪が無
い場合、第2図(b)は歪が有る場合であり、1はGa
Asを、2はGa A s XP L、、、を、3は伝
導帯下端を、4は価電子帯上端をそれぞれ示している。
第2図に示されているように、歪の無い場合と較べて圧
縮歪を+1%印加した場合には、変形ポテンシャルが負
のGaASx P<+−x+、GaAs系では価電子帯
不連続量が約140 meVも増大することになり、そ
の結果、GaAs層価電子帯中の重い正孔帯間の相互作
用が減少し、フェルミ面近傍の正孔質量が大幅に減少す
ることになる。
本発明者は、さらに、価電子帯中の重い正札帯間の相互
作用は量子井戸幅を狭くすることによっても同様に減少
させることが可能で、その結果正孔質量を減少させるこ
とが可能であることも見いだした。
本発明は以上の事実をもとに、増大した正孔移動度を有
する超格子構造を実現して半導体装置へ応用したもので
ある。
〔実施例〕
(実施例1) 面方位(100) F eドープ絶縁性1nP基板上に
、本発明によるG ao、4t I no、53A 3
 / A No、4a Ino、5zAs単一量子井戸
構造を分子線エピタキシャル成長させて、バルクの正孔
移動度と較べて2倍から8倍という大きな正孔移動度が
得られた。
またそれを利用した電界効果トランジスタにおいて高特
性が得られた。
実験には99.99999%のGaソース、 99.9
999%のInソース、 99.9999%のAlソー
ス、 99.99999%のAsソースを用いた。成長
室内のベース真空度は5 X 10− ” Torrで
あった。成長した超格子は、50人のGao、aq(n
643ASと200 人のAP。、ss T no、s
zA sの5周期から成り、超格子を構成する両生導体
格子定数は(nP基板と格子整合させた。またANo、
4ml no、5zAs層にのみBeをドーピングして
価電子帯上端のエネルギーがより高いG a o、st
 E no、ssA S Flに正孔がたまる選択ドー
ピング構造であり、スペーサ厚は30人とした。また超
格子層の上に300人のノンドープ八〇。−4eIn(
1,%2ASを成長させた。成長した結晶に対して通常
のファン・デル・ポウ法によるホール測定を行ったとこ
ろ、室温で380〜440cm2/ V−s、77にで
4000〜4800cffIz/V−8という大きな正
孔移動度が再現性良く得られた。
この超格子中の高移動度正札層を利用して電界効果トラ
ンジスタを試作した。この電界効果トランジスタはブレ
ーナ構造で、TiAuゲートとAuZnNiオーミック
コンタクトとを有する。ゲート長は1μmでゲート・ソ
ース間は0.5μmである。測定値より求めた真性相互
コンダクタンスは、室温で350m5/mm、 77 
Kで450m5/mmという非常に大きな値が得られた
(実施例2) 面方位(100) F eドープ絶縁性InP基板上に
、本発明によるI n A s o、sPo、s/G 
a S b歪超格子を分子線エピタキシャル成長させて
、バルクの正孔移動度と較べて2倍から5倍という大き
な正札移動度が得られた。またそれを利用した電界効果
トランジスタにおいて高特性が得られた。
実験には99.99999%のGaソース、 99.9
999%のInソース、 99.9999%のsbソー
ス、 99.9999%のAsソース、 99.999
9%のPソースを用いた。
成長室内のベース真空度は5 X 10” ” Tor
rであった。成長した歪超格子は、ミスフィツト転位が
発生しないために十分薄い200人のI n A s 
o、sPo、sとGaSbの5周期から成り、歪超格子
全体の層厚も、歪超格子/基板界面にミスフィツト転位
が発生しないための薄さになっている。1nAso、s
Po、3層にのみBeをドーピングして価電子帯上端の
エネルギーがより高いGaSb層に正孔がたまる選択ド
ーピング構造であり、スペーサ厚は30人とした。また
歪超格子層の上に300人のノンドープI nAso、
s Po、sを成長させた。成長した結晶に対して通常
のファン・デル・ボウ法によるホール測定を行ったとこ
ろ、室温で2200〜2800cm”/V  −s 、
77にで22000〜24000cm”/V−s とい
う大きな正孔移動度が再現性良く得られた。
この歪超格子中の高移動度正孔層を利用して電界効果ト
ランジスタを試作した。電界効果トランジスタはプレー
ナ構造で、ptゲートとA1オーミックコンタクトを有
する。ゲート長は1μmでゲート・ソース間は0.5μ
mである。測定値より求めた真性相互コンダクタンスは
、室温で370fflS/mm 、 77にで460m
5/mmという非常に大きな値が得られた。
(実施例3) 面方位(100) Crドープ絶縁性GaAs基板上に
、本発明によるGaAs/GaA3o、sPo、s歪超
格子を分子線エピタキシャル成長させて、バルクの正孔
移動度と較べて2倍から4倍という大きな正孔移動度が
得られた。またそれを利用した電界効果トランジスタに
おいて高特性が得られた。
実験には99.99999%のGaソース、 99.9
999%のAsソース、 99.9999%のPソース
を用いた。
成長室内のベース真空度は5 Xl0−”Torrであ
った。成長した歪超格子は、ミスフィツトが転位が発生
しないために十分薄い200人のGaAsとGa A 
s o、sP o、sの5周期から成り、歪超格子全体
の層厚も、歪超格子/基板界面にミスフィツト転位が発
生しないための薄さになっている。GaA5o、sP+
1.5層にのみBeをドーピングして価電子帯上端のエ
ネルギーがより高いGaAs層に正孔がたまる選択ドー
ピング構造であり、スペーサ層ば30人とした。また歪
超格子層の上に300人のノンドープG a A S 
o、sPo、sを成長させた。
成長した結晶に対して通常のファン・デル・ポウ法によ
るホール測定を行ったところ、室温で800〜860c
m2/V−s 、 77にで43000〜48000c
m”/V−sという大きな正孔移動度が再現性良く得ら
れた。
この歪超格子中の高移動度正孔を利用して電界効果トラ
ンジスタを試作した。電界効果トランジスタはプレーナ
構造で、ptゲートとAffiffミオ−ミックコンタ
クトる。ゲート長は1μmで、ゲート・ソース間は0.
5μmである。測定値より求めた真性相互コンダクタン
スは、室温で360m5/mm、77にで490118
/11111という非常に大きな値が得られた。
(実施例4) 面方位(100) F eドープ絶縁性1nP基板上に
、本発明によるI’nAso、5Sbo、s/rnsb
歪超格子を分子線エピタキシャル成長させて、バルクの
正孔移動度と較べて2倍から5倍という大きな正孔移動
度が得られた。またそれを利用した電界効果トランジス
タにおいて高特性が得られた。
実験には99.9999%のInソース、 99.99
99%のsbソース、 99.99999%のAsソー
スを用いた。
成長室内のベース、真空度は5 X 10− ” To
rrであった。成長した歪超格子は、ミスフィツト転位
が発生しないために十分薄い1 nAso、5Sbo、
sとTnSbの5周期から成り、歪超格子全体の層厚も
、歪超格子/基板界面にミスフィツト転位が発生しない
ための薄さになっている。InAs6.5sb0.、層
にのみBeをドーピングして価電子帯上端のエネルギー
がより高いIn5bliに正孔がたまる選択ドーピング
構造であり、スペーサ厚は30人とした。また歪超格子
層の上に300人のノンドープInAso、5sbo、
sを成長させた。成長した結晶に対して通常のファン・
デル・ボウ法によるホール測定を行ったところ、室温で
3000〜3400cm2/V−s 、77にで480
00〜50000cmt/v−8という大きな正孔移動
度が再現性良く得られた。
この歪超格子中の高移動度正孔を利用して電界効果トラ
ンジスタを試作した。電界効果トランジスタはプレーナ
構造でTiAuゲートとAuZnNiオーミックコンタ
クトを有する。ゲート長は1μmで、ゲート・ソース・
間は0.5μmである。
測定値より求めた真性相互コンダクタンスは、室温で3
20m5/mm、77にで490m5/mmという非常
に大きな値が得られた。
以上の実施例2〜4において成長した混晶半導体の組成
は絶対的なものではなく、他のあらゆる組成を用いた場
合でも、歪超格子中の正孔に対する井戸層側に必要な歪
が印加され、それによって価電子帯不連続量が増大する
と同時にミスフィツト転位が発生しない限りにおいて、
以上の実施例と同様な効果が得られる。
また、以上の実施例に示したような選択ドーピング構造
でな(でも一様ドーピングあるいは井戸層にのみドーピ
ングした場合でも、本質的には同様に正孔移動度は増大
し、トランジスタの性能は向上する。ただし、その場合
、ドーパントによる不純物散乱機構のために正孔移動度
の増加、及びそれを用いたトランジスタの性能向上は、
選択ドーピング構造を用いた場合より小さなものとなる
以上の実施例2〜4においては、半導体の変形ポテンシ
ャルが負の場合のみを考えたために井戸層に圧縮歪が印
加されるように設計したが、変形ポテンシャルが正の場
合には引張歪を印加すれば、同様の効果が得られる。
以上の実施例においては選択ドーピング構造を利用した
電界効果トランジスタを示したが、この超格子の概念は
MISタイプあるいはSISタイプの電界効果トランジ
スタに対しても全く同様に応用可能である。
〔発明の効果〕
以上説明したように、本発明によれば超格子において量
子井戸内での正孔帯間相互作用を、歪を印加する、ある
いは量子井戸幅を狭くすることにより減少させることに
よって、正孔の有効質量を小さくすることができるので
、正孔移動度を増大させるという効果がある。
【図面の簡単な説明】
第1図は本発明の基礎となる正孔移動度と印加される歪
との関係を表すグラフ、 第2図は本発明の作用を示す、価電子帯不連続量と印加
される歪との関係を示すバンド図である。 1・・・GaAs 2・・・GaASP 3・・・伝導帯下端 4・・・価電子帯上端 GaAsに印加される歪tc6to> 第1図 歪が′ない1給。 (a) 第 1:GaAs 2:GaAsP 3 伝導帯下端 4:価電子帯上端 歪が゛あり陽合 (b) 2図

Claims (1)

    【特許請求の範囲】
  1. (1)二種の半導体からなる超格子であって、量子井戸
    内での正孔帯間相互作用を、歪を印加する、あるいは量
    子井戸幅を狭くすることにより減少させた超格子を有す
    る半導体装置。
JP5516287A 1987-03-12 1987-03-12 半導体装置 Pending JPS63222417A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5516287A JPS63222417A (ja) 1987-03-12 1987-03-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5516287A JPS63222417A (ja) 1987-03-12 1987-03-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS63222417A true JPS63222417A (ja) 1988-09-16

Family

ID=12991045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5516287A Pending JPS63222417A (ja) 1987-03-12 1987-03-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS63222417A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248480A (ja) * 1985-04-24 1986-11-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 電界効果トランジスタ
JPS62211964A (ja) * 1986-03-13 1987-09-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248480A (ja) * 1985-04-24 1986-11-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 電界効果トランジスタ
JPS62211964A (ja) * 1986-03-13 1987-09-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Similar Documents

Publication Publication Date Title
JP3372470B2 (ja) 窒化物系iii−v族化合物半導体装置
JP3286921B2 (ja) シリコン基板化合物半導体装置
US6852602B2 (en) Semiconductor crystal film and method for preparation thereof
JP3209270B2 (ja) ヘテロ接合電界効果トランジスタ
US20060121682A1 (en) Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
US20110278647A1 (en) Iii-nitride semiconductor electronic device, and method of fabricating iii-nitride semiconductor electronic device
JP4888537B2 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2611735B2 (ja) ヘテロ接合fet
JPH0354854B2 (ja)
WO2020009020A1 (ja) トンネル電界効果トランジスタ
US20140183545A1 (en) Polarization effect carrier generating device structures having compensation doping to reduce leakage current
JPS63222417A (ja) 半導体装置
JPS5963769A (ja) 高速半導体素子
JP2000183424A (ja) 化合物半導体多層薄膜及び半導体装置
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JPS63222418A (ja) 半導体装置
JPS6351678A (ja) 半導体装置
JPH05129635A (ja) 電界効果型トランジスタとその製造方法
JPS6380520A (ja) 半導体装置
WO2024142754A1 (ja) エピタキシャル基板の製造方法及びエピタキシャル基板
JP3054216B2 (ja) 半導体装置
JPH0964062A (ja) 電界効果トランジスタ及びその製造方法
JP2004342742A (ja) 通信機器用半導体装置
JPH02246344A (ja) エピタキシヤルウエハ及びその製造方法
TW202324748A (zh) 高電子遷移率電晶體元件