JPS63187653A - 半導体素子の搭載構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体素子の搭載構造であって、ＬＳＩパッケージと多
層プリント基板との間に、改造可能な表面層を有するキ
ャリアを介在させ、多層プリント基板の高密度実装と製
造歩留まりの向上及びパターン破損対策の改善等を可能
とする。

更に、終端抵抗をキャリア上に形成することにより、実
装効率の一層の向上を図る。

〔産業上の利用分野〕

本発明は半導体素子をプリント基板に搭載する構造に関
するもので、さらに詳しく言えば、高密度且つ多数の入
出力端子を有するＬＳＩパッケージの高密度な搭載構造
に関するものである。

プリント基板の高密度実装化とともに、ＬＳＩの高集積
化が進み、これに伴いＬＳＩチップに設けられる入出力
端子のビン数の増加傾向は著しく、最近では数百ピンの
入出力端子を有するＬ　ＳＩが実用化されつつある。

ＬＳＩチップを収容したパンケージ（以下、ＬＳＩパッ
ケージという）のタイプとしてはＤｒＰ、フラットパッ
ケージ等各種のものが周知であるが、プリント基板の高
い実装密度により小さく限られたパッケージサイズの中
で上記のように多数の入出力端子を確保し得る有力な方
式としては、ＰＧＡ　（Ｐ　ＩＮ　　ＧＲＩＤ　　ＡＲ
ＲＡＹ）タイプ、即らパッケージの底面に多数の入出力
端子をマトリクス状に配置してなるタイプが効率が優れ
ていることが知られている。

また、一般にプリント基板、特に内部に信号配線を有す
る多層プリント基板のパターン配線を形成した後に当該
パターン配線に設計の誤りがあることが発見された場合
や、当該プリント基板内でショートしている場合には、
回路変更ないしプリント基板の修復のために改造を行う
か、または当９亥プリント基板を廃棄しなければならず
、いずれをとるかは経済性に従うが、上記のようにプリ
ント基板の高密度実装化が進むに連れて改造の必要性と
経済性が増大している。

また、プリント板の高密度実装化に連れて、製造時に不
良品が発生した場合の影啓、及び改造不可能の故障が発
生した場合の影響も大きくなっている。

従って、ＰＧＡその他のタイプのＬＳＩパンケージをプ
リント基板に搭載する構造であって、高密度実装と改造
性があり且つ製造歩留まり等が優れているものが要望さ
れている。

［従来の技術〕 従前のＰＧＡタイプのＬＳＩパッケージをプリント板に
実装する構造は、その入出力端子をブ１１ント板の各ス
ルーホールに挿入する方式をとっていた。

従って、入出力端子の実装密度は、プリント板のパター
ン条件による制約から１００ｍ１ｌ（２，５４ｍ５）ピ
ッチが限界であり、プリント板の高密度化という点では
甚だ不満足であった。

そこで、ＰＧＡタイプのＬＳＩパッケージをプリント板
に搭載する構造として、ＬＳＩパンケージの入出力端子
をプリント板のスルーホールに挿入せずに突当てる方式
のものが提案されており、これによりプリント板におけ
るパターン配線条件に拘束されることな（、プリント板
の一層の高密度実装化が可能となった。

第５図は、ＰＧＡタイプのＬＳＩパッケージをこのよう
な突当て方式でプリント板に搭載する従来構造を例示す
る正面図である。

第５図において、１０は多層プリント基板、２０はＰＧ
ＡタイプのＬＳＩパッケージ、２１はＬＳＩパンケージ
２０の底面から垂直下方向きに且つマトリクス状に多数
配置された入出力端子ないしチップピン、１１は多層プ
リントｌ仮１０の表面層、１２は多層プリント基板１０
のパターンの一部として該表面層１１に形成され且つ上
記入出力端子２１のマトリクス状配置に対応するマトリ
クス状に配置されたパッドを、それぞれ示す。

一方、プリント板におけろ課題として改造性の薙保が重
要である。

従前は、プリント板の裏面やパッケージの周囲に位置す
るプリント板の面に、パターンカット部及びボンディン
グバノドを設置してなる改造用構造を設けていた。

この技術は半導体素子の一個の搭載に要する所要面積が
大きくなり実装密度が粗くなるとともに、多層プリント
基板の表面層の面積不足を内層で補うために多層プリン
ト基板の層数が多くなるという欠点があった。

これを解決するために、特願昭６１〜２１０９０号では
、半導体素子の外形寸法内に位置する多層プリント基板
の面１３　（第５図）上に、入出力端子接続パッド、基
板内配線パターン接続ビアパッド及び両パッドを接続し
ている改造時切断バクーンを包含する改造用構造を入出
力端子２１毎に配置し、改造時には改造時切断パターン
を切断して入出力端子接続パッドと別に設けである適宜
の改造用パッドとをディスクリート配線にて接続するこ
とにより、変更または修復されたパターンを完成するよ
うになっている改良技術を既に開示しである。

この改良技術によればＬＳＩパッケージ２０の下方に位
置する多層プリント基板１０の面１３を利用するから、
改造のためのエリアを最小限に押さえることが可能であ
り、従って、当該多層プリント基板の一層の高密度実装
化に貢献することができる。

しかし、この改良技術の構造を採用した場合には、多層
プリント基板の配線パターンとして複雑且つ細密な表面
形状が要求される。

特に、搭載の対象であるＬＳＩパッケージのり一層のピ
ッチが１１員以下のような高密度パノノノ゛−ジの場合
には、通常のめっきプロセスによる表面層の形成が困難
であるという問題点があった。

従って、搭載する多層プリント基（反が有機（オｒ゛１
であるときには、事実上、上記改良技術の実現が困難で
あった。

一方、搭載する多層プリンｌ−基板がセラミック基板で
ある場合には、薄膜技術により、上記のような高密度パ
ッケージを搭載するに必要な複雑且つ細密な表面層を、
セラミック基板に形成する、二とが可能であるが、しか
しこの場合でも、特に昨今の傾向として多層プリント基
板への搭載単位を大きくするために、多層プリンｌ−５
十反であるセラミック基板のサイズを大型化すると、上
記複雑且つ細密な表面層の歩留まりが著しく低下すると
いう問題点がある。

更に、上記改良技術にあっては、多層プリント基板の表
面層の一部に修復困工「な破損が生した場合には、この
多層プリンｔ４仮の全体を廃棄しなければならない事態
となり、従って、経済性が劣るという問題点がある。

次ぎに、半導体素子の回路形式としては現在種々のもの
が使用されているが、高速計算機用の半導体素子の回路
形式としては、演算速凌や集積度等の点からＥＣＬ　（
ＥＭＩＴＴＥＲＣ０ＵＰＬＥＤ　　ＬＯＧ　Ｉ　Ｃ）回
路がもっとも優れている。

ＥＣＬｕ路を使用した場合には、レヘル確保のためにヱ
・ント毎に銘水１抵抗を設けろ必要があり、終端抵抗の
実装方法が高密度実装を実現するための大きなポイント
となっている。

第５図は、ＰＧＡタイプのＬＳＩパッケージ２０を搭載
する多層プリント基板１０に実装した終端抵抗モジュー
ル４１を示す。

終端抵抗モジュール４１は、ＬＳＩパッケージ２０の外
形寸法の外に位置する多層プリン１一基板１０の面１４
上で、ＬＳＩパッケージ２０に近接して実装される。

従って、ＬＳＩパッケージ２０の１個当りの実装エリア
としては、当３Ｂｓ＋パンケージ２０の寸法の他に、終
端抵抗モジュール４１０寸法に相当するスペースをとる
必要があり、従って、ＬＳＩパッケージ２０のピッチＰ
０が大きくなり、その結果多層プリント基板の実装密度
が低下ずろという問題点がある。

〔発明が解決しようとする問題点〕

この従来方式ではＬＳＩパッケージ２０を多層プリント
基板ＩＯに直接実装しであるから、多層プリント基板に
おける高密度実装化が制限され、また終端抵抗４１の多
層プリント基板上への搭載のため実装密度が低下し、更
に多層プリント基板の表面層の微細形状の形成時におけ
る歩留まりが悪（、しかも微細表面パターンの破）員時
に多層プリントｇ仮全体を廃棄しなければならない等と
いう種々の問題点がある。

本発明は、このような点に鑑みて創作されたもので、Ｌ
ＳＩパッケージの多層プリント基板上への高密度実装の
実現と、多層プリント基板の微細表面層形成時の歩留ま
り向上と微細表面パターンの破損時の対策向上を図った
半導体素子の搭載構造を提供することを目的とし、更に
必要ならば終端抵抗の効率的な多層プリント基板上への
搭載を可能とし得る半導体素子の搭載構造を提供するこ
とを目的としている。

〔問題点を解決するための手段〕

本発明の構造は、第１図、第２図の々ｕく、多層プリン
ト基板１０と、これに搭載するＬＳＩパッケージ２０と
の間に、キャリア３０を介在させである。

キャリア３０は、このキャリア３０を多層プリント基板
１０へ搭載するための多層プリント基板への搭載面と、
ＬＳＩパッケージをキャリア△・実装するためのＬＳＩ
チップ実装面とを有する。

キャリア３０は、多層プリント基４反ｌＯへの搭載面に
は、多層プリント基板の表面パッド１２に電気的接続を
行う半田接合部３３を有する。

また、キャリア３０は、ＬＳＩチップ実装面には、チッ
プピン搭載パッド３４とワイヤボンディングパッド３５
とパターンカッ）・部３６とを有する。

チップピン搭載パッド３４には、ＬＳＩパッケージ２０
のチップピン２１を搭載する。

ワイヤボンディングパッド３５は、チップピン搭載パッ
ド３４に電気的接続されており、且つ改造時に改造用ワ
イヤを接続するだめのものである。

パターンカット部３６は、ワイヤボンディングパッド及
び半田接合部のそれぞれに電気的接続されており、且つ
改良時にカットするためのものである。

本発明の実施態様では、キャリアの表面に整合終端用抵
抗４０が形成されている。

本発明の他の実施態様では、キャリアの多層プリント基
板への搭載面において半田接合部はマＩ・リクス状に配
置されており、キ→・リアのＬＳＩチップ実装面におい
てチップピン搭載パッドはマトリクス状に配置しである
。

〔作用〕

本発明の構造において、多層プリント基板１０の表面パ
ッド１２にはキャリアの半田接合部が電気的接続してお
り、キャリアの半田接合部にはパターンカット部とワイ
ヤボンディングパッドとを介してチップピン搭載パッド
が電気的接続しており、キャリアのチップピン搭載パッ
ドにはＬ　Ｓｌパッケージのチップピンが搭載される。

従って、Ｉ、Ｓｌパッケージの搭載状態では、ＬＳＩパ
ンケージの各チップピンは、それぞれ多層プリント基板
の表面パッドに電気的接続が行われている。

また、ＬＳＩパッケージとキャリアとの電気的接続はチ
ップピンのチップピン搭載パッドへの搭載により行われ
るので、ＬＳＩパッケージとして突当て方式のＰＧＡタ
イプを使用することが可能であり、ひいては多層プリン
ト基板の実装密度を向上し得る。

回路の設計変更や多層プリント基板の故障を修復するた
めに、改造作業を行うには、改造の対象とする回路部分
におけるパターンカット部をカットするとともに、その
パターンカット部に接続されていたワイヤボンディング
パッドを、新たに回路を構成すべき他のパッドに改造用
ワイヤにて接続する。

このようにして当該他のパッドと改造用ワイヤと該ワイ
ヤボンディングパッドとこれに対応するチップピン搭載
パッドとチップピンとを含む新たな回路が構成される。

改造作業の対象であるパターンカット部及びワイヤボン
ディングバソドは、いずれもキャリアのＬＳＩ千ンブ実
装面に設けであるから、改造時には必要に応じてＬＳＩ
パッケージをキャリアから一時的に取り外して改造を行
えばよく、改造作業が容易である。

本発明の大きな特徴の１つは、多層プリント基板とＬＳ
Ｉパッケージとの間に、このような改造用の構造を持っ
たキャリアが介在していることであり、その結果次のよ
うな諸利点がある。

第１に、改造用構造として微細な表面形状は、キャリア
の表面に形成すればよく、キャリアは多層プリント基板
よりもはるかにサイズの小さいＬＳＩパッケージと同様
のサイズであるので、製造の歩留まりが大幅に改善され
る。

第２に、多層プリント基板には、改造用構造を設ける必
要がないので、通常パターン配線とともにキャリアの半
田接合部に対応する各表面パッドを形成すれば足り、こ
の点においても、製造が容易であり且つ製造歩留まりが
改善される。

第３に、何等かの原因でキャリア」二の表面パターンが
ダメージを受けたために回復不可能となった場合には、
そのキャリアだけを交換すればよく、他のキャリアや多
層プリント基板には影響しないから、１枚分のキャリア
の損失に止どまり、経済性が優れている。

第４に、ＬＳＩパッケージと多層プリントｗ板の表面層
との間にキャリアが介在するから、ＬＳＩパッケージと
多層プリント基板の表面層との間にキャリアを含む温度
の階層が構成され、従って、当該多層プリント基板の稼
１紡中にＬＳＩパッケージからの発熱による多層プリン
ト基板の表面パッドとキャリアの半田接合部どの半田接
合への影響が大幅に援和され、従って、半田接合部の高
信顛性が実現される。

本発明の実施態様において、キャリアの表面には整合終
端用抵抗が形成されているから、回路形式としてＥ　Ｃ
Ｌ回路を使用して終端１氏抗を実装する必要がある場合
に、終端抵抗の実装構造を筒略化することができ、また
多層プリント基板の表面層に直接に終端抵抗を実装する
必要がないのでＬＳＩパッケージの実装に必要なエリア
が狭くて済み、従って、高密度実装が可能である。

本発明の他の実施態様において、半田接合部及びチップ
ピン搭載パッドはいずれもマトリクス状に配置されてい
るから、ＬＳＩパッケージのチップピンをマトリクス状
に配置可能であり、ＬＳＩパッケージの形式としてＰＧ
Ａタイプのものを使用して多数の入出力端子を実現し得
る。

〔実施例〕

第１図から第４図までは本発明の実施例であって、第１
図は正面図、第２図はキャリア３０の部分を示す斜視図
、第３図はＬＳＩパッケージの搭載状態の部分を示す展
開断面図、第４図は改造後の展開断面図である。

構造 第１図から第３図までにおいて、セラミック基板の多層
プリント基板１０とＬＳＩパッケージ２０との間０こ、
１枚のキャリア３０が介在させである。

ＬＳＩパンケージ２０は、ＥＣＬ回路を使用したＰＧＡ
タイプで、Ｌ　Ｓ　Ｉパッケージ２０の底面から垂直下
方に向けて多数のチップピン２１がマトリクス状の配置
にて延長している。

キャリア３０は、ＬＳＩパッケージ２０とほぼ同一サイ
ズの外形寸法を有する平板であって、その両面は、多層
プリンｔ−５板への搭載面３１と、ＬＳＩチップ実装面
３２となっている。

キャリア３０のＬＳＩチップ実装面３２には、ＬＳＩパ
ッケージ２０のチップピン２１のマトリクス状配置と同
一のマトリクス状に配置したチ／ブビン搭載パッド３４
と、該チップピン搭載パッド３４に接続部３７介して電
気的接続したワイＡ・ボンディングパソド３５と、該ワ
イヤボンディングパノド３５に電気的接続したパターン
カット部３６とが設けである。

パターンカット部３６がワイヤボンディングパッド３５
から延長している方向は、第２図に示すように、隣合う
チップピン搭載パッド３４に対応するパターンカット部
３６毎に、角位相がずれている。

キャリア３０の多層プリント基板への搭載面３１には、
上記チップピン搭載パッド３４のマトリクス状配置と位
相がずれたマトリクス状配置にて半田」接合部３３が設
けである。

キャリア３０の内部において、ワイヤボンディングパン
ト３６と半田接合部３３とは、各接続部３８　Ａ、３８
Ｂ、３８Ｃによって電気的接続しである。

中間の接続部３８Ｂは横方向に延長しており、その延長
方向は、上記パターンカット部３６の角位相のずれに適
合するように、第２図に示すように、隣合うチップピン
搭載パッド３４に対応する接続部３８Ｂ毎に、角位相が
ずれている。

多層プリント基板１００表面層ＩＩには、上記キャリア
３０の半田接合部３３の配置と同一のマトリクス状に配
置した表面パッド１２が形成しである。

３９は、キャリア３０の半田接合部３３と多層プリント
基板１０の表面パッド１２とを半田付けする半田バンプ
である。

キャリア３０のＬＳＩチップ実装面３２には、また、デ
ツプビン搭載パッド３４の形成エリアの周囲に、整合終
端用抵抗４０が薄膜技術によって形成しである。

Ｉ−の−徂哄 本発明の半導体素子の搭載構造において、組立の階層構
造は任意に設定し得るが、その搭載の手順の一例を説明
すると、主として第１図及び第３図において、まず多層
プリント基板１０の表面層１１にマトリクス状に配置さ
れた表面パッド１２を電気的に接続する。この際表面パ
ッド１２は、通常のめっきプロセスあるいは厚膜プロセ
スにより、容易に形成し得る。

また、各ＬＳＩパッケージ２０のチップピン２１の配置
に合わせた配置のチップピン搭載パッド３４と、多層プ
リント基板１０の表面パッド１２の配置に合わせた配置
の半田接合部３３と、これらを電気的接続する接続部３
７、ワイヤボンディングパント３５、パターンカット部
３６、接４１部３８Δ、３８Ｂ、３８Ｃを有し、且つ整
合終端用）氏抗４０を薄膜技術により形成してなる構造
の各キャリア３０を製造する。

多層プリント基＋ｉｉｏの各表面パッド１２に、キャリ
ア３０の各半田接合部３３を、錫と鉛の共晶半田で半田
付けすることにより、多層プリント基１反１０にキャリ
ア３０を固定及び電気的接続する。

キャリア３０の各チップピン搭載パッド３４に、ＬＳＩ
パッケージ２０の各チップピン２１を、低温半田にて半
０］付けすることにより、キャリア３０にＬＳＩパ、ケ
ージ２０を固定及び電気的接１Ｖｌする。

以上により半導体素子の搭載構造が完成する。

彰単 次ぎに回路の変更や修復等の必要のために行う改造の作
業について説明する。

改造が必要なチップピン２１に対応するパターンカット
部３６を、第４図に示すよ・うにカットする。

このパターン力・ノド部３６に接続していたワイヤボン
ディングパント３５を、改造用ワイヤ４２により他の適
宜のパッドに電気的接続する。

これにより旧ｉｉ■の回路部分が廃止されるとともに、
新たな回路部分が構成される。

、割缶例の作用・Ｕ 次ぎにこの実施例に基づいて本発明の作用・効果を説明
する。

従来、改造用構造を設ける場合に、多層プリント基板の
広い表面層の全体に渡って形成すべきであった複雑且つ
微細な表面層は、この実施例で′は、ＬＳＩパッケージ
２０と１よぼ同一の大きさでＬＳＩバ・７ケージ２０と
同数だけあるキャリア３０上に分割して形成すればよい
から、製造歩留まりが大幅に改良可能である。

また、なんらかの原因でキャリア３０上の表面パターン
がダメージを受けた場合にこれを回復するには、キャリ
ア３０を交換すればよく、経ン斉性に優れている。しか
も、そのためにはキャリア３０と多層プリント基板１０
との半田付は及びキャリア３０とＬＳＩパッケージ２０
との半田付けを解いた後、キャリア３０を替えて上記と
同様の搭載の手順を行えばよいから、回復作業が簡単で
ある。

多層プリント基板１０の表面パターンの形状は、キャリ
ア３０の半田バンプ３９を接続するための表面パッドの
みを配置すればよく、従って、当該パターンの簡略化が
図れる。

更に、付随効果として、高発熱のＬＳＩチップと熱容量
の大きいセラミック基板との間にキャリア３０を挿入す
る構造であるから、キャリア３０がＬＳＩパンケージ２
０と多層プリント基板１０との温度差のバッファーとな
り、発生歪を分散して高い信頼性を確保することができ
る。

特に基板材が有機材料の場合には、上記温度差によって
多層プリント基板１０とＬＳＩパッケージ２０との間に
大きな熱膨張差を生じるが、キャリア３０はこの熱膨張
差を吸収するバッファーの役目を果たすから、この点に
おいても高倍ａｉｆｆ度を得ることが可能である。

改造作業はキャリア３０の表面において行えばよいから
、その作業性が優れている。

キャリア３０の表面には、薄膜技術により終端抵抗４０
を形成することができるので、その実装構造を簡略化す
ることができ、且つスペースの節減により実装密度の向
上が可能である。

〔発明の効果］ 以上述べてきたように、本発明によれば、簡易な構成で
、多層プリント基板とＬＳＩパッケージとの間に改造用
構造を持ったキャリアを介在させることにより、微細表
面層形成時の歩留まりが向上し、微細表面パターンの破
損時の対策の改善が行われ、更にはＬＳＩパッケージの
多層プリント基板上への高密度実装が実現され、半田接
合部の信頼性が高くなり、必要に応じて終端抵抗の多層
プリント基板への効率的な搭載によって一層の高密度実
装が可能となり、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の実施例を示す正面図、第２図は第１図
のキャリアの部分を示す斜視図、 第３図はＬＳＩパッケージの搭載状態の部分を示す展開
断面図、 第４図は改造後の展開断面図、 第５図は従来構造の正面図である。 第１図から第４図までにおいて、 １０は多層プリント基板、 １２は多層プリント基千反の表面パッド、２０はＬＳＩ
パッケージ、 ２１はＬＳＩパッケージのチップピン、３０はキャリア
、 ３１はキャリアの多層プリント基板への搭載面、 ３２はキャリアのＬ　Ｓ　Ｉチップ実装面、３３は半田
接合部、 ３４はチップピン搭載パッド、 ３５はワイヤボンディングバソド、 ３６はパターンカット部、 ４０は整合終端用抵抗である。

Claims (3)

【特許請求の範囲】
1. （１）多層プリント基板（１０）とＬＳＩパッケージ（
   ２０）との間にキャリア（３０）を介在させ、 上記キャリア（３０）は、該キャリア（３０）を多層プ
   リント基板（１０）へ搭載する多層プリント基板への搭
   載面（３１）と、該ＬＳＩパッケージ（２０）を該キャ
   リア（３０）へ実装するＬＳＩチップ実装面（３２）と
   を有し、 上記キャリア（３０）は、該多層プリント基板への搭載
   面（３１）には、該多層プリント基板（１０）の表面パ
   ッド（１２）に電気的接続を行う半田接合部（３３）を
   有し、 上記キャリア（３０）は、該ＬＳＩチップ実装面（３２
   ）には、該ＬＳＩパッケージ（２０）のチップピン（２
   １）を搭載するチップピン搭載パッド（３４）と、該チ
   ップピン搭載パッド（３４）に電気的接続され且つ改造
   時に改造用ワイヤを接続するためのワイヤボンディング
   パッド（３５）と、該ワイヤボンディングパッド（３５
   ）及び該半田接合部（３３）のそれぞれに電気的接続さ
   れ且つ改造時にカットするためのパターンカット部（３
   ６）とを有することを特徴とする半導体素子の搭載構造
   。
2. （２）上記キャリア（３０）は、該キャリア（３０）の
   表面に整合終端用抵抗（４０）が形成されていることを
   特徴とする特許請求の範囲第１項記載の半導体素子の搭
   載構造。
3. （３）上記キャリア（３０）の該多層プリント基板（１
   ０）への搭載面（３１）において、該半田接合部（３３
   ）はマトリクス状に配置されており、 上記キャリア（３０）の該ＬＳＩチップ実装面（３２）
   において、該チップピン搭載パッド（３４）はマトリク
   ス状に配置してあることを特徴とする特許請求の範囲第
   １項記載の半導体素子の搭載構造。