JPH04137692A - プリント基板の改造方法 - Google Patents

プリント基板の改造方法

Info

Publication number
JPH04137692A
JPH04137692A JP2257524A JP25752490A JPH04137692A JP H04137692 A JPH04137692 A JP H04137692A JP 2257524 A JP2257524 A JP 2257524A JP 25752490 A JP25752490 A JP 25752490A JP H04137692 A JPH04137692 A JP H04137692A
Authority
JP
Japan
Prior art keywords
pad
printed circuit
circuit board
remodeling
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2257524A
Other languages
English (en)
Other versions
JPH0695593B2 (ja
Inventor
Mikio Nishihara
西原　幹雄
Akio Murase
村瀬　曄生
Kiyotaka Seyama
清隆 瀬山
Kiyoshi Kuwabara
清 桑原
Osamu Oshima
大嶋　修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2257524A priority Critical patent/JPH0695593B2/ja
Priority to US07/766,244 priority patent/US5181317A/en
Publication of JPH04137692A publication Critical patent/JPH04137692A/ja
Publication of JPH0695593B2 publication Critical patent/JPH0695593B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49716—Converting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【概要】
コンピュータ等の高性能電子機器に使用されるプリント
基板の改造方法に関し、 高密度のピンピッチに対応可能であり、かつ信転性の高
いプリント基板の改造方法を提供することを目的とし、 改造対象であるＬＳＩのリードに対応するプリント基板
上の素子実装用パッドを内層から切り離して該素子実装
用パッドの接続先を変更するプリント基板の改造方法に
おいて、 前記改造対象のＬＳＩのリードと素子実装用パッドとの
間に薄板絶縁体を挿入して内層との切り離しを行うよう
に構成する。
【産業上の利用分野】
本発明は、コンピュータ等の高性能電子機器に使用され
るプリント基板の改造方法に関するものである。 ＬＳＩの集積度の向上に伴って、ＬＳＩが搭載され、Ｌ
ＳＩ間の配線を収容するプリント基板に対する高密度化
への要求は益々厳しくなってきており、特に、超大型コ
ンピュータやスーパーコンピュータに使用されるプリン
ト基板は、論理設計上、製造プロセス上、両面で非常に
複雑化してきている。 このような事情の下、基板の製造不良の救済や設計変更
に容易に対応することができるプリント基板の改造方法
が求められている。
【従来の技術】
従来、プリント基板の改造方法としては、第６図に示す
ものが提案されている。 基板３上に形成される素子実装用パッド４と、ヴイアあ
るいはスルーホール１２を介して内層５に接続されるヴ
イアバッド、あるいはスルーホールランド１３との間に
は、パターンカット部１４とワイヤボンディングパッド
１５が配置されており、布線変更に対しては、パターン
カット部１４を切断することによりワイヤポンディング
パッド１５、および素子実装用パッド４を内層５から切
り離し、ワイヤポンディングパッド１５を利用してディ
スクリートワイヤ８を引き回すことにより対応が取られ
る。 第７図は他の改造方法を示すもので、各ＬＳ１１．１・
・・のＩ１０ピン２．２・・・に対応して設けられる素
子実装用パッド４（ビンパッド）に対してヴイアバッド
１６とワイヤポンディングパッド１５とが接続され、布
線変更は、まずヴイアバッド１６とビンパッドとを接続
するパターンカット部１４をレーザ等により切断して内
層５から切り離し、次いで、ワイヤポンディングパッド
１５と中継パッド１７間をシングルワイヤ８で布線し、
この後、中継パッド１７から布線変更先の中継パッド１
７にツインリード等、特性インピーダンスを整合させた
ワイヤで布線することにより実現される。
【発明が解決しようとする課題】
しかし、前者のものにあっては、ＬＳＩＩの全てのＩ１
０ビン２に対して上述した構造が必要となるために、改
造エリアが大きくなる結果、ＬＳＩＩ間の距離が広がっ
てプリント基板３上の信号遅延が大きくなり、機器の性
能を低下させるという重大な欠点を有するものであった
。 また、後者のものは、ＬＳＩＩの周辺には中継パッド１
７のみを設置すれば足りるために、改造エリアを小型化
することはできるものの、マトリクス状に配置されたビ
ンパッド４の間にパターンカット部１４、ヴイアバッド
１６、ワイヤポンディングパッド１５を配置しなければ
ならず、ビンピッチの小型化に限界が生しる上に、レー
ザによるパターンカット部１４の切断は、メタル残りや
、層間絶縁層として配置される下地ポリイミドの炭化、
あるいは下層パターンへのダメージ等による品質低下の
虞があるという欠点を有するものであった。 本発明は、以上の欠点を解消すべくなされたものであっ
て、高密度のビンピッチに対応可能であり、かつ信顧性
の高いプリント基板の改造方法を提供することを目的と
する。
【課題を解決するための手段】
本発明によれば上記目的は、実施例に対応する第１図に
示すように、 改造対象であるＬＳＩＩのり一ド２に対応するプリント
基板３上の素子実装用バ・ンド４を内層５から切り離し
て該素子実装用パッド４の接続先を変更するプリント基
板の改造方法において、前記改造対象のＬＳＩＩのリー
ド２と素子実装用パッド４との間に薄板絶縁体６を挿入
して内層５との切り離しを行うプリント基板の改造方法
を提供することにより達成される。 この場合、薄板絶縁体６は、各素子実装用パッド４に対
応する個片であって、その表面に形成した導体層７は、
ディスクリートワイヤ８をボンディングするワイヤボン
ディング部９とＬＳＩＩのリード２に対応する素子実装
用バッド部ｌＯとからなるよう北構成することもでき、 さらに、薄板絶縁体６は、第３図に示すように、少なく
とも基板上のＬ　Ｓ、　Ｉ　１搭載領域を覆う大きさで
、かつ、非改造対象リード２に対応する孔１１を有する
シート体であってもよい。
【作用】
本発明において、プリント基板３の改造時に必要な素子
実装用バッド４の内層５からの切り離しは、該素子実装
用バッド４とＬＳＩＩのリード２との間に薄板絶縁体６
を介在させることによりなされる。 この結果、内層５からの切り離しにレーザによるパター
ンカットの必要がなくなり、改造時におけるプリント基
板３へのダメージが避けられる。 さらに、プリント基板３には、予めワイヤポンディング
パッド１５等を形成しておく必要がないために、高密度
のビンピッチへの対応が可能となる。
【実施例】
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図は本発明の第１実施例を示すもので、図中４はＰ
ＧＡ（ＰＩＮ　　ＧＲＩＤ　　ＡＲＲＡＹ）タイプのＬ
ＳＩＩのＩ１０ビン２に対応してプリント基板３上に形
成されるビンバッド４（素子実装用バッド）であり、本
発明が適用されるプリント基板３は、これらのビンバッ
ド４のみが単独で設けられ、パターンカット部１４を有
しない。 かかるプリント基板３の改造は、上記ビンバッド４上に
補修用バッド６を貼着することにより行われる。この補
修用バッド６は、絶縁体１８の表面に導体層７を形成し
たもので、例えば表面に導体層７を形成した厚さ１０ミ
クロン程度のポリイミド薄膜フィルムに打ち抜き加工を
施してすことにより製造され、ビンバッド４と路間−の
径を有する素子実装用パッド部１０の先端にワイヤボン
ディング部９を膨隆させて平面視略瓢箪形状に形成され
ている。また、この補修用バッド６に形成される導体層
７は、望ましくは、半田濡れ性が良好であり、さらに、
素子実装用パッド部１０とワイヤボンディング部９の境
界には、ソルダダムが設けられる。 したがってこの実施例においてプリント基板３を改造す
る際には、先ず、改造対象のビンバッド４上に補修用バ
ッド６を貼着した後、該補修用バッド６の素子実装用パ
ッド部１０にＬＳＩＩのＩ１０ビン２を接合する。これ
により、改造対象のＩ１０ビン２は、ヴイア１９を介し
て接続される内層５と切り離され、次いで、補修用バッ
ド６のワイヤボンディング部９と図示しない中継バッド
１７とをシングルワイヤ８により布線することにより、
基板改造がなされる。 この場合、微少な補修用パッド６を必要な箇所のみに配
置するために、第２図に示すような治具２０を使用する
ことも可能である。この治具２０には、ビンバッド４の
配置パターンと同一のパターンで補修用バッド６と同形
の孔１１が多数穿孔１１されており、改造時には、補修
対象位置に対応する孔１１にのみ補修用バッド６が嵌め
込まれ、仮固定される。各補修用バッド６の裏面、ある
いは補修対象のビンバッド４上には、予め接着層が形成
されており、治具２０をプリント基板３上に載せること
により、補修用パッド６ばビンバッド４上に接着され、
この後、治具２０を取り除くと、補修用バッド６のみが
ビンバッド４上に残留し、該補修用バッド６の供給がな
される。 第３図は、本発明の第二実施例を示すものであり、図中
４はヴイア１９を介して内層５に接続されるビンバッド
４．６ば補修用シートである。補修用シート６は、第４
図に示すように、例えばポリイミド薄膜フィルム２１上
にビンバッド４の配置パターンと同一のパターンで導体
層７を薄膜工程により形成したもので、基板３の改造に
当たっては、改造対象のビンパッド４に対応する部位の
みを除いて、他の導体層７ば、パンチングにより予め打
ち抜かれる。 プリント基板３の改造は、先ず、上述したように改造対
象のビンパッド４に対応する部位のみを残して他の導体
層７を打ち抜いた補修用シート６を基板上に載置し、こ
の後、ＬＳＩＩを基板上に搭載することによりなされる
。ＬＳＩＩの搭載時に、該ＬＳＩＩの改造対象でないＩ
１０ビン２″は、補修用シート６の孔１１から基板上の
ビンバッド４を臨む位置に位置するとともに、改造対象
のＩ１０ビン２ば、補修用シート６上面の導体層７の素
子実装用パッド部１０に乗り上げることとなり、これに
続く半田付は工程において、改造対象以外のＩ１０ビン
２′は基板３上のビンバッド４に、改造対象のＩ１０ビ
ン２ば補修用シート６の導体層７に接合される。 なお、この場合、基板側に位置決め用の半田ハンプを形
成するとともに、補修用シート６側に上記半田バンブが
嵌入する位置決め穴２２を設けておけば、補修用シート
６の装着位置を正確に管理することができる。さらに、
上述した実施例における補修用シート６は、改造対象位
置以外の導体層７をパンチングにより打ち抜くことによ
り形成されているが、この他に、予め全てのビンバッド
４に対応する孔１１、ＩＩ・・・を穿孔しておき、第５
図に示すように、改造対象部位のみを表面に導体層７を
形成した個片により埋めるようにしてもよい。 以上のようにしてＬＳＩＩを基板および補修用シート６
上に実装した後、導体層７のワイヤボンディング部９と
図示しない中継パッド１７とをディスクリートワイヤ８
により布線することにより改造作業が完了するが、補修
用シート６上に予め引き出し配線をプリントしておくこ
とも可能である。 なお、以上においては、ＰＧＡタイプのＬＳｌｌに対応
した改造方法について述べたが、フラットパッケージタ
イプ等、種々のＬＳＩＩに対応させることができる。
【発明の効果】
以上の説明から明らかなように、本発明によるプリント
基板の改造方法によれば、改造後の動作信頼性を向上さ
せることができ、かつビンピッチの高密度化にも対応す
ることができる。
【図面の簡単な説明】
第１図は本発明の実施例を示すもので、（ａ）は素子実
装用パッドを介在させる状態を示す斜視図、 （ｂ）はその断面図、 第２図は改造用パッドの装着治具を示す図、第３図は本
発明の第二実施例を示すもので、（ａ）は補修用シート
を示す図、 （ｂ）は補修用シートの装着状態の断面図、第４図は補
修用シートの製造方法を示す図、第５図は他の製造方法
を示す図、 第６図は従来例を示す図で、 （ａ）は断面図、 （ｂ）は要部平面図、 第７図は他の従来例を示す図で、 （ａ）は側面図、 （ｂ）は要部平面図である。 図において、 ｌ・・・ＬＳＩ。 ２．２　　・　・　・　リード、 ３・・・プリント基板、 ４・・・素子実装用パッド、 ５・・・内層、 ６・・・薄板絶縁体、 ７・・・導体層、 ８・・・ディスクリートワイヤ、 ９・・・ワイヤボンディング部、 １０・・・・素子実装用パッド部、 １１・・・孔である。

Claims (1)

  1. 【特許請求の範囲】 〔１〕改造対象であるＬＳＩ（１）のリード（２）に対
    応するプリント基板（３）上の素子実装用パッド（４）
    を内層（５）から切り離して該素子実装用パッド（４）
    の接続先を変更するプリント基板の改造方法において、 前記改造対象のＬＳＩ（１）のリード（２）と素子実装
    用パッド（４）との間に薄板絶縁体（６）を挿入して内
    層（５）との切り離しを行うプリント基板の改造方法。 〔２〕前記薄板絶縁体（６）は、各素子実装用パッド（
    ４）に対応する個片であって、その表面に形成した導体
    層（７）は、ディスクリートワイヤ（８）をボンディン
    グするワイヤボンディング部（９）とＬＳＩ（１）のリ
    ード（２）に対応する素子実装用パッド部（１０）とか
    らなる請求項１記載のプリント基板の改造方法。 〔３〕前記薄板絶縁体（６）は、少なくとも基板（３）
    上のＬＳＩ搭載領域を覆う大きさで、かつ、非改造対象
    リード（２’）に対応する孔（１１）を有するシート体
    であることを特徴とする請求項１記載のプリント基板の
    改造方法。
JP2257524A 1990-09-28 1990-09-28 プリント基板の改造方法 Expired - Lifetime JPH0695593B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2257524A JPH0695593B2 (ja) 1990-09-28 1990-09-28 プリント基板の改造方法
US07/766,244 US5181317A (en) 1990-09-28 1991-09-27 Method of making an engineering change to a printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2257524A JPH0695593B2 (ja) 1990-09-28 1990-09-28 プリント基板の改造方法

Publications (2)

Publication Number Publication Date
JPH04137692A true JPH04137692A (ja) 1992-05-12
JPH0695593B2 JPH0695593B2 (ja) 1994-11-24

Family

ID=17307495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2257524A Expired - Lifetime JPH0695593B2 (ja) 1990-09-28 1990-09-28 プリント基板の改造方法

Country Status (2)

Country Link
US (1) US5181317A (ja)
JP (1) JPH0695593B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284599A (ja) * 2008-05-20 2009-12-03 Autonetworks Technologies Ltd 回路構成体及び電気接続箱
JP2010219364A (ja) * 2009-03-18 2010-09-30 Nec Corp プリント配線基板の改造方法および改造済プリント配線基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455461A (en) * 1992-09-21 1995-10-03 Fujitsu Limited Semiconductor device having reformed pad
JP3150527B2 (ja) * 1994-04-04 2001-03-26 富士通株式会社 プリント配線板の改造支援装置
US6492598B1 (en) * 1995-11-30 2002-12-10 Micron Technology, Inc. Printed circuit board assembly and method for making a printed circuit board assembly
US6009619A (en) * 1996-08-19 2000-01-04 International Business Machines Corporation Process for manufacturing an electronic circuit card
US6369334B1 (en) 1996-08-19 2002-04-09 International Business Machines Corporation Printed circuit board with wire adds and component adds having 7-shaped and semicircular terminations
GB0027510D0 (en) * 2000-11-10 2000-12-27 Secr Defence Surface with varying electrical or magnetic properties
US7299102B2 (en) * 2004-12-02 2007-11-20 Norman Ken Ouchi Method and system for engineering change implementation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3294951A (en) * 1963-04-30 1966-12-27 United Aircraft Corp Micro-soldering
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPH0727921B2 (ja) * 1987-07-31 1995-03-29 日本電気株式会社 半導体装置の製造方法
US5001829A (en) * 1990-01-02 1991-03-26 General Electric Company Method for connecting a leadless chip carrier to a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284599A (ja) * 2008-05-20 2009-12-03 Autonetworks Technologies Ltd 回路構成体及び電気接続箱
JP2010219364A (ja) * 2009-03-18 2010-09-30 Nec Corp プリント配線基板の改造方法および改造済プリント配線基板

Also Published As

Publication number Publication date
JPH0695593B2 (ja) 1994-11-24
US5181317A (en) 1993-01-26

Similar Documents

Publication Publication Date Title
US6028358A (en) Package for a semiconductor device and a semiconductor device
US5715144A (en) Multi-layer, multi-chip pyramid and circuit board structure
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
EP1111676A2 (en) Unit interconnection substrate for electronic parts
US6504244B2 (en) Semiconductor device and semiconductor module using the same
US20080043447A1 (en) Semiconductor package having laser-embedded terminals
US6507118B1 (en) Multi-metal layer circuit
US6372543B1 (en) Wrap-around interconnect for fine pitch ball grid array
US6379996B1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JPH04137692A (ja) プリント基板の改造方法
JP2500785B2 (ja) 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置
US6844219B2 (en) Semiconductor device and lead frame therefor
KR100346899B1 (ko) 반도체장치 및 그 제조방법
KR20010011310A (ko) 적층 패키지의 제조 방법
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP3251810B2 (ja) 集積回路装置の実装方法
JP2728074B2 (ja) テープキャリアパッケージのスタック構造
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JPH0645763A (ja) 印刷配線板
JPS63126258A (ja) 半導体装置
JP3152527B2 (ja) 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置
JPH02252248A (ja) 半導体装置の製造方法
JPH08274425A (ja) プリント配線板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 16

EXPY Cancellation because of completion of term