JPS63158909A - 平均値に依在しない2進信号を発生する方法および装置 - Google Patents
平均値に依在しない2進信号を発生する方法および装置Info
- Publication number
- JPS63158909A JPS63158909A JP62248232A JP24823287A JPS63158909A JP S63158909 A JPS63158909 A JP S63158909A JP 62248232 A JP62248232 A JP 62248232A JP 24823287 A JP24823287 A JP 24823287A JP S63158909 A JPS63158909 A JP S63158909A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- binary
- circuit
- binary signal
- average value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000000737 periodic effect Effects 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 230000010354 integration Effects 0.000 claims 3
- 239000000470 constituent Substances 0.000 claims 1
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 description 10
- 230000002123 temporal effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
- H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の関連する技術分野
本発明は、1つの2進化閾値に関してアナログ信号音2
進化することにより平均値に依存しない2進信号を発生
する方法ならびにこの方法を実施する装置に関する。
進化することにより平均値に依存しない2進信号を発生
する方法ならびにこの方法を実施する装置に関する。
従来技術
アナログ信号の2進化は、アナログ信号を2進化閾値と
比較して、2進化閾値を越えると2進信号に一方の信号
値ン割当て、2進閾値を下回ると2進信号に他方の信号
値を割当てることによって行なわれる。周期的に標本化
される2進化号は、アナログ信号の代わりにアナログ信
号の周期的標本化値を2進化闇値と比較するか又は、ア
ナログ信号の2進化により得られた2進信号Y周期的に
走査することによって得られる。いずれの場合も2進信
号は、アナログ信号の2進化閾値に関する極性ないし正
負の符号な表わすのみである。
比較して、2進化閾値を越えると2進信号に一方の信号
値ン割当て、2進閾値を下回ると2進信号に他方の信号
値を割当てることによって行なわれる。周期的に標本化
される2進化号は、アナログ信号の代わりにアナログ信
号の周期的標本化値を2進化闇値と比較するか又は、ア
ナログ信号の2進化により得られた2進信号Y周期的に
走査することによって得られる。いずれの場合も2進信
号は、アナログ信号の2進化閾値に関する極性ないし正
負の符号な表わすのみである。
信号の極性のみ用いた信号評価方法では、多くの場合信
号が平均値と無関係であることが萌提となっている。ア
ナログ信号が「平均値と無関係」とは、直流信号成分(
直流値)がゼロであるという意味であり、つま9波形図
においてゼロラインの上方と下方で信号面積が同じであ
るのと同義である。2進信号が「平均値と無関係である
こと」は、これに対して、2進信号が一方ないし他方の
状態を取る時間全体が平均して同じ大きさであることを
いう。周期的2進信号では、これは、2進信号の両状態
が同じ頻度で現われることと同義である。つまりこの場
合は時間的平均値であり、直流信号成分により決定され
る電圧平均値ではない。その場合その直流信号成分によ
り決まる電圧平均値とは、上記のような意味の(時間的
)平均値とは無関係な2進信号の場合でも通常ゼロとに
異なる大きさのものである。
号が平均値と無関係であることが萌提となっている。ア
ナログ信号が「平均値と無関係」とは、直流信号成分(
直流値)がゼロであるという意味であり、つま9波形図
においてゼロラインの上方と下方で信号面積が同じであ
るのと同義である。2進信号が「平均値と無関係である
こと」は、これに対して、2進信号が一方ないし他方の
状態を取る時間全体が平均して同じ大きさであることを
いう。周期的2進信号では、これは、2進信号の両状態
が同じ頻度で現われることと同義である。つまりこの場
合は時間的平均値であり、直流信号成分により決定され
る電圧平均値ではない。その場合その直流信号成分によ
り決まる電圧平均値とは、上記のような意味の(時間的
)平均値とは無関係な2進信号の場合でも通常ゼロとに
異なる大きさのものである。
、発明が解決しようとする間趙点
平均値とは無関係な信号を得るという要求を、満たすた
めに従来はアナログ信号が2進化の前に直流信号成分の
抑圧のために高域濾波されていた。この方法は様々な欠
点を有する。先ず、高域濾波は、2進信号の両信号値が
同じ総時間数を有するように、つまりそれ自体が時間的
に平均値に依存しないひいては情報内容を最大限有する
ようにすることが確実に行なわれ得るの゛ではない。さ
らにアナログチャネルにおいて非直線性またはオフセッ
ト(シフト)が生ずると、信号平均値は2進化閾値に対
して相対的に変化するので、2進信号の両信号値開の切
換の時点がシフトする。相関法ではこれは誤相関をまね
く。
めに従来はアナログ信号が2進化の前に直流信号成分の
抑圧のために高域濾波されていた。この方法は様々な欠
点を有する。先ず、高域濾波は、2進信号の両信号値が
同じ総時間数を有するように、つまりそれ自体が時間的
に平均値に依存しないひいては情報内容を最大限有する
ようにすることが確実に行なわれ得るの゛ではない。さ
らにアナログチャネルにおいて非直線性またはオフセッ
ト(シフト)が生ずると、信号平均値は2進化閾値に対
して相対的に変化するので、2進信号の両信号値開の切
換の時点がシフトする。相関法ではこれは誤相関をまね
く。
本発明の課題は、アナログ信号の2進化の際に非直線性
またにオフセットがアナログチャネルにおいて生じても
、常に平均値に依存しない2進信号が生ずるようにする
ことにある。
またにオフセットがアナログチャネルにおいて生じても
、常に平均値に依存しない2進信号が生ずるようにする
ことにある。
問題点を解決するための手段
この課題は本発明によれば、アナログ信号の2進化によ
り得られた2進信号を2進信号の両信号レベル間の平均
値に相応する設定値信号と比較してその偏差を検出し、
該偏差値’a−積分し、積分された偏差に相応する信号
で、アナログ信号の2進閾値に対する相対的位置をシフ
トさせて、偏差の平均値をゼロに調整することにより達
成される。
り得られた2進信号を2進信号の両信号レベル間の平均
値に相応する設定値信号と比較してその偏差を検出し、
該偏差値’a−積分し、積分された偏差に相応する信号
で、アナログ信号の2進閾値に対する相対的位置をシフ
トさせて、偏差の平均値をゼロに調整することにより達
成される。
本発明の方法の有利な実施例が実施態様項記載の構成に
より得られる。
より得られる。
本発明の方法を実施する装置は、2進化すべきアナログ
信号を受は取り、出力側に2進信号を送出する2進化回
路を備えており、該2進化回路の出力側に調整回路が接
続されており、該調整回路は、第1入力端に2進信号を
受は取り第2入力端に設定値信号を受は取る差動積分器
を含んでいる構成により実現される。
信号を受は取り、出力側に2進信号を送出する2進化回
路を備えており、該2進化回路の出力側に調整回路が接
続されており、該調整回路は、第1入力端に2進信号を
受は取り第2入力端に設定値信号を受は取る差動積分器
を含んでいる構成により実現される。
実施例
次に本発明の実施例を1面に基づき詳細に説明する。
第1図に示す本発明の方法を実施する装置の第1の実施
例を示す回路は入力端子10.1を、時間的に変化する
1つのアナログ信号x(t)を受信し、出力側12に2
進信号8xを送出し、この2進信号はアナログ信号Qt
)の2進化により得られる。2進信号8xハ単に2つの
信号値を取り得るものであり、通常の専門用語でこれら
の値tmHレベルおよびLレベルと称される。
例を示す回路は入力端子10.1を、時間的に変化する
1つのアナログ信号x(t)を受信し、出力側12に2
進信号8xを送出し、この2進信号はアナログ信号Qt
)の2進化により得られる。2進信号8xハ単に2つの
信号値を取り得るものであり、通常の専門用語でこれら
の値tmHレベルおよびLレベルと称される。
アナログ信号x(t)は、加算増幅器14の反転入力側
に加算抵抗13″4を介して加えられ、加算増幅器の帰
還回路には増幅率を決める抵抗15が設けられている。
に加算抵抗13″4を介して加えられ、加算増幅器の帰
還回路には増幅率を決める抵抗15が設けられている。
入力側10.11と加算増幅器14との間の接続路には
第1の変換素子16が接続されている。
第1の変換素子16が接続されている。
加算増幅器14の出力側は閾値比較器17の信号入力側
17&に接続されており、この比較器の基準入力側17
t)には閾値電圧U6が加わる。加算増幅器14と閾値
比較器17との間の接続路には第2の変換素子18が設
けられている。
17&に接続されており、この比較器の基準入力側17
t)には閾値電圧U6が加わる。加算増幅器14と閾値
比較器17との間の接続路には第2の変換素子18が設
けられている。
閾値比較器11は、信号入力側17aに加わる信号が閾
値電圧U8を上回るとき出力信号がLレベルになり且つ
信号入力側17&に加わる信号が閾値電圧Us Y下回
るとき出力信号がHレベルになるように構成されている
。従って閾値比較器17が、場合により変換ないし伝達
素子16および18によって変換処理されたアナログ信
号X(りの2進化作用をし、この比較器の出力信号が2
進信号8xを示す。この2進信号axはアナログ信号の
、閾値電圧U8により決められる2進閾値に関する極性
ないし正負の符号ン示している。
値電圧U8を上回るとき出力信号がLレベルになり且つ
信号入力側17&に加わる信号が閾値電圧Us Y下回
るとき出力信号がHレベルになるように構成されている
。従って閾値比較器17が、場合により変換ないし伝達
素子16および18によって変換処理されたアナログ信
号X(りの2進化作用をし、この比較器の出力信号が2
進信号8xを示す。この2進信号axはアナログ信号の
、閾値電圧U8により決められる2進閾値に関する極性
ないし正負の符号ン示している。
2進信号8xの両レベルは任意に選択可能である。多く
の場合Lレベルはゼロレベル(アース電位)に相当し、
Hレベルはアース電位に対して正の電位に相当する。し
かしこのような選択は必須のものではない。
の場合Lレベルはゼロレベル(アース電位)に相当し、
Hレベルはアース電位に対して正の電位に相当する。し
かしこのような選択は必須のものではない。
2進信号の評価、殊に極性信号の評1dnのための多く
の方法では、2進信号が平均値に依存しないことが前提
となっている。[平均値に依存しない」とは、2進信号
の両方の取り得る信号値が平均して同じ持続時間を有す
るということである。つまり2通信号の「平均値に依存
しない」とは時間的平均値に関しており、通常の意味で
の「電圧平均値」とは異なっている。しかし、これら両
平均値間には一義的関連性がある。
の方法では、2進信号が平均値に依存しないことが前提
となっている。[平均値に依存しない」とは、2進信号
の両方の取り得る信号値が平均して同じ持続時間を有す
るということである。つまり2通信号の「平均値に依存
しない」とは時間的平均値に関しており、通常の意味で
の「電圧平均値」とは異なっている。しかし、これら両
平均値間には一義的関連性がある。
つまり、2通信号は、電圧平均値がHレベルとLレベル
のちょうど真中にあるときに時間的に平均値に依存しな
い。
のちょうど真中にあるときに時間的に平均値に依存しな
い。
図示の回路では、2通信号に安来されている「時間的平
均値に依存しない特性」は調整回路20により達成され
る。調整回路20は差動積分器21を備えており、この
差動積分器は、その反転入力側にに続された帰還接続路
にコンデンサ23を有する演算増幅器22により形成さ
れている。反転入力側には閾値比較器11の出力信号が
バッファ素子24と抵抗25とを介して加えられる。演
算増幅器22の出力側は加算抵抗26を介して加算増幅
益140反転入力側に接続されている。
均値に依存しない特性」は調整回路20により達成され
る。調整回路20は差動積分器21を備えており、この
差動積分器は、その反転入力側にに続された帰還接続路
にコンデンサ23を有する演算増幅器22により形成さ
れている。反転入力側には閾値比較器11の出力信号が
バッファ素子24と抵抗25とを介して加えられる。演
算増幅器22の出力側は加算抵抗26を介して加算増幅
益140反転入力側に接続されている。
演算増幅器22の非反転入力側には閾値電圧UMが加わ
っている。差動積分器21は、設定値電圧と2通信号e
xとの間の差を積分し、出力側にこの差に比例して変化
する値の直流電圧iを送出する。この直流電圧iは加算
増幅器14においてアナログ信号に加算される。直流電
圧は、2通信号BKの平均値韮−が設定値電圧UMより
も大きいときに負の極性に変化し、平均値8xが設定値
電圧UMより小さいときに正の極性に変化する。この直
流電圧iの加算により、アナログ信号は2進化の前に直
流信号成分を1畳されるので、アナログ信号の平均値は
2進化閾値に対してシフトされる。このアナログ信号の
平均値のシフトは、2通信号8xの信号値間の切換に作
用するので、2通信号BKの時間的平均値を決める閉じ
た調整ループが生じる。
っている。差動積分器21は、設定値電圧と2通信号e
xとの間の差を積分し、出力側にこの差に比例して変化
する値の直流電圧iを送出する。この直流電圧iは加算
増幅器14においてアナログ信号に加算される。直流電
圧は、2通信号BKの平均値韮−が設定値電圧UMより
も大きいときに負の極性に変化し、平均値8xが設定値
電圧UMより小さいときに正の極性に変化する。この直
流電圧iの加算により、アナログ信号は2進化の前に直
流信号成分を1畳されるので、アナログ信号の平均値は
2進化閾値に対してシフトされる。このアナログ信号の
平均値のシフトは、2通信号8xの信号値間の切換に作
用するので、2通信号BKの時間的平均値を決める閉じ
た調整ループが生じる。
設定値電圧UMは、調整によって2進出力信号8xのH
レベルとLレベルとが平均して各々同じ総時間とみなせ
るようになるように定められている。平均してHレベル
とLレベルとが同じ総時間となる2通信号の電圧平均値
に、HレベルとLレベルのちょうど中間にある。Hレベ
ルの電圧”k UHで示し、Lレベルの電圧なULで示
せば、次式が成シ立つ。
レベルとLレベルとが平均して各々同じ総時間とみなせ
るようになるように定められている。平均してHレベル
とLレベルとが同じ総時間となる2通信号の電圧平均値
に、HレベルとLレベルのちょうど中間にある。Hレベ
ルの電圧”k UHで示し、Lレベルの電圧なULで示
せば、次式が成シ立つ。
演算増幅器22の非反転入力側の設定ffLit圧UM
がこの値を有するとき、閾値比較器17の出力側での調
整作用により2通信号8xが生じ、その電圧平均値は設
定値電圧UMと同じである。
がこの値を有するとき、閾値比較器17の出力側での調
整作用により2通信号8xが生じ、その電圧平均値は設
定値電圧UMと同じである。
これに、2通信号8xがHレベルを有する総時間が、平
均して、Lレベルン有する総時間と同じであることvh
味する。このとき2通信号8xは時間的に平均値に依存
しない。
均して、Lレベルン有する総時間と同じであることvh
味する。このとき2通信号8xは時間的に平均値に依存
しない。
設定値電圧UMに任意の方法で発生することができるが
、第1図には設定値電圧UMの発生装置として殊に有利
な装置を示した。この装置は、Dフリップフロップ2T
χ伽え、そのクロック入力側には周期的クロックパルス
列が加わる。Dフリップフロップの出力11111蚕は
その入力側りと接続されている。D7リツプフロツゾは
公知のようにクロック入力側にパルスが加わるたびに、
入力側りに加わっている信号値により決まる状態になる
ので、図示のように接続構成されたDフリップフロップ
は各クロックパルスごとにその状態を切換える。従って
、Dフリップ70ッ7’27の出力側Qには方形パルス
列iE現われ、この方形パルス列の繰返し周波数はクロ
ックパルスの繰返し周波数の半分に等しい。
、第1図には設定値電圧UMの発生装置として殊に有利
な装置を示した。この装置は、Dフリップフロップ2T
χ伽え、そのクロック入力側には周期的クロックパルス
列が加わる。Dフリップフロップの出力11111蚕は
その入力側りと接続されている。D7リツプフロツゾは
公知のようにクロック入力側にパルスが加わるたびに、
入力側りに加わっている信号値により決まる状態になる
ので、図示のように接続構成されたDフリップフロップ
は各クロックパルスごとにその状態を切換える。従って
、Dフリップ70ッ7’27の出力側Qには方形パルス
列iE現われ、この方形パルス列の繰返し周波数はクロ
ックパルスの繰返し周波数の半分に等しい。
その際方形パルス列において各方形パルスの持続時間は
、2つのパルス間の各パルス休止期間の持続時間と正確
に等しい。つまり方形パルス列は1:1のオンオフ比を
有する。Dフリップフロップを上記のように分周段とし
て用いることは公知である。本発明において、Dフリッ
プフロップは方形パルス発生器として用いられる。
、2つのパルス間の各パルス休止期間の持続時間と正確
に等しい。つまり方形パルス列は1:1のオンオフ比を
有する。Dフリップフロップを上記のように分周段とし
て用いることは公知である。本発明において、Dフリッ
プフロップは方形パルス発生器として用いられる。
D7リツプフロツプ2Tの出力1111Q jcバッフ
ァ素子28y!′介して抵抗29およびコンデンサ30
から成る積分RC累子に接続されている。。
ァ素子28y!′介して抵抗29およびコンデンサ30
から成る積分RC累子に接続されている。。
RC索子のタップには演算増幅器22の非反転入力側が
接続されている。
接続されている。
両バッファ累子24および28は、集積ディれらは例え
ば2つの同じ集積回路に構成されたバッファ増幅器また
はインバータである。このような構成により、両バッフ
ァ累子24および28の2進出力信号[HレベルとLレ
ベルとZ全く同じ条件のもとに有するようになり、この
レベルは製造公差や電圧装動または外部の影響に依存し
なくなる。
ば2つの同じ集積回路に構成されたバッファ増幅器また
はインバータである。このような構成により、両バッフ
ァ累子24および28の2進出力信号[HレベルとLレ
ベルとZ全く同じ条件のもとに有するようになり、この
レベルは製造公差や電圧装動または外部の影響に依存し
なくなる。
バッファ素子28の出力信号U、HレベルとLレベルと
暑交互に、各々全く同じ期間の間荷する。積分RC累子
29.30のコンデンサ30には従って、Hレベルの電
圧UHとLレベルの電圧ULとの間の予め与えられた電
圧平均値に正確に一致する電圧UMが生じる。調整回路
20は2進化すべきアナログ信号の平均値をシフトさせ
て、バッファ素子24の出力側の2進信号がバッファ素
子28の出力側の出力信号と同じ電圧平均値を有するよ
うにする。つまりこの2進信号が平均してHレベルとL
レベルとン各々同じ持続時間の間荷するようにする。こ
れにより、2進信号8xが時間的に平均値に依存しない
ようにするという要求が満たされる。
暑交互に、各々全く同じ期間の間荷する。積分RC累子
29.30のコンデンサ30には従って、Hレベルの電
圧UHとLレベルの電圧ULとの間の予め与えられた電
圧平均値に正確に一致する電圧UMが生じる。調整回路
20は2進化すべきアナログ信号の平均値をシフトさせ
て、バッファ素子24の出力側の2進信号がバッファ素
子28の出力側の出力信号と同じ電圧平均値を有するよ
うにする。つまりこの2進信号が平均してHレベルとL
レベルとン各々同じ持続時間の間荷するようにする。こ
れにより、2進信号8xが時間的に平均値に依存しない
ようにするという要求が満たされる。
上記の回路の特に有利な点は、アナログチャネルにおけ
る意図的または意図しない非直線性に無関係に平均値に
依存しない特性が得られることである。従って、調整区
間の前に変換素子16を、または調整区間中に変換素子
18を挿入することが何ら支障なく可能である。その際
これら変換素子の各々は振幅−伝達関数の任意の非直線
性を有することができる。ただし、経過がモノトーンに
上昇ないし下降しなければならないという限定だけはあ
る。その際、調整ループの極性が正しい@能の方向を保
っているかどうか注意しなければならない。
る意図的または意図しない非直線性に無関係に平均値に
依存しない特性が得られることである。従って、調整区
間の前に変換素子16を、または調整区間中に変換素子
18を挿入することが何ら支障なく可能である。その際
これら変換素子の各々は振幅−伝達関数の任意の非直線
性を有することができる。ただし、経過がモノトーンに
上昇ないし下降しなければならないという限定だけはあ
る。その際、調整ループの極性が正しい@能の方向を保
っているかどうか注意しなければならない。
以上の回路は更に、平均値の修正の他にオフセット電圧
、すなわち加算増幅器14のオフセット電圧ならびに変
換素子18におけるオフセットシフトならびに閾値比較
器1Tのオフセット電圧などを、すべて調整により補償
することができるという有利な特性を有する。差動積分
器21のオフセット電圧だけはオフセット誤差として残
るが、これらはディジタルバッファ素子の出力レベルに
比べて小さく抑えることができる。従ってどの回路のオ
フセット補償も必要ない。
、すなわち加算増幅器14のオフセット電圧ならびに変
換素子18におけるオフセットシフトならびに閾値比較
器1Tのオフセット電圧などを、すべて調整により補償
することができるという有利な特性を有する。差動積分
器21のオフセット電圧だけはオフセット誤差として残
るが、これらはディジタルバッファ素子の出力レベルに
比べて小さく抑えることができる。従ってどの回路のオ
フセット補償も必要ない。
アナログ信号の周期的な2道標本化値が必要なので、閾
値比較器1Tの出力側に現われる2進信号を直接には使
えないという用途がある。
値比較器1Tの出力側に現われる2進信号を直接には使
えないという用途がある。
これは例えばディジタル極性相関の場合をそうであり、
その際も、周期的2進信号が平均値に依存しないように
するという要求がある。上記回路はこのような場合にも
、単に閾値比較器17に標本化回路を後置接続して調整
を標本化により得られた2進パルスに基づいて行うよう
にするだけで適切に用いることができる。
その際も、周期的2進信号が平均値に依存しないように
するという要求がある。上記回路はこのような場合にも
、単に閾値比較器17に標本化回路を後置接続して調整
を標本化により得られた2進パルスに基づいて行うよう
にするだけで適切に用いることができる。
第2図は、このような目的に適した第1−の回、路の変
形例を示す。第1図におけると同じ機能χ有するすべて
の回路部分は、第1図の回路の記号と同じ記号で示され
ており、それら回路部分についての説明は改めて行なわ
ない。
形例を示す。第1図におけると同じ機能χ有するすべて
の回路部分は、第1図の回路の記号と同じ記号で示され
ており、それら回路部分についての説明は改めて行なわ
ない。
第1図の回路との相異は、閾値比較器17の出力側がD
フリップフロップ31の入力側りに接続されており、こ
のDフリップフロップのクロック入力側にDフリップフ
ロップ2Tを制御するクロックパルス列が加わることに
ある。Dフリップフロップ31はクロックパルスごとに
、このクロックパルスの時点に生じている閾値比較器1
1の出力側の信号値により決まる状態になる。つまりD
フリップフロップ31はこの場合ディジタル標本化回路
を成している。Dフリップフロップ31の出力1411
Qvcは、従って、アナログ信号X(りから2進化によ
り導びき出されたHレベルとLレベルとの間で切換わる
2進信号が査び現われるが、ただし、今度は、レベル変
位の時点がもはや単に閾値比較器17によって決まるの
でなく、クロック信号によっても決まる。つまり2進信
号がHレベルまたはLしベルを有する時間区間はクロッ
ク信号の周期長の整数倍になる。
フリップフロップ31の入力側りに接続されており、こ
のDフリップフロップのクロック入力側にDフリップフ
ロップ2Tを制御するクロックパルス列が加わることに
ある。Dフリップフロップ31はクロックパルスごとに
、このクロックパルスの時点に生じている閾値比較器1
1の出力側の信号値により決まる状態になる。つまりD
フリップフロップ31はこの場合ディジタル標本化回路
を成している。Dフリップフロップ31の出力1411
Qvcは、従って、アナログ信号X(りから2進化によ
り導びき出されたHレベルとLレベルとの間で切換わる
2進信号が査び現われるが、ただし、今度は、レベル変
位の時点がもはや単に閾値比較器17によって決まるの
でなく、クロック信号によっても決まる。つまり2進信
号がHレベルまたはLしベルを有する時間区間はクロッ
ク信号の周期長の整数倍になる。
その他に第1図の回路に比べて異なることは、第2図に
は、両りフリツゾフロツゾ27および31自体が同じ集
積回路に形成されており、従ってバッファ素子24およ
び28の役割を引き受けることができるので、これらの
バッファ素子は省かれている。
は、両りフリツゾフロツゾ27および31自体が同じ集
積回路に形成されており、従ってバッファ素子24およ
び28の役割を引き受けることができるので、これらの
バッファ素子は省かれている。
差動積分器21は反転入力側にDフリツゾ70ツブ31
の出力側Qからの2進信号を受は取るので、調整回路2
0は、この2進信号がHレベルとLレベルとt平均して
各々同じ総時間だけ有するように調整する。このとき2
進信号は周期向に標本化されているので、このことは、
生じ得る2つの状態が平均して同じ頻度で生ずることと
同義である。従って2進信号に極性相関のための最大限
の情報を含むようになる。
の出力側Qからの2進信号を受は取るので、調整回路2
0は、この2進信号がHレベルとLレベルとt平均して
各々同じ総時間だけ有するように調整する。このとき2
進信号は周期向に標本化されているので、このことは、
生じ得る2つの状態が平均して同じ頻度で生ずることと
同義である。従って2進信号に極性相関のための最大限
の情報を含むようになる。
2進出力値号日XはDフリップフロップ31の出力9I
lIQから取出すか又は第2図に示すように、減結合ン
良くするために出力側石から取出子こともできる。
lIQから取出すか又は第2図に示すように、減結合ン
良くするために出力側石から取出子こともできる。
図示の回路装置は、使用される平均値に依存しない2進
信号の発生方法を妨げることなく種種異なる変形が可能
である。
信号の発生方法を妨げることなく種種異なる変形が可能
である。
例えば周期的に標本化される2道標本化値を、閾値比較
器17に後を接続された第2図のようなディジタル標本
化回路3をよって得る代わシに、閾値比較器17にアナ
ログ信号標本化回路を前置接続することによって得るこ
ともできる。この場合、閾値比較器17は完全なアナロ
グ信号を2進化するのでなく、アナログ標本化値だけを
2進化する。このとき閾値比較器17の出力信号は直ち
に周期的に標本化された2進信号ン呈する。次に閾値比
較器17の出力信号が第1図のように差動積分器2を供
給されると、2進出力値号は調整により平均値に依存し
ないようにされる。
器17に後を接続された第2図のようなディジタル標本
化回路3をよって得る代わシに、閾値比較器17にアナ
ログ信号標本化回路を前置接続することによって得るこ
ともできる。この場合、閾値比較器17は完全なアナロ
グ信号を2進化するのでなく、アナログ標本化値だけを
2進化する。このとき閾値比較器17の出力信号は直ち
に周期的に標本化された2進信号ン呈する。次に閾値比
較器17の出力信号が第1図のように差動積分器2を供
給されると、2進出力値号は調整により平均値に依存し
ないようにされる。
以上述べたすべての実施例では、2進信号を平均値に依
存しないようにするには、アナログ信号X(t) ’Y
加算増幅器14における直流信号王の重畳により、閾値
電圧U8によって決まる固定の2進閾値に対してシフト
させることにより得ている。しかしこの過程は必須のも
のではない。なぜなら、アナログ信号と2進化閾値との
間の相対的位置のみがN要だからである。従って同じ作
用が次のようにしても得られる。即ち、2進化閾値′?
:調整により変化させ、他方アナログ信号は操作しない
でおく。2進化閾値の変化は次のようにして行なえる、
知ち、閾値電圧U8ヲ直流信号マに依存して変化させる
のである。このために必要な回路構成は当業者にとって
専門知識に基づいて自明である。
存しないようにするには、アナログ信号X(t) ’Y
加算増幅器14における直流信号王の重畳により、閾値
電圧U8によって決まる固定の2進閾値に対してシフト
させることにより得ている。しかしこの過程は必須のも
のではない。なぜなら、アナログ信号と2進化閾値との
間の相対的位置のみがN要だからである。従って同じ作
用が次のようにしても得られる。即ち、2進化閾値′?
:調整により変化させ、他方アナログ信号は操作しない
でおく。2進化閾値の変化は次のようにして行なえる、
知ち、閾値電圧U8ヲ直流信号マに依存して変化させる
のである。このために必要な回路構成は当業者にとって
専門知識に基づいて自明である。
発明の効果
本発明の方法は、アナログ信号の2進閾値に対する相対
的位置を、2進信号の積分により得られた積分信号が両
2通信号レベル間の電圧平均値と同じになるように設定
するという調整方法に基づいている。このような状態に
達したとき、2進化号に、一方の信号値χ有する時間の
和が、他方の信号値を有する時間の和に平均して同じに
なるという条件を満たす。本発明の方法は2進化の前の
アナログ信号を平均値に依存しないようにすること?め
ざしていないので、非直線性がモノトーン(単調)であ
ると前提子れば(つまりモノトーンに上昇・下降するも
のと丁れは)、この非直線性によって、2進信号の、平
均値に依存しないという条件がくずされることはない。
的位置を、2進信号の積分により得られた積分信号が両
2通信号レベル間の電圧平均値と同じになるように設定
するという調整方法に基づいている。このような状態に
達したとき、2進化号に、一方の信号値χ有する時間の
和が、他方の信号値を有する時間の和に平均して同じに
なるという条件を満たす。本発明の方法は2進化の前の
アナログ信号を平均値に依存しないようにすること?め
ざしていないので、非直線性がモノトーン(単調)であ
ると前提子れば(つまりモノトーンに上昇・下降するも
のと丁れは)、この非直線性によって、2進信号の、平
均値に依存しないという条件がくずされることはない。
さらにアナログチャネルの制御回路中に存在する部分に
おけるオフセットも本発明の調整方法により補償される
ので、オフセットの補償の必Gflなくなる。
おけるオフセットも本発明の調整方法により補償される
ので、オフセットの補償の必Gflなくなる。
第1図は本発明による平均値に依存しない信号を発生す
る回路の実施例のブロック回路図、第2図は第1図の回
路の変形実施例である。
る回路の実施例のブロック回路図、第2図は第1図の回
路の変形実施例である。
Claims (1)
- 【特許請求の範囲】 1、アナログ信号を2進化閾値に関して2進化すること
により平均値に依存しない2進信号を発生する方法にお
いて、アナログ信号の2進化により得られた2進信号を
、2進信号の両信号レベル間の平均値に相応する設定値
信号と比較して偏差を検出し、該偏差を積分し、積分さ
れた偏差に相応する信号で、アナログ信号の位置を2進
化閾値に対して相対的にシフトさせて、偏差の平均値を
ゼロに調整することを特徴とする、平均値に依存しない
2進信号を発生する方法。 2、積分された偏差に相応する信号をアナログ信号に2
進化の前に重畳する特許請求の範囲第1項記載の方法。 3、積分された偏差に相応する信号により2進化閾値を
変化させる特許請求の範囲第1項記載の方法。 4、平均値に依存しない2進信号の積分により設定値信
号を発生する特許請求の範囲第1項記載の方法。 5、周期的2進信号の積分により設定値を発生し、前記
周期的2進信号は各周期において各信号値が周期長の半
分の長さを有する特許請求の範囲第4項記載の方法。 6、2進化すべきアナログ信号を受信して出力側に2進
信号を送出する2進化回路を備えた、平均値に依存しな
い2進信号を発生するための装置において、2進化回路
の出力側に調整回路が接続されており、該調整回路は差
動積分器を具備し、該差動積分器の第1の入力側には2
進信号が受信され、第2の入力側には設定値信号が受信
されることを特徴とする、平均値に依存しない2進信号
を発生する装置。 7、積分・減算回路の出力側が2進化回路に前置接続さ
れた加算回路の入力側に接続されており、該加算回路の
他方の入力側にはアナログ信号が受信される特許請求の
範囲第6項記載の装置。 8、各方形パルスの持続時間が各パルス休止期間の持続
時間に等しい方形パルスの周期的な列を発生する方形パ
ルス発生器を備えており、該方形パルス列が差動積分器
の第2の入力側に供給される特許請求の範囲第7項記載
の装置。 9、方形パルス発生器の出力側と差動積分器の第2の入
力側との間にRC積分素子が挿入されている特許請求の
範囲第8項記載の装置。 10、方形パルス発生器が分周篩として接続構成された
Dフリップフロップにより形成されており、該Dフリッ
プフロップのクロック入力側に周期的クロックパルス列
が加わる特許請求の範囲第8項または第9項記載の装置
。 11、2進化回路の出力側と方形パルス発生器の出力側
に各々ディジタルバッフア素子が後置接続されており、
両ディジタルバッフア素子が共通の1つの集積回路ユニ
ットの構成部分である特許請求の範囲第8項から第10
項までのうちのいずれかに記載の装置。 12、2進化回路が閾値比較器により形成されている特
許請求の範囲第6項から第10項までのうちのいずれか
に記載の装置。 13、2進化回路が閾値比較器と周期的クロック信号に
より制御される標本化回路とを備えている特許請求の範
囲第6項から第11項までのうちのいずれかに記載の装
置。 14、閾値比較器に、周期的クロック信号により制御さ
れるディジタル標本化回路が後置接続されている特許請
求の範囲第13項記載の装置。 15、ディジタル標本化回路がDフリップフロップによ
り形成されている特許請求の範囲第 14項記載の装置。 16、方形パルス発生器を形成するDフリップフロップ
とディジタル標本化回路を形成するDフリップフロップ
とが共通の1つの集積回路ユニットの構成部分である特
許請求の範囲第10項および第15項記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863633768 DE3633768A1 (de) | 1986-10-03 | 1986-10-03 | Verfahren und anordnung zur erzeugung eines mittelwertfreien binaeren signals |
DE3633768.4 | 1986-10-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63158909A true JPS63158909A (ja) | 1988-07-01 |
Family
ID=6311015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62248232A Pending JPS63158909A (ja) | 1986-10-03 | 1987-10-02 | 平均値に依在しない2進信号を発生する方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4963872A (ja) |
JP (1) | JPS63158909A (ja) |
DE (1) | DE3633768A1 (ja) |
FR (1) | FR2604838B1 (ja) |
GB (1) | GB2198318B (ja) |
NL (1) | NL190177C (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5523756A (en) * | 1994-01-18 | 1996-06-04 | The Grass Valley Group, Inc. | Analog-to-digital converter with offset reduction loop |
FR2728409B1 (fr) * | 1994-12-16 | 1997-03-14 | Sgs Thomson Microelectronics | Circuit de restitution de bits transmis de maniere asynchrone |
JP3299082B2 (ja) * | 1995-07-14 | 2002-07-08 | ソニー株式会社 | 信号2値化回路及びデイジタル信号処理装置 |
GB9522223D0 (en) * | 1995-10-31 | 1996-01-03 | Sgs Thomson Microelectronics | A circuit for generating an output signal having a 50% duty cycle |
SE509772C2 (sv) | 1997-07-14 | 1999-03-08 | Ericsson Telefon Ab L M | Anordning och förfarande för generering av en tidsmedelvärdesfri binär signal |
DE10007752A1 (de) * | 2000-02-19 | 2001-08-23 | Braun Gmbh | Verfahren zur Anpassung eines Entscheidungspegels bei der Umwandlung eines analogen Signals in ein digitales Signal und digitaler Empfänger |
JP3683550B2 (ja) * | 2002-04-22 | 2005-08-17 | シャープ株式会社 | 二値化回路、無線通信装置および二値化方法 |
AT511750B1 (de) * | 2011-08-04 | 2013-06-15 | Univ Wien Tech | Verfahren und system zur ortung von objekten |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5918774U (ja) * | 1982-07-26 | 1984-02-04 | 関東電気工事株式会社 | 吊上金具 |
JPS6051295A (ja) * | 1983-08-26 | 1985-03-22 | 南野建設株式会社 | 管体の中押工法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1218494B (de) * | 1964-11-06 | 1966-06-08 | Siemens Ag | Schaltungsanordnung zur Kompensation von bei Telegrafieuebertragungen mit Frequenzmodulation auftretenden Gleichstromstoerungen |
US4109211A (en) * | 1975-01-16 | 1978-08-22 | Hitachi, Ltd. | Variable thresholding circuit for converting an analog signal to a binary signal |
NL7902093A (nl) * | 1979-03-16 | 1980-09-18 | Koninkl Philips Electronics Nv | Zelfinstellend filter met een vertragingsschakeling. |
US4263555A (en) * | 1979-06-15 | 1981-04-21 | Rca Corporation | Signal detection system |
US4326169A (en) * | 1980-03-07 | 1982-04-20 | Bell Telephone Laboratories, Incorporated | Adaptive decision level circuit |
JPS5748845A (en) * | 1980-09-09 | 1982-03-20 | Nec Corp | Data signal detecting circuit |
NL8105095A (nl) * | 1981-11-11 | 1983-06-01 | Philips Nv | Schakeling voor het omzetten van een informatiesignaal in een rechthoekvormig signaal. |
JPS59257A (ja) * | 1982-06-25 | 1984-01-05 | Pioneer Electronic Corp | デイジタル変調信号読取装置 |
JPS5949014A (ja) * | 1982-09-14 | 1984-03-21 | Mitsubishi Electric Corp | 波形整形回路 |
US4544894A (en) * | 1983-03-23 | 1985-10-01 | Nec Corporation | DC Voltage control circuits |
GB2139027A (en) * | 1983-04-29 | 1984-10-31 | Philips Electronic Associated | Waveform converter circuit |
US4622586A (en) * | 1985-04-04 | 1986-11-11 | Rca Corporation | Digital slicer having a pulse-width locked loop |
DE3514155A1 (de) * | 1985-04-19 | 1986-10-23 | Dr. Johannes Heidenhain Gmbh, 8225 Traunreut | Verfahren und einrichtung zur regelung des tastverhaeltnisses wenigstens eines elektrischen signals |
DE3667231D1 (de) * | 1986-02-07 | 1990-01-04 | Hottinger Messtechnik Baldwin | Verfahren und schaltungsanordnung zum umsetzen einer messspannung in einen digitalen wert. |
-
1986
- 1986-10-03 DE DE19863633768 patent/DE3633768A1/de active Granted
-
1987
- 1987-09-09 US US07/094,821 patent/US4963872A/en not_active Expired - Fee Related
- 1987-09-25 FR FR8713280A patent/FR2604838B1/fr not_active Expired - Fee Related
- 1987-10-02 NL NLAANVRAGE8702357,A patent/NL190177C/xx not_active IP Right Cessation
- 1987-10-02 JP JP62248232A patent/JPS63158909A/ja active Pending
- 1987-10-02 GB GB8723133A patent/GB2198318B/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5918774U (ja) * | 1982-07-26 | 1984-02-04 | 関東電気工事株式会社 | 吊上金具 |
JPS6051295A (ja) * | 1983-08-26 | 1985-03-22 | 南野建設株式会社 | 管体の中押工法 |
Also Published As
Publication number | Publication date |
---|---|
US4963872A (en) | 1990-10-16 |
GB2198318B (en) | 1991-01-02 |
NL190177C (nl) | 1993-11-16 |
GB2198318A (en) | 1988-06-08 |
FR2604838A1 (fr) | 1988-04-08 |
NL8702357A (nl) | 1988-05-02 |
NL190177B (nl) | 1993-06-16 |
DE3633768C2 (ja) | 1989-09-21 |
GB8723133D0 (en) | 1987-11-04 |
FR2604838B1 (fr) | 1994-03-25 |
DE3633768A1 (de) | 1988-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5612810A (en) | Optical receiving apparatus | |
US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
US7200187B2 (en) | Modulator for digital amplifier | |
KR950004756A (ko) | 신호 처리 회로 | |
EP0396746A1 (en) | Picture receiver controller | |
JPS63158909A (ja) | 平均値に依在しない2進信号を発生する方法および装置 | |
US3956700A (en) | Two-feedback-path delta modulation system with circuits for reducing pulse width modulation | |
JPS6291022A (ja) | A/d変換器用クロック整形回路 | |
US7298800B2 (en) | Analog signal control method, analog signal controller, and automatic gain controller | |
US10097146B2 (en) | Ripple reduction method for chopper amplifiers | |
US5361048A (en) | Pulse width modulator having a duty cycle proportional to the amplitude of an input signal from a differential transducer amplifier | |
EP0462804A2 (en) | Video signal clamper | |
US5126743A (en) | System and method for converting a DSB input signal to a frequency encoded output signal | |
US4994807A (en) | Voltage-to-frequency converter | |
JPS63114412A (ja) | 位相弁別器 | |
US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
US4924226A (en) | Signal error compensation | |
JPS59181719A (ja) | オフセツト補償回路 | |
US5706221A (en) | Mehtod and apparatus for recovering digital data from baseband analog signal | |
JP4950957B2 (ja) | Nrz信号増幅装置 | |
US20230231572A1 (en) | Semiconductor device | |
JP2754540B2 (ja) | パルスカウント型検波装置 | |
KR100198668B1 (ko) | 디지탈 데이타 복원장치 | |
JPS643372B2 (ja) | ||
JPH0611122B2 (ja) | 多値識別回路 |