JPS5949014A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS5949014A JPS5949014A JP57159873A JP15987382A JPS5949014A JP S5949014 A JPS5949014 A JP S5949014A JP 57159873 A JP57159873 A JP 57159873A JP 15987382 A JP15987382 A JP 15987382A JP S5949014 A JPS5949014 A JP S5949014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- binary
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は波形整形回路、特に高周波成分の減会した一定
デl−ディ比の211I′i人カ信号列を2111′i
判断し波形整形づる波形整形回路に関する。
デl−ディ比の211I′i人カ信号列を2111′i
判断し波形整形づる波形整形回路に関する。
一般に、θG酸成分ない2値信号が伝送路中を伝搬され
ると、この2値信月は伝JA路中でぃゎゆる2次歪に7
の歪を受け、信号の2値判断を行う最適判断レベルが信
号波形の中央からずれた値どなる。このため、このよう
な伝送路中を伝搬され、11′8周波成分の減衰した2
[i入力信号の21Frj判断をiううためには、こ
の2値、人力信号を一旬波形整形して)ゝ)る必要があ
る。
ると、この2値信月は伝JA路中でぃゎゆる2次歪に7
の歪を受け、信号の2値判断を行う最適判断レベルが信
号波形の中央からずれた値どなる。このため、このよう
な伝送路中を伝搬され、11′8周波成分の減衰した2
[i入力信号の21Frj判断をiううためには、こ
の2値、人力信号を一旬波形整形して)ゝ)る必要があ
る。
第1図にはこのような波形整形を行う従来の波形整形回
路が示されており、第2図にはこの波形整形回路各部に
60ノる信号波形が示されている。
路が示されており、第2図にはこの波形整形回路各部に
60ノる信号波形が示されている。
一般に、伝送路中を2値入力信号が伝送されると、その
方形波は伝送路の帯域が有限のため、での11ζ7周波
成分が減衰し波形歪が発生りる。このように高周波成分
の減衰した一定デューディ比の2(ili入力信号列が
この波形整形回路の入力端子10に入力されると、この
2値入力信号100の正のピーク電圧は正のピーク電圧
検出器12で検出され、1)のピーク電圧は負のピーク
電圧器1 /I ’c検出される。ぞしてこれら各検出
器12.14 ”c検出された2値入力信号100の正
のビーク電F「VL3102及び負のピーク電![ Vc 104−(Vc < O)は、加算器16に′C
加算され、VD =Ve +V(:の電圧として出力さ
れる。
方形波は伝送路の帯域が有限のため、での11ζ7周波
成分が減衰し波形歪が発生りる。このように高周波成分
の減衰した一定デューディ比の2(ili入力信号列が
この波形整形回路の入力端子10に入力されると、この
2値入力信号100の正のピーク電圧は正のピーク電圧
検出器12で検出され、1)のピーク電圧は負のピーク
電圧器1 /I ’c検出される。ぞしてこれら各検出
器12.14 ”c検出された2値入力信号100の正
のビーク電F「VL3102及び負のピーク電![ Vc 104−(Vc < O)は、加算器16に′C
加算され、VD =Ve +V(:の電圧として出力さ
れる。
そして、このようにしく出力された電圧VDは反転器1
.8によりその符号が反転され、−VD106として出
力され、コンパレータ20に基準電圧どして入力される
。
.8によりその符号が反転され、−VD106として出
力され、コンパレータ20に基準電圧どして入力される
。
コンパlソータ20は、入力端子′10を介して入力さ
れる2値人力信号100の電圧レベルが反転器18を介
して入力されるM is’電圧Vo106の電圧レベル
をE回った際トルベルの信号を出力する。このため、入
力端子10を介して入力される2値入力信号の波形は歪
ん、でいても、この2値入力信号100は基準電圧Vo
106をしきい値として2111′(判μ)iされ、出
力端子22から1−ルベルデユーアイ比50%の21i
i:i信号108として波形整形出力される。このよう
に、伝送路中で高周波成分が減衰されその波形が歪んだ
2値信5号であっても、波形整形回路により確実に2値
判Wiされデー!−ティ比;)0%241U信号として
波形整形することが可能どなる。
れる2値人力信号100の電圧レベルが反転器18を介
して入力されるM is’電圧Vo106の電圧レベル
をE回った際トルベルの信号を出力する。このため、入
力端子10を介して入力される2値入力信号の波形は歪
ん、でいても、この2値入力信号100は基準電圧Vo
106をしきい値として2111′(判μ)iされ、出
力端子22から1−ルベルデユーアイ比50%の21i
i:i信号108として波形整形出力される。このよう
に、伝送路中で高周波成分が減衰されその波形が歪んだ
2値信5号であっても、波形整形回路により確実に2値
判Wiされデー!−ティ比;)0%241U信号として
波形整形することが可能どなる。
しかし、このような従来の波形整形回路では、入力端子
10を介して入力される2 1ff人力信弓100の波
形歪/)′Xある程度限定され(いる場合には非常に右
列でjJするが、2値人力IJi号′l OOの波形歪
が増大し lVr> l ・□Vn F Vc l>lV
c lとなり、正常な波形整形動作を行うことができ
イγ<4【るという欠点がある。1なわち、2値入力仇
号100の波形歪が大きくなり、:Jンパ1ノータ20
に人力される基i%雷)1〜\/Dの絶対が1が負の検
出器14にで検出される2 Iffj入ツノ信弓100
の負のピーク電圧\/Cの絶対(111より人さくなる
と、コンパレータ20の基準電圧が2値人力信舅の振幅
外の電圧どなりCしまい、コンパレータ2 OL;L
1ルベルの(2号しか出ツノせず、211i′I入力信
号100の正常イC波形!:8形動作を行うことはC″
さ’c7 <な−ン(しまうという欠点があった。
10を介して入力される2 1ff人力信弓100の波
形歪/)′Xある程度限定され(いる場合には非常に右
列でjJするが、2値人力IJi号′l OOの波形歪
が増大し lVr> l ・□Vn F Vc l>lV
c lとなり、正常な波形整形動作を行うことができ
イγ<4【るという欠点がある。1なわち、2値入力仇
号100の波形歪が大きくなり、:Jンパ1ノータ20
に人力される基i%雷)1〜\/Dの絶対が1が負の検
出器14にで検出される2 Iffj入ツノ信弓100
の負のピーク電圧\/Cの絶対(111より人さくなる
と、コンパレータ20の基準電圧が2値人力信舅の振幅
外の電圧どなりCしまい、コンパレータ2 OL;L
1ルベルの(2号しか出ツノせず、211i′I入力信
号100の正常イC波形!:8形動作を行うことはC″
さ’c7 <な−ン(しまうという欠点があった。
また、この従来の波形整形回路は、’、’ lli’i
人力信号100の周波数の41(い場合にはt41めC
良好に波形整形動作を行うが、その2値入力信s 10
0の周波数が高くなると、ピーク検出器12.14の動
作精度が低下し、2値人ツノ信号を正確に波形整形J−
ることができなくイiるという欠点かぁ−)だ。
人力信号100の周波数の41(い場合にはt41めC
良好に波形整形動作を行うが、その2値入力信s 10
0の周波数が高くなると、ピーク検出器12.14の動
作精度が低下し、2値人ツノ信号を正確に波形整形J−
ることができなくイiるという欠点かぁ−)だ。
本発明はこのにうな従来の課題に鑑み為されたものであ
り、イの目的t、L、2 lid人ノj ft’li号
の1lf2形歪が大ぎな場合でもまたイの周波数が’、
7j、’ <な−)だ場合であってし、2値入力信号の
波形整形動作を確実に行うことが可能な波形整形回路を
提供づることにある。
り、イの目的t、L、2 lid人ノj ft’li号
の1lf2形歪が大ぎな場合でもまたイの周波数が’、
7j、’ <な−)だ場合であってし、2値入力信号の
波形整形動作を確実に行うことが可能な波形整形回路を
提供づることにある。
この1]的達成のため、本発明の回路は、高周波成分の
減衰した一定f′ニーティ比の21++’+人力信号列
を2値判断し波形整形する波形整形回路において、21
1[7人力信(°Jをしぎい値電圧と比較して2 (+
rf判断し波形整形出力する比較回路ど、この比較回路
の出力を所定の条1′1−下r:積分しこれを直流バイ
アス1ご号とし−C前記2値人力(jじjに中畳りる積
分回路と、を含み、比較回路は、積分回路から人力され
る直流バスアス信号にJ、!づき2 (ii’j人力信
号を最適しきい値電L「で211i’i判1すi−Cさ
ることを特徴とする。
減衰した一定f′ニーティ比の21++’+人力信号列
を2値判断し波形整形する波形整形回路において、21
1[7人力信(°Jをしぎい値電圧と比較して2 (+
rf判断し波形整形出力する比較回路ど、この比較回路
の出力を所定の条1′1−下r:積分しこれを直流バイ
アス1ご号とし−C前記2値人力(jじjに中畳りる積
分回路と、を含み、比較回路は、積分回路から人力され
る直流バスアス信号にJ、!づき2 (ii’j人力信
号を最適しきい値電L「で211i’i判1すi−Cさ
ることを特徴とする。
次に、本発明のμf適へ実施例を図面(こ基′)き説明
する。
する。
第、′3図には本発明の波形整形回路のbf J 2’
(実施例が示されてJ3す、第4図にはこの回シ゛8各
部にJ31)る信3″、波形ツバ示2きれでいる。
(実施例が示されてJ3す、第4図にはこの回シ゛8各
部にJ31)る信3″、波形ツバ示2きれでいる。
実施例に(す5いて、この波形整形回路(31入力端子
10を介して入力された2 i+Ii 人力fli >
E 20 Of−更にコンデンリーフィルタ30を通過
させl) C成分を除去しCいる。211(+信H4に
は通常DC成分が含、Lれていl「いため、このように
2値人力4:3号200を」ンノ゛ンリーノイルタ30
内を通過さυで1)その波形はみ/e礼ない。
10を介して入力された2 i+Ii 人力fli >
E 20 Of−更にコンデンリーフィルタ30を通過
させl) C成分を除去しCいる。211(+信H4に
は通常DC成分が含、Lれていl「いため、このように
2値人力4:3号200を」ンノ゛ンリーノイルタ30
内を通過さυで1)その波形はみ/e礼ない。
ζして、このようにし−C入力された2 1+人力信号
200には後述する積分回路32から抵抗3/Iを介し
−(出力される直流“バイアスfS ”;3202が甲
冑され、向流バイアス信H7,,2ハ2が重胃・さ41
1’、−この21iti入力信シシ204は比較回路ご
3Gに入力される。
200には後述する積分回路32から抵抗3/Iを介し
−(出力される直流“バイアスfS ”;3202が甲
冑され、向流バイアス信H7,,2ハ2が重胃・さ41
1’、−この21iti入力信シシ204は比較回路ご
3Gに入力される。
この比較回路33Gは、このJこうにしく人力さ1また
2値入ツノ信号20 /lを所定のしきい値電1rVT
I と比較して2値判断し波形整形出力する。
2値入ツノ信号20 /lを所定のしきい値電1rVT
I と比較して2値判断し波形整形出力する。
実施例においで、この比較回路36は、直流バー(アス
電圧202が重畳された2(lI′1人力信号204を
CMOSインバータ38で2値判断し、更にこのインバ
ータ333の出力を同一規格のCMOSインバータ/1
01こ(反転出力しCいる。
電圧202が重畳された2(lI′1人力信号204を
CMOSインバータ38で2値判断し、更にこのインバ
ータ333の出力を同一規格のCMOSインバータ/1
01こ(反転出力しCいる。
ここにおいて、CMOSインバータ38.40は、第!
j図に示ずごとく、入力電しトが電源電圧(実施例にお
いては5V)の約1/ 2(2,5V)の時、ぞの出カ
フ1f圧が大きく変化りる高電圧増幅率の反転増幅器と
して機能づ−る。従つC、インバータ38は電源電圧(
5V)の約1.−’ 2の電圧(2,5Vの電圧)をし
きい値電圧どし、直流バイアス電If 2’ 02が重
畳された2鉤人力信号204の電圧がこのしきい1直を
上回った際Lレベルの信号を出力し、次段のインバータ
40でこのLレベルの信号を1−ルベルの信号に反転し
て出力する。
j図に示ずごとく、入力電しトが電源電圧(実施例にお
いては5V)の約1/ 2(2,5V)の時、ぞの出カ
フ1f圧が大きく変化りる高電圧増幅率の反転増幅器と
して機能づ−る。従つC、インバータ38は電源電圧(
5V)の約1.−’ 2の電圧(2,5Vの電圧)をし
きい値電圧どし、直流バイアス電If 2’ 02が重
畳された2鉤人力信号204の電圧がこのしきい1直を
上回った際Lレベルの信号を出力し、次段のインバータ
40でこのLレベルの信号を1−ルベルの信号に反転し
て出力する。
このようにして、この比較回路36内におい−(入力端
子10を介して入ツノされる2値入ツノ信号200の2
値判断が行われる。
子10を介して入ツノされる2値入ツノ信号200の2
値判断が行われる。
Z’ l/で、この比較量F836から波形整形して出
力される信号206は出力端子22に向り出ツノされる
とともに積分回路32に人力される。
力される信号206は出力端子22に向り出ツノされる
とともに積分回路32に人力される。
相分回路32は、この比較回路31,6から出力される
信号206を所定の条件下で積分しこれを直流バイアス
信号として前記2値入力信号200に重畳する。実施例
において、この積分回路は、前記CM OSインバータ
38.40と同様なCN/I OSインバータ42を有
し、このインバータ42に比較回路36の出力信号20
6を抵抗44を介し゛C人人力るとともに後述りる基準
電1発lI。
信号206を所定の条件下で積分しこれを直流バイアス
信号として前記2値入力信号200に重畳する。実施例
において、この積分回路は、前記CM OSインバータ
38.40と同様なCN/I OSインバータ42を有
し、このインバータ42に比較回路36の出力信号20
6を抵抗44を介し゛C人人力るとともに後述りる基準
電1発lI。
回路46の出/Jづる基準電圧208を抵抗48を介り
、で入力しでいる。このインバータ/I 2には、その
入出力端に並列に積分用コンデンサ5)0が接M:(3
れている。
、で入力しでいる。このインバータ/I 2には、その
入出力端に並列に積分用コンデンサ5)0が接M:(3
れている。
ここにおいて、抵抗44.18の抵抗ifrを[<、二
1ンデンリ50の要領をC、インバータ/12のしきい
顧電ルをvrl、基準電圧発生回路/l(3がら出力さ
れる基準電圧208をVF、比較量M J 6から出力
される波形整形出力20 Bの電J「をVEとすると、
この11″4分回路32から直流バ・イアス信号202
として出力8れる積分電圧VC)は次式を以て表わづこ
とができる。
1ンデンリ50の要領をC、インバータ/12のしきい
顧電ルをvrl、基準電圧発生回路/l(3がら出力さ
れる基準電圧208をVF、比較量M J 6から出力
される波形整形出力20 Bの電J「をVEとすると、
この11″4分回路32から直流バ・イアス信号202
として出力8れる積分電圧VC)は次式を以て表わづこ
とができる。
また、この積分回路32に基準電圧Vt208を供給す
る基準電Ji光光間回路6は、前記各インバータ38.
40.42と同様なCMOSインバータ52をイラし−
Cおり、このインバータ52には、並列に抵抗54が接
続されて、Ijす、その入力端には直流電源Fi 6の
出力が抵抗58を介して入力されている。従って1この
インバータ5)2の1ノきい値電圧をV」−1とすれば
、このインバータ52からは次式で示される基準電圧V
Fが出ツノされる。
る基準電Ji光光間回路6は、前記各インバータ38.
40.42と同様なCMOSインバータ52をイラし−
Cおり、このインバータ52には、並列に抵抗54が接
続されて、Ijす、その入力端には直流電源Fi 6の
出力が抵抗58を介して入力されている。従って1この
インバータ5)2の1ノきい値電圧をV」−1とすれば
、このインバータ52からは次式で示される基準電圧V
Fが出ツノされる。
V+:=2 (VT +−2,4i) +2.5 ・
= (2)従って、第2式でよiキるこの基t$雷電
圧Fを前記第1時に代入覆ると、積分回路32の出力す
゛る電圧Vo、202は次式をもって表される。
= (2)従って、第2式でよiキるこの基t$雷電
圧Fを前記第1時に代入覆ると、積分回路32の出力す
゛る電圧Vo、202は次式をもって表される。
Vo = (2,5−VE )(lt −(、
i)ここに(1りい(、’I < < rでCどし、:
L趣比較I+−1路36’ 7りS rら出力される信
号VEのDC成分がVE:= 2.5Vとり−れば、こ
の積分回路321/)’ 61t、+力される電圧V[
)は一定レベルに維持されることが解る。二↓だ、この
比較回路36の出力りる直流成分がV E <−、、2
,5V以tの場合に(,1、この相分回路32の出力f
Ui江V I)は増大し、逆にこのVEがVC>2.5
Vどなる揚台にはこの出力電圧V1)は次第に低下Jる
。
i)ここに(1りい(、’I < < rでCどし、:
L趣比較I+−1路36’ 7りS rら出力される信
号VEのDC成分がVE:= 2.5Vとり−れば、こ
の積分回路321/)’ 61t、+力される電圧V[
)は一定レベルに維持されることが解る。二↓だ、この
比較回路36の出力りる直流成分がV E <−、、2
,5V以tの場合に(,1、この相分回路32の出力f
Ui江V I)は増大し、逆にこのVEがVC>2.5
Vどなる揚台にはこの出力電圧V1)は次第に低下Jる
。
本発明は以上の構成から成り、次にその作用を説明する
。
。
まf、入力端子10からその波形に:1゛のある2(i
+i人力信号200が入力した場合を占える。ここに(
13いて、実施例の回路を描成りる名インバータ338
、/l0142.52のしきいイ111電J1VT +
= 2,5V、(i分回路32から直)Aこバイアス
信?3202 トしく Vo = 2,5V(7)電1
丁が初萌電11どして出力されている場合を想定りる1
、まず、入力幅:子10に21直人力(i”i g20
0が入力されると、この2値入力信河200に(,1偵
分回路32かIう出力(される直流バイアス信号V o
202としUV1)= 2.!’iVが重畳され比較
回路336に入力される。
+i人力信号200が入力した場合を占える。ここに(
13いて、実施例の回路を描成りる名インバータ338
、/l0142.52のしきいイ111電J1VT +
= 2,5V、(i分回路32から直)Aこバイアス
信?3202 トしく Vo = 2,5V(7)電1
丁が初萌電11どして出力されている場合を想定りる1
、まず、入力幅:子10に21直人力(i”i g20
0が入力されると、この2値入力信河200に(,1偵
分回路32かIう出力(される直流バイアス信号V o
202としUV1)= 2.!’iVが重畳され比較
回路336に入力される。
この比較回路36間において、インバータ(,1、前)
ホしたこ゛とくそのしきい1直V「1がV T I =
2.5V k設定されテイルタメ、2.bV@判断基
準どして直流バイアスイ菖号202が重畳された2値人
力信号20/Iの2値判断を行い1ルベル又t;L l
17 ヘルニ2111’i ’I’ll 1Jli
Ll /、= ((1) iR411j ’IiW 形
出力をインバータ/IOを介しく出力端子22に向は出
力する。このようにしく、この比較回路36から出ツノ
される2値信号206において、その全出力2値信昼中
に占める1ルベル信丹のデ:t −−J−(比が第4図
に示り゛ごとく約40%稈度であると仮定リ−ると、C
M OSインバータ/10は前述したごとくfl”i
源’7ji jJ5Vで動作しくいるため、その1ルベ
ルの電圧は!iV、Lレベルの電圧は(IVとなり、こ
の比較回路36から出力される2値信号206の平均直
流電圧は 5V〉ぐ/l()%・−2Vとなる。
ホしたこ゛とくそのしきい1直V「1がV T I =
2.5V k設定されテイルタメ、2.bV@判断基
準どして直流バイアスイ菖号202が重畳された2値人
力信号20/Iの2値判断を行い1ルベル又t;L l
17 ヘルニ2111’i ’I’ll 1Jli
Ll /、= ((1) iR411j ’IiW 形
出力をインバータ/IOを介しく出力端子22に向は出
力する。このようにしく、この比較回路36から出ツノ
される2値信号206において、その全出力2値信昼中
に占める1ルベル信丹のデ:t −−J−(比が第4図
に示り゛ごとく約40%稈度であると仮定リ−ると、C
M OSインバータ/10は前述したごとくfl”i
源’7ji jJ5Vで動作しくいるため、その1ルベ
ルの電圧は!iV、Lレベルの電圧は(IVとなり、こ
の比較回路36から出力される2値信号206の平均直
流電圧は 5V〉ぐ/l()%・−2Vとなる。
従って、このように比較回路36から)−ルベルのi”
:t−i−イ比が約4()%の2 (+fi信号が出
力<される、1.・、この比較回路36から平均直流’
i’l¥11■[・−2Vの電1土が積分回路32(〔
人力される。
:t−i−イ比が約4()%の2 (+fi信号が出
力<される、1.・、この比較回路36から平均直流’
i’l¥11■[・−2Vの電1土が積分回路32(〔
人力される。
従って、Jの((+(弁回路32はこの人ツノ電圧VU
=2Vを前記第33式に基づきく(、,5ンし、−Jの
積分電圧V Dを直流バイアス(ご号202とじ【入力
端−f10から人力される2顧信>T3200に1ト畳
りる。
=2Vを前記第33式に基づきく(、,5ンし、−Jの
積分電圧V Dを直流バイアス(ご号202とじ【入力
端−f10から人力される2顧信>T3200に1ト畳
りる。
ここに、13い−C1i < < 1’< CとJれば
、この積分回路32から主力される電圧V 1.) I
L、1の変化速度でその電圧レベルが1冒し、(これ(
ご1rY−い、この電J:E V r−が直流“;旧1
−仁号202とし−(重畳される入力端子204の入力
端JLし/\ルI)増大づる。ここに()3い−(,2
値入力1d号204 (7’) 2 lit“1判rD
iヲ行ウインバータ38のしぎいjl(j電1J−Vr
+は2 、 !i Vに固定され−(いるため、このJ
、うIJ凸流バイアス信号202の電LTXが−1−7
?りると、2碩入力信号200に対重る。インバータ3
8の基1ij−電IJ−\/T、が相対的に低下したし
のと考えることができる。この結果、インバータ38に
て2値判断され、−インパーク4oがら出力される波形
整形された?航信号の1−ルベルデコーーj−イ比は上
響覆ることになる。
、この積分回路32から主力される電圧V 1.) I
L、1の変化速度でその電圧レベルが1冒し、(これ(
ご1rY−い、この電J:E V r−が直流“;旧1
−仁号202とし−(重畳される入力端子204の入力
端JLし/\ルI)増大づる。ここに()3い−(,2
値入力1d号204 (7’) 2 lit“1判rD
iヲ行ウインバータ38のしぎいjl(j電1J−Vr
+は2 、 !i Vに固定され−(いるため、このJ
、うIJ凸流バイアス信号202の電LTXが−1−7
?りると、2碩入力信号200に対重る。インバータ3
8の基1ij−電IJ−\/T、が相対的に低下したし
のと考えることができる。この結果、インバータ38に
て2値判断され、−インパーク4oがら出力される波形
整形された?航信号の1−ルベルデコーーj−イ比は上
響覆ることになる。
本発明の回路IJ、このJ、うな動作をインバータ4
Ohl ラ波形?i’ 形出力’ca レル’/! 1
lrj (M ’i (7) ti ’J ヘルのjゞ
コーディ比が(、Lぼ50%、1Jなりら、このインバ
ータ40から出力される2値信号の平均白流電LYV
Eが2.5Vに成るまで繰返しへそのデユーディ比が5
0%どなった状態で安定リ−る。
Ohl ラ波形?i’ 形出力’ca レル’/! 1
lrj (M ’i (7) ti ’J ヘルのjゞ
コーディ比が(、Lぼ50%、1Jなりら、このインバ
ータ40から出力される2値信号の平均白流電LYV
Eが2.5Vに成るまで繰返しへそのデユーディ比が5
0%どなった状態で安定リ−る。
このJ、うに、本発明の波形整形回路は、入力端子10
力日うその波形が歪/υだ2値入力信号200か入)j
されるど、積分回路ご32から出力される直流バイアス
信号202の増減により比較回路36か211fi人力
1ii >→2 <) 0の2値判断をiJ’:’)
1.、/きい値電圧V11を相対的に最適な値とし、人
力仁月200をイの波形歪(J係わりなくア゛+−’j
(化j10%の2値信号206に自動的に波形q:¥形
歪することがでJyる。
力日うその波形が歪/υだ2値入力信号200か入)j
されるど、積分回路ご32から出力される直流バイアス
信号202の増減により比較回路36か211fi人力
1ii >→2 <) 0の2値判断をiJ’:’)
1.、/きい値電圧V11を相対的に最適な値とし、人
力仁月200をイの波形歪(J係わりなくア゛+−’j
(化j10%の2値信号206に自動的に波形q:¥形
歪することがでJyる。
また、本発明の波形整形回路にJ、れぽ、第4図に示り
21,7+人力1片号200と異なる波形歪の信号もf
iiJ様にして波形整形りることが司能である。なa3
、前記実施例ニr3 イ”C4;L、インバータ、IE
3.40.42、!′52のしきい1直電ルV]1がV
T l−2,、’iVどした場合を示したが、このし
さい1「1雷江V11が2.5V以外の場合*+l +
li イー(’ 1) 17ilイ〕′!な波形5H’
4形動作をliうことかできる。
21,7+人力1片号200と異なる波形歪の信号もf
iiJ様にして波形整形りることが司能である。なa3
、前記実施例ニr3 イ”C4;L、インバータ、IE
3.40.42、!′52のしきい1直電ルV]1がV
T l−2,、’iVどした場合を示したが、このし
さい1「1雷江V11が2.5V以外の場合*+l +
li イー(’ 1) 17ilイ〕′!な波形5H’
4形動作をliうことかできる。
例えば、2111°i人力信号200が波11j S1
゛の4トい11弦波て゛あり、各インバータ38、/I
O,/12.52のしさ゛い舶電IjLがVt + =
2V、 41′i分回路32かう出ツノされる基準バ
イアス電圧202の電圧は\10=2.5Vど仮定りる
ど、比較回路、=3 Gから1.;IH+ノベルのデユ
1−ティ比が50%jス十の2 bci仁L−:320
6が出力される。従って、この比較回路ご3(5から出
力される21直信号20(3の平均直流電圧はV[>
2,5Vどなり、積分回路32から出力される直流バイ
アス信号202の電)−FVoの値は低下する。この直
流バイアス信号202の電圧値Q)低下にrVない、前
述と同杆比較回路3Gの出力する2値信号206の1ル
ベルデユープr比は次第に50%に近づい(行く。てし
て、このような動作を繰返し、積分回路3〕2から出力
される直流バイアス信号202の電J土がVD−=2V
どなった時点で比較回路32から出力される2値信号2
0(1の1−ルベルデー1−うイ比は50%となり安定
する。
゛の4トい11弦波て゛あり、各インバータ38、/I
O,/12.52のしさ゛い舶電IjLがVt + =
2V、 41′i分回路32かう出ツノされる基準バ
イアス電圧202の電圧は\10=2.5Vど仮定りる
ど、比較回路、=3 Gから1.;IH+ノベルのデユ
1−ティ比が50%jス十の2 bci仁L−:320
6が出力される。従って、この比較回路ご3(5から出
力される21直信号20(3の平均直流電圧はV[>
2,5Vどなり、積分回路32から出力される直流バイ
アス信号202の電)−FVoの値は低下する。この直
流バイアス信号202の電圧値Q)低下にrVない、前
述と同杆比較回路3Gの出力する2値信号206の1ル
ベルデユープr比は次第に50%に近づい(行く。てし
て、このような動作を繰返し、積分回路3〕2から出力
される直流バイアス信号202の電J土がVD−=2V
どなった時点で比較回路32から出力される2値信号2
0(1の1−ルベルデー1−うイ比は50%となり安定
する。
このように、本発明の波形整形回路は、そのしきい1f
l電U[\/’rlがいかなる値であろうと(実施例に
d−夕いCは0〈Vllく5v)、また積分回路32を
出力りる直流バイj7ス信号202のミルVoがいかな
る初期沁を取ろうとも比較回路31Gの出力りる2 i
fi信号20Gの1ルベルデコーデイ比は50%に収れ
んする。
l電U[\/’rlがいかなる値であろうと(実施例に
d−夕いCは0〈Vllく5v)、また積分回路32を
出力りる直流バイj7ス信号202のミルVoがいかな
る初期沁を取ろうとも比較回路31Gの出力りる2 i
fi信号20Gの1ルベルデコーデイ比は50%に収れ
んする。
なJ3、前記説明に、11い−Cは、波形整形ダ°る2
値入力信号200として、甲−周波数の信号を用いて説
明を行ったが、本発明の波形整形回路はこれ以外にも、
周波74(、スペク1〜ルが「・−2yrCI<より著
しく低い周波数成分を含まイ丁い2111′J信号ぐあ
れば、これら2値信月の波形整形に幅広く適応りること
が可能である。
値入力信号200として、甲−周波数の信号を用いて説
明を行ったが、本発明の波形整形回路はこれ以外にも、
周波74(、スペク1〜ルが「・−2yrCI<より著
しく低い周波数成分を含まイ丁い2111′J信号ぐあ
れば、これら2値信月の波形整形に幅広く適応りること
が可能である。
更に、本発明にJ、れば、F1雑な回路構成をりること
なく−どの入力信号の2崎判断をfjうことがひきる!
こめ、2 (+I′+人力信号が低い周波数の場合Cあ
つ゛(も、J:た高い周波数の場合(′あ−>−C,も
での周波数にかかわりなく波形整形動作をfjうことが
可能となる。。
なく−どの入力信号の2崎判断をfjうことがひきる!
こめ、2 (+I′+人力信号が低い周波数の場合Cあ
つ゛(も、J:た高い周波数の場合(′あ−>−C,も
での周波数にかかわりなく波形整形動作をfjうことが
可能となる。。
なお、第3図に示す本実施例の波形整形回路には、入力
端子10から2値人力信月が人りされ(いない場合に積
分回路32の出力りる1白流バイアス信シ゛ゴ202の
電L1ニレベルが変化り−ることがないにうに、所定の
禁止手段h(yriじられている。
端子10から2値人力信月が人りされ(いない場合に積
分回路32の出力りる1白流バイアス信シ゛ゴ202の
電L1ニレベルが変化り−ることがないにうに、所定の
禁止手段h(yriじられている。
以上説明したJ、うに、本発明J、れば、21直人力信
号波形歪が人き4に場合であっても、J: 7<−この
2f+lj入力信号入力波数が高い周波数(’ t%−
>て()、これを確実に2舶判断しく一デユーディ比5
()%の21i1.i信号列として波形整形出力するこ
とが可能ぐある。
号波形歪が人き4に場合であっても、J: 7<−この
2f+lj入力信号入力波数が高い周波数(’ t%−
>て()、これを確実に2舶判断しく一デユーディ比5
()%の21i1.i信号列として波形整形出力するこ
とが可能ぐある。
第′1図は従来の波形整形回路の回路図であり、第゛2
図は第1図に承り回路の信号波形図Cあり、第31ズ1
(。L本発明の波形整形回路の々I泗な実施例を示り一
回路図で・・あり、第1図は第3図に示°り回路の信号
波形図であり、第5図は第3図で示゛す回路で用いられ
るCMOSインバータの特1/I l*lで゛ある。 各図中同一部祠には同一79号を(=Jし、32は積分
回d’jl t L36は比較回路(゛・ある。 ブi1.31+ 代理人 例 野 偕 −第2図 102 o
’−−−−−−−−−−−−−−+OP
”: 第5図 入力f圧
図は第1図に承り回路の信号波形図Cあり、第31ズ1
(。L本発明の波形整形回路の々I泗な実施例を示り一
回路図で・・あり、第1図は第3図に示°り回路の信号
波形図であり、第5図は第3図で示゛す回路で用いられ
るCMOSインバータの特1/I l*lで゛ある。 各図中同一部祠には同一79号を(=Jし、32は積分
回d’jl t L36は比較回路(゛・ある。 ブi1.31+ 代理人 例 野 偕 −第2図 102 o
’−−−−−−−−−−−−−−+OP
”: 第5図 入力f圧
Claims (1)
- (1)高周波成分の減衰した一定デューティ比の2値入
力信号列を211自判断し波形整形J−る波形整形回路
に、JX員)で、2116人カ信号をしさいifJ電斤
と比較して2値判断し波形整形出ツノづる比較回路ど、
この比較回路の出ツノを所定の条件下で積分lノこれを
直流バイアス信号として前記2値人ガ信号に重畳する積
分回路と、を含み、比較回路は、積分回路から入力され
る直流バイアス信号に基づき2値人力信号を最適しきい
値電圧で2値判断できることを特徴と覆る波形整形回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57159873A JPS5949014A (ja) | 1982-09-14 | 1982-09-14 | 波形整形回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57159873A JPS5949014A (ja) | 1982-09-14 | 1982-09-14 | 波形整形回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5949014A true JPS5949014A (ja) | 1984-03-21 |
Family
ID=15703065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57159873A Pending JPS5949014A (ja) | 1982-09-14 | 1982-09-14 | 波形整形回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5949014A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60235519A (ja) * | 1984-05-08 | 1985-11-22 | Nec Corp | 自己バイアスゲ−ト回路 |
FR2604838A1 (fr) * | 1986-10-03 | 1988-04-08 | Endress Hauser Gmbh Co | Procede et dispositif de production d'un signal binaire a valeur moyenne nulle |
EP0343899A2 (en) * | 1988-05-23 | 1989-11-29 | Advanced Micro Devices, Inc. | Circuit for generating pulses having controlled duty cycle |
JPH02501000A (ja) * | 1986-11-22 | 1990-04-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | パルス成形器 |
EP0377897A2 (en) * | 1988-12-28 | 1990-07-18 | Kabushiki Kaisha Toshiba | Duty ratio control circuit apparatus |
EP0398751A2 (en) * | 1989-05-18 | 1990-11-22 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
EP0772297A1 (en) * | 1995-10-31 | 1997-05-07 | STMicroelectronics Limited | A circuit for generating an output signal having a 50% duty cycle |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55145414A (en) * | 1979-04-27 | 1980-11-13 | Rca Corp | Signal processing system |
-
1982
- 1982-09-14 JP JP57159873A patent/JPS5949014A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55145414A (en) * | 1979-04-27 | 1980-11-13 | Rca Corp | Signal processing system |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60235519A (ja) * | 1984-05-08 | 1985-11-22 | Nec Corp | 自己バイアスゲ−ト回路 |
FR2604838A1 (fr) * | 1986-10-03 | 1988-04-08 | Endress Hauser Gmbh Co | Procede et dispositif de production d'un signal binaire a valeur moyenne nulle |
NL8702357A (nl) * | 1986-10-03 | 1988-05-02 | Endress Hauser Gmbh Co | Werkwijze en inrichting voor het opwekken van een binair signaal vrij van gemiddelde waarde. |
US4963872A (en) * | 1986-10-03 | 1990-10-16 | Endress U. Hauser Gmbh U. Co. | Method and arrangement for generating a mean-value-free binary signal |
JPH02501000A (ja) * | 1986-11-22 | 1990-04-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | パルス成形器 |
EP0343899A2 (en) * | 1988-05-23 | 1989-11-29 | Advanced Micro Devices, Inc. | Circuit for generating pulses having controlled duty cycle |
EP0377897A2 (en) * | 1988-12-28 | 1990-07-18 | Kabushiki Kaisha Toshiba | Duty ratio control circuit apparatus |
EP0398751A2 (en) * | 1989-05-18 | 1990-11-22 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
EP0772297A1 (en) * | 1995-10-31 | 1997-05-07 | STMicroelectronics Limited | A circuit for generating an output signal having a 50% duty cycle |
US5920217A (en) * | 1995-10-31 | 1999-07-06 | Sgs-Thomas Microelectronics Limited | 50% Duty cycle signal generator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002539705A (ja) | スプアを制限できる直接ディジタル周波数合成 | |
JPS5949014A (ja) | 波形整形回路 | |
JPH0389712A (ja) | 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 | |
US3840817A (en) | Phase detector circuit | |
JPH07501666A (ja) | 直交変調適用下での復調方法 | |
US4833639A (en) | High-speed analog multiplier--absolute value detector | |
JPS60199260A (ja) | Pll変調回路 | |
JPH01503345A (ja) | パルス信号の適応等化の方法および装置 | |
JPS59500395A (ja) | 低域フィルタを含む位相検出器 | |
JPH02288485A (ja) | 色副搬送波の発生回路 | |
JP2000347678A (ja) | トーン発生回路 | |
JPS587968A (ja) | リングトリツプ回路 | |
JPH02104118A (ja) | 位相差発生回路 | |
JPS58142620A (ja) | 波形整形回路 | |
JPS58108806A (ja) | 位相差検知回路 | |
JP3101186B2 (ja) | ディジタル・エンコーダ回路 | |
Varshney et al. | Performance comparison of filter circuits based on two different current conveyor topologies | |
JPS58137308A (ja) | パルス・カウント型周波数弁別器 | |
JPH0514153A (ja) | 二相クロツク信号発生回路 | |
JPH02132908A (ja) | 位相シフト回路 | |
JPS63232514A (ja) | 2値/3値レベル信号変換回路 | |
JPH02276351A (ja) | Fsk復調回路 | |
JPS5832522B2 (ja) | マイクロ波集積回路を用いた2重平衡形変復調器 | |
JPS6021615A (ja) | デイジタルフイルタ装置 | |
JPH01321716A (ja) | 能動フイルタ |