JPS63142599A - メモリ装置における不良セルの置換方法 - Google Patents
メモリ装置における不良セルの置換方法Info
- Publication number
- JPS63142599A JPS63142599A JP61289887A JP28988786A JPS63142599A JP S63142599 A JPS63142599 A JP S63142599A JP 61289887 A JP61289887 A JP 61289887A JP 28988786 A JP28988786 A JP 28988786A JP S63142599 A JPS63142599 A JP S63142599A
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- memory
- input
- defective cell
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims description 21
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、使用メモリ領域に存在する不良セルを他の良
好なメモリセルと置換して、そのメモリ装置を良品化す
るメモリ装置の不良セルの置換方法に関する。
好なメモリセルと置換して、そのメモリ装置を良品化す
るメモリ装置の不良セルの置換方法に関する。
B0発明の概要
本発明は、同一チップで少なくとも二種類の使用メモリ
vJ域を有するメモリ装置のうち、小さい使用メモリ領
域を用いてなるメモリ装置における不良セルの置換方法
において、不良セルが存在する入出力信号線を未使用メ
モリ領域の入出力信号線と切り換えることにより、不良
なメモリ装置を救済して歩留り向上環を実現するもので
ある。
vJ域を有するメモリ装置のうち、小さい使用メモリ領
域を用いてなるメモリ装置における不良セルの置換方法
において、不良セルが存在する入出力信号線を未使用メ
モリ領域の入出力信号線と切り換えることにより、不良
なメモリ装置を救済して歩留り向上環を実現するもので
ある。
C2従来の技術
半導体メモリ装置は、微細な不純物領域や配線、或いは
種々の薄膜やコンタクトホール等を形成して構成されて
おり、数十に〜数Mビットのメモリセルの中には完全に
動作しない不良セルが存在することがある。
種々の薄膜やコンタクトホール等を形成して構成されて
おり、数十に〜数Mビットのメモリセルの中には完全に
動作しない不良セルが存在することがある。
このように不良セルが存在する場合に、従来は所謂冗長
回路を用いてその不良セルの救済が行われており、例え
ばメモリセルアレイのロウ(Roi+)方向又はカラム
(Column)方向に予備のメモリセル行又はメモリ
セル列が形成され、この予備のメモリセル行又は列にワ
ード線又はビット線対などを切り換えてやることによっ
て、不良セルの救済を行っている。
回路を用いてその不良セルの救済が行われており、例え
ばメモリセルアレイのロウ(Roi+)方向又はカラム
(Column)方向に予備のメモリセル行又はメモリ
セル列が形成され、この予備のメモリセル行又は列にワ
ード線又はビット線対などを切り換えてやることによっ
て、不良セルの救済を行っている。
D9発明が解決しようとする問題点
しかしながら、このような予備のメモリセル行又はメモ
リセル列を予め形成しておくことは、それだけ高集積化
が要求されるメモリ装置上の領域を占有することになり
、また、予備のメモリセルに切り換える場合には、通常
ヒユーズ等の切断作業を伴うためその作業上も簡素化が
望まれる。
リセル列を予め形成しておくことは、それだけ高集積化
が要求されるメモリ装置上の領域を占有することになり
、また、予備のメモリセルに切り換える場合には、通常
ヒユーズ等の切断作業を伴うためその作業上も簡素化が
望まれる。
そごで、本発明は上述の問題点に鑑み、特に不良セルと
他の良好なメモリセルとの切り換えを簡便に行って、不
良なメモリ装置を救済し歩留り向上筒を実現するような
メモリ装置における不良セルの置換方法を提供すること
を目的とする。
他の良好なメモリセルとの切り換えを簡便に行って、不
良なメモリ装置を救済し歩留り向上筒を実現するような
メモリ装置における不良セルの置換方法を提供すること
を目的とする。
E1問題点を解決するための手段
本発明に用いられるメモリ装置は、同一チップで少なく
とも二種類の使用メモリ領域を有するメモリ装置のうち
、小さい使用メモリ領域を用いてなるメモリ装置である
。その−例を挙げると、64kbit (8kx8b
it構成)の使用メモリ領域と72 kbit (8
k X 9bit構成)の使用メモリ領域との二種類の
使用メモリ領域を有するメモリ装置(以下、64 kb
it / 72 kbitタイプと称す。)や、256
kbit (32kx8bit構成)の使用メモリ領
域と288kbit (32kX9bit構成)の使
用メモリ領域との二種類の使用メモリ領域を有するメモ
リ装置(以下、256 kbit/ 288 kbit
タイプと称す。)等であって、例えば64 kbit
/ 72 kbitタイプのものでは64kbitで用
いられるメモリ装置であり、256kbit / 28
8 kbitタイプのものでは256kbitで用いら
れるメモリ装置である。
とも二種類の使用メモリ領域を有するメモリ装置のうち
、小さい使用メモリ領域を用いてなるメモリ装置である
。その−例を挙げると、64kbit (8kx8b
it構成)の使用メモリ領域と72 kbit (8
k X 9bit構成)の使用メモリ領域との二種類の
使用メモリ領域を有するメモリ装置(以下、64 kb
it / 72 kbitタイプと称す。)や、256
kbit (32kx8bit構成)の使用メモリ領
域と288kbit (32kX9bit構成)の使
用メモリ領域との二種類の使用メモリ領域を有するメモ
リ装置(以下、256 kbit/ 288 kbit
タイプと称す。)等であって、例えば64 kbit
/ 72 kbitタイプのものでは64kbitで用
いられるメモリ装置であり、256kbit / 28
8 kbitタイプのものでは256kbitで用いら
れるメモリ装置である。
そして、本発明は、このようなメモリ装置を用いて、不
良セルが存在する入出力信号線を未使用メモリ領域の入
出力信号線と切り換えることを特徴とするメモリ装置に
おける不良セルの置換方法により上述の問題点を解決す
る。
良セルが存在する入出力信号線を未使用メモリ領域の入
出力信号線と切り換えることを特徴とするメモリ装置に
おける不良セルの置換方法により上述の問題点を解決す
る。
F9作用
二種類の使用メモリ領域を有するメモリ装置をその小さ
い方の使用メモリ領域で使用する場合には、未使用メモ
リ領域がチップ上に存在することになる。そして、この
未使用メモリ領域の入出力信号線を不良セルを有する使
用メモリ領域の入出力信号線と切り換えることにより、
メモリ領域ごと置換されることになる。
い方の使用メモリ領域で使用する場合には、未使用メモ
リ領域がチップ上に存在することになる。そして、この
未使用メモリ領域の入出力信号線を不良セルを有する使
用メモリ領域の入出力信号線と切り換えることにより、
メモリ領域ごと置換されることになる。
G、実施例
本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例
本発明の第1の実施例は、入出力信号線のうち組み立て
時に結線されるリードとパッドの間の配線を切り換えて
、未使用メモリ領域を活用するものである。なお、本実
施例においては、そのメモリ装置を64 kbit /
72 kbitタイプのものとしているが、これに限
定されるものではない。
時に結線されるリードとパッドの間の配線を切り換えて
、未使用メモリ領域を活用するものである。なお、本実
施例においては、そのメモリ装置を64 kbit /
72 kbitタイプのものとしているが、これに限
定されるものではない。
まず、本実施例にかかるメモリ装置は、第1図に示すよ
うに、64kbitの使用メモリ領域Aと、図中斜線部
分で示す13kbitの未使用メモリ領域Bを有してお
り、72kbitをメモリ領域としても用いることがで
きる構造になっている。
うに、64kbitの使用メモリ領域Aと、図中斜線部
分で示す13kbitの未使用メモリ領域Bを有してお
り、72kbitをメモリ領域としても用いることがで
きる構造になっている。
上記64 kbitの使用メモリ領域Aは、ビット構成
に基づいてfJ kbitずつのメモリ領域M1〜M8
になっており、仮に、このメモリ装置を72kbitで
使用する場合には上記未使用メモリ領域Bは第9番目の
8kbitのメモリ領域M9として機能することになる
。
に基づいてfJ kbitずつのメモリ領域M1〜M8
になっており、仮に、このメモリ装置を72kbitで
使用する場合には上記未使用メモリ領域Bは第9番目の
8kbitのメモリ領域M9として機能することになる
。
このようなメモリ装置を用いた本実施例の不良セルの置
換方法は、54 kbitでメモリ装置を使用する場合
であって、不良セルの存在するメモリ領域を未使用メモ
リ領域Bと置換することによって行われ、そのために入
出力信号線の一部であって、組み立て時に結線されるリ
ードとパッドの間の配線を切り換えるものである。
換方法は、54 kbitでメモリ装置を使用する場合
であって、不良セルの存在するメモリ領域を未使用メモ
リ領域Bと置換することによって行われ、そのために入
出力信号線の一部であって、組み立て時に結線されるリ
ードとパッドの間の配線を切り換えるものである。
即ち、上記使用メモリ領域Ml−M8及び未使用メモリ
領域Bからはそれぞれ組み立て時に結線されるパッドP
1〜P8及びパッドP9が形成されており、これらパッ
ドP1〜P8と対向するようにリードし1〜L8(8b
it構成のため)が臨んでいる。
領域Bからはそれぞれ組み立て時に結線されるパッドP
1〜P8及びパッドP9が形成されており、これらパッ
ドP1〜P8と対向するようにリードし1〜L8(8b
it構成のため)が臨んでいる。
ここで、本実施例は、上記バンドと上記リードの結線の
際に不良セルが存在する使用メモリ領域を上記未使用メ
モリ領域Bと置換するものであって、例えば第1図に示
すように、不良セル(図中X印で示す。)が使用メモリ
領域M2に存在しているものとすると、その不良セルが
存在する使用メモリ領域M2ではパッドP2とリードL
2の結線を行わない。そして、パッドP1とリードL1
、パッドP3とリードL2、パッドP4とリードL3、
・・・、パッドP8とリードL7、パッドP9とリード
L 8がそれぞれ結線され、結局、このような入出力信
号の経路の切り換えによって不良セルを有した使用メモ
リ領域M2は未使用メモリ領域Bと置換されて使用され
ることになる。
際に不良セルが存在する使用メモリ領域を上記未使用メ
モリ領域Bと置換するものであって、例えば第1図に示
すように、不良セル(図中X印で示す。)が使用メモリ
領域M2に存在しているものとすると、その不良セルが
存在する使用メモリ領域M2ではパッドP2とリードL
2の結線を行わない。そして、パッドP1とリードL1
、パッドP3とリードL2、パッドP4とリードL3、
・・・、パッドP8とリードL7、パッドP9とリード
L 8がそれぞれ結線され、結局、このような入出力信
号の経路の切り換えによって不良セルを有した使用メモ
リ領域M2は未使用メモリ領域Bと置換されて使用され
ることになる。
この場合において、置換される未使用メモリ領域Bには
不良セルが存在しないことが条件とされ、また、置換さ
れる未使用メモリ領域Bは必ずしも1つのビットに対応
する領域である必要はなく、複数の不良セルを有した使
用メモリ領域をそれぞれ置換するようなものであっても
良い。
不良セルが存在しないことが条件とされ、また、置換さ
れる未使用メモリ領域Bは必ずしも1つのビットに対応
する領域である必要はなく、複数の不良セルを有した使
用メモリ領域をそれぞれ置換するようなものであっても
良い。
リードフレームの配置の設計やチップのパッドの配置の
設計に際しては、本実施例の不良セルの置換方法を行う
上で、1つのリードから複数のパッドに結線できるよう
に例えば第1図に示すように結線の自由度を残して配置
することが有効である。このようなリードやバンドの配
置によって円滑に不良セルの救済を図ることが行われる
。
設計に際しては、本実施例の不良セルの置換方法を行う
上で、1つのリードから複数のパッドに結線できるよう
に例えば第1図に示すように結線の自由度を残して配置
することが有効である。このようなリードやバンドの配
置によって円滑に不良セルの救済を図ることが行われる
。
第2の実施例
本実施例のメモリ装置における不良セルの置換方法は、
メモリセルが配列されたメモリ領域とその入出力回路と
の間の入出力信号線の経路を切り換えて、不良セルの存
在する使用メモリ領域を救済するものである。
メモリセルが配列されたメモリ領域とその入出力回路と
の間の入出力信号線の経路を切り換えて、不良セルの存
在する使用メモリ領域を救済するものである。
まず、本実施例に用いられるメモリ装置は、上述の第1
の実施例で説明したメモリ装置と同様に、同一チップで
少なくとも二種類の使用メモリ領域を有するメモリ装置
のうち、小さい使用メモリ領域を用いてなるメモリ装置
である。従って、例えば64 kbit / 72 k
bitタイプのものや256 kbH/ 288 kb
itタイプのもの等を用いることができ、そのうち64
kbitや256 kbitで使用する場合に有効で
ある。なお、本実施例においても、これらのビット数の
メモリ装置に限定されるものではないことは言うまでも
ない。
の実施例で説明したメモリ装置と同様に、同一チップで
少なくとも二種類の使用メモリ領域を有するメモリ装置
のうち、小さい使用メモリ領域を用いてなるメモリ装置
である。従って、例えば64 kbit / 72 k
bitタイプのものや256 kbH/ 288 kb
itタイプのもの等を用いることができ、そのうち64
kbitや256 kbitで使用する場合に有効で
ある。なお、本実施例においても、これらのビット数の
メモリ装置に限定されるものではないことは言うまでも
ない。
このようなメモリ装置は、第2図に示すように、メモリ
領域M21.メモリ領域M22.メモリ領域M23.・
・・に対応して、入出力回路N21゜入出力回路N22
.入出力回路N23.・・・が形成されている。これら
メモリ領域M21.M22゜N23.・・・と入出力回
路N21.N22.N23、・・・の間には、それぞれ
入力配線lN21.IIV22、Tfi23.・・・及
び出力配線0β21,0A22.07!23.・・・が
配設されている。一方、これらメモリ領域及び入出力回
路と同一チップ上には、さらに入出力切り換えプログラ
ム部30が配設されており、これに回路上接続して入出
力切り換えデコーダ31が配設されている。そして、上
記入力配線II!21及び出力配線0I121を上記入
出力切り換えデコーダ31からの信号に基づいて他の入
力配線及び出力配線と切り換えるためのスイッチSW2
1 i 、 SW21 oが設けられ、さらに不良セ
ルを有した場合に開放されるスイッチSW22 i、S
W22 oやスイッチSW23 i。
領域M21.メモリ領域M22.メモリ領域M23.・
・・に対応して、入出力回路N21゜入出力回路N22
.入出力回路N23.・・・が形成されている。これら
メモリ領域M21.M22゜N23.・・・と入出力回
路N21.N22.N23、・・・の間には、それぞれ
入力配線lN21.IIV22、Tfi23.・・・及
び出力配線0β21,0A22.07!23.・・・が
配設されている。一方、これらメモリ領域及び入出力回
路と同一チップ上には、さらに入出力切り換えプログラ
ム部30が配設されており、これに回路上接続して入出
力切り換えデコーダ31が配設されている。そして、上
記入力配線II!21及び出力配線0I121を上記入
出力切り換えデコーダ31からの信号に基づいて他の入
力配線及び出力配線と切り換えるためのスイッチSW2
1 i 、 SW21 oが設けられ、さらに不良セ
ルを有した場合に開放されるスイッチSW22 i、S
W22 oやスイッチSW23 i。
5W23o、・・・、が設けられている。なお、入出力
回路N21は、当該メモリ装置を未使用メモリ領域がで
ないようにフルに使用する場合に使用されるものであり
、特に本実施例では余分なものとなっている。
回路N21は、当該メモリ装置を未使用メモリ領域がで
ないようにフルに使用する場合に使用されるものであり
、特に本実施例では余分なものとなっている。
ここで当該メモリ装置においては未使用メモリ領域はメ
モリ領域M21であって、上記入出力切り換えプログラ
ム部30及び入出力切り換えデコーダ31の動作に基づ
き、その未使用メモリ領域の入出力信号線の経路を切り
換えてやることで、本実施例の不良セルの置換方法が実
現されることになる。
モリ領域M21であって、上記入出力切り換えプログラ
ム部30及び入出力切り換えデコーダ31の動作に基づ
き、その未使用メモリ領域の入出力信号線の経路を切り
換えてやることで、本実施例の不良セルの置換方法が実
現されることになる。
例えばメモリ領域M22に不良セルが存在するものとす
ると、このメモリ領域M22を未使用メモリ領域である
メモリ領域M21と置換する必要が生ずる。本実施例は
、−ヒ記入出力切り換えプログラム部30及び入出力切
り換えデコーダ31の動作に基づき、スイッチSW21
i、 SW21 。
ると、このメモリ領域M22を未使用メモリ領域である
メモリ領域M21と置換する必要が生ずる。本実施例は
、−ヒ記入出力切り換えプログラム部30及び入出力切
り換えデコーダ31の動作に基づき、スイッチSW21
i、 SW21 。
、SW22 +、SW22 oを切り換えて、入出力回
路N22とメモリ領域M21が接続するようにその入出
力信号線の経路を切り換える。そして、このように未使
用メモリ領域M21を不良セルを有するメモリ領域M2
2と置換することによって、当該メモリ装置を良品化し
、その歩留り向上を図ることができる。また、例えば不
良セルを有するメモリ領域がメモリ領域M23である場
合には、上記スイッチSW21 i、SW21 o、5
W23i、5W23oを切り換え、入出力回路N23と
メモリ領域M21が接続するようにその入出力信号線の
経路を切り換えれば当該メモリ装置を良晶化できること
になる。他のメモリ領域についても同様である。
路N22とメモリ領域M21が接続するようにその入出
力信号線の経路を切り換える。そして、このように未使
用メモリ領域M21を不良セルを有するメモリ領域M2
2と置換することによって、当該メモリ装置を良品化し
、その歩留り向上を図ることができる。また、例えば不
良セルを有するメモリ領域がメモリ領域M23である場
合には、上記スイッチSW21 i、SW21 o、5
W23i、5W23oを切り換え、入出力回路N23と
メモリ領域M21が接続するようにその入出力信号線の
経路を切り換えれば当該メモリ装置を良晶化できること
になる。他のメモリ領域についても同様である。
ここで、このようなスイッチ5W21i、SW21 o
、SW22 i、SW22 oの切り換え動作は、上記
入出力切り換えプログラム部30及び入出力切り換えデ
コーダ31の動作によって行われるが、上記入出力切り
換えプログラム部30は、例えば所定の不良セルの情報
をプログラムするための回路であって、例えば複数本の
ヒユーズを並べて切断することによってプログラムする
ような方式としても良い。例えば8ビツト構成では、不
良セルを有した1つの使用メモリ領域を選択する場合に
、4本のヒユーズの断続のパターンでその使用メモリ領
域を選ぶことができる。即ち、不良セルを有したメモリ
領域の有無の信号のためのヒユーズが1本、さらに8−
23であるから3本のヒユーズで使用メモリ領域の総数
である8 (ビット)を表現でき、結局4本のヒユーズ
の断続パターンによって使用メモリ領域の選択が可能と
なる。これに対して従来のメモリセルの救済方法では、
それぞれ行又は列ごとの置換のたびに7本捏度のヒユー
ズが必要となり、そのプログラム作業の簡素化が図られ
ることになる。
、SW22 i、SW22 oの切り換え動作は、上記
入出力切り換えプログラム部30及び入出力切り換えデ
コーダ31の動作によって行われるが、上記入出力切り
換えプログラム部30は、例えば所定の不良セルの情報
をプログラムするための回路であって、例えば複数本の
ヒユーズを並べて切断することによってプログラムする
ような方式としても良い。例えば8ビツト構成では、不
良セルを有した1つの使用メモリ領域を選択する場合に
、4本のヒユーズの断続のパターンでその使用メモリ領
域を選ぶことができる。即ち、不良セルを有したメモリ
領域の有無の信号のためのヒユーズが1本、さらに8−
23であるから3本のヒユーズで使用メモリ領域の総数
である8 (ビット)を表現でき、結局4本のヒユーズ
の断続パターンによって使用メモリ領域の選択が可能と
なる。これに対して従来のメモリセルの救済方法では、
それぞれ行又は列ごとの置換のたびに7本捏度のヒユー
ズが必要となり、そのプログラム作業の簡素化が図られ
ることになる。
また、上記入出力切り換えデコーダ31は、上記入出力
切り換えプログラム部30のプログラム内容を読み取っ
て動作する機能を有し、その読み取ったプログラム内容
から上記スイッチSW21i、SW21 o、SW22
i、SW22 o、5W23i、5W23oの切り換
え動作がなされることになる。
切り換えプログラム部30のプログラム内容を読み取っ
て動作する機能を有し、その読み取ったプログラム内容
から上記スイッチSW21i、SW21 o、SW22
i、SW22 o、5W23i、5W23oの切り換
え動作がなされることになる。
このような第2の実施例に示した方法によっても、メモ
リ領域とその入出力回路との間の入出力信号線の経路を
切り換えて不良セルの存在する使用メモリ領域を救済す
ることができ、そのメモリ装置の良品化から歩留り向上
を実現することが可能となる。また、未使用メモリ領域
を活用するものであり、チップ上の面積を大きく占有す
るものではないことは勿論である。
リ領域とその入出力回路との間の入出力信号線の経路を
切り換えて不良セルの存在する使用メモリ領域を救済す
ることができ、そのメモリ装置の良品化から歩留り向上
を実現することが可能となる。また、未使用メモリ領域
を活用するものであり、チップ上の面積を大きく占有す
るものではないことは勿論である。
なお、上述の第1及び第2の実施例のメモリ装置におけ
る不良セルの置換方法は、冗長性が必要とされる全ての
メモリ装置に適用することができるものである。
る不良セルの置換方法は、冗長性が必要とされる全ての
メモリ装置に適用することができるものである。
H0発明の効果
本発明のメモリ装置における不良セルの置換方法は、2
種類の使用メモリ領域を有するメモリ装置であってその
小さい方の使用メモリ領域で用いるメモリ装置を用い、
その未使用メモリ領域を人出力信号線の経路を切り換え
によって不良セルを有した使用メモリ領域と置換し、有
効に活用するものである。このため従来に比較して簡便
な作業で不良セルの救済を図ることができ、またメモリ
装置自体を何ら複雑化するものでもない。また、未使用
メモリ領域を活用するだけであり、その占有面積の増加
をもたらすものではない。更に、不良セルの発生状態と
して局所的に不良セルの発生領域が集中したときに、本
発明はメモリ領域ごと置換できるため効率の良い救済が
可能となる。
種類の使用メモリ領域を有するメモリ装置であってその
小さい方の使用メモリ領域で用いるメモリ装置を用い、
その未使用メモリ領域を人出力信号線の経路を切り換え
によって不良セルを有した使用メモリ領域と置換し、有
効に活用するものである。このため従来に比較して簡便
な作業で不良セルの救済を図ることができ、またメモリ
装置自体を何ら複雑化するものでもない。また、未使用
メモリ領域を活用するだけであり、その占有面積の増加
をもたらすものではない。更に、不良セルの発生状態と
して局所的に不良セルの発生領域が集中したときに、本
発明はメモリ領域ごと置換できるため効率の良い救済が
可能となる。
第1図は本発明のメモリ装置における不良セルの置換方
法にかかる第1の実施例を説明するための模式図である
。また、第2図は本発明のメモリ装置における不良セル
の置換方法にかかる第2の実施例を説明するための模式
図である。 B・・・未使用メモリ領域 M21・・・メモリ領域(未使用メモリ領域)Ml〜M
8・・・使用メモリ領域 Pi〜P9・・・パッド L1〜L8・・・リード M22.M23・・・メモリ領域(使用メモリ領域)N
22.N23・・・入出力回路 SW21 i、SW21 o、SW22 i、SW22
o、SW23 i、SW23 o−=スイッチr/21
.II!22.17!23−・・入力配線OJ 21.
O# 22.07!23・=出力配線時 許 出 願
人 ソニー株式会社代理人 弁理士 小
泡 晃1 ^
法にかかる第1の実施例を説明するための模式図である
。また、第2図は本発明のメモリ装置における不良セル
の置換方法にかかる第2の実施例を説明するための模式
図である。 B・・・未使用メモリ領域 M21・・・メモリ領域(未使用メモリ領域)Ml〜M
8・・・使用メモリ領域 Pi〜P9・・・パッド L1〜L8・・・リード M22.M23・・・メモリ領域(使用メモリ領域)N
22.N23・・・入出力回路 SW21 i、SW21 o、SW22 i、SW22
o、SW23 i、SW23 o−=スイッチr/21
.II!22.17!23−・・入力配線OJ 21.
O# 22.07!23・=出力配線時 許 出 願
人 ソニー株式会社代理人 弁理士 小
泡 晃1 ^
Claims (1)
- 【特許請求の範囲】 同一チップで少なくとも二種類の使用メモリ領域を有
するメモリ装置のうち、小さい使用メモリ領域を用いて
なるメモリ装置における不良セルの置換方法において、 不良セルが存在する入出力信号線を未使用メモリ領域の
入出力信号線と切り換えることを特徴とするメモリ装置
における不良セルの置換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61289887A JPS63142599A (ja) | 1986-12-05 | 1986-12-05 | メモリ装置における不良セルの置換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61289887A JPS63142599A (ja) | 1986-12-05 | 1986-12-05 | メモリ装置における不良セルの置換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63142599A true JPS63142599A (ja) | 1988-06-14 |
Family
ID=17749057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61289887A Pending JPS63142599A (ja) | 1986-12-05 | 1986-12-05 | メモリ装置における不良セルの置換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63142599A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02300952A (ja) * | 1989-04-28 | 1990-12-13 | Internatl Business Mach Corp <Ibm> | 部分良好なメモリ・モジユールを用いたメモリ・ユニツト及びその形成方法 |
WO1993005512A1 (en) * | 1991-08-28 | 1993-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor storage device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4919780A (ja) * | 1972-06-14 | 1974-02-21 | ||
JPS5119940A (ja) * | 1974-08-09 | 1976-02-17 | Nippon Telegraph & Telephone | |
JPS5644200A (en) * | 1979-09-14 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Semiconductor memory device |
JPS56111194A (en) * | 1980-01-18 | 1981-09-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor memory |
JPS6161300A (ja) * | 1984-09-03 | 1986-03-29 | Hitachi Ltd | 欠陥救済回路 |
-
1986
- 1986-12-05 JP JP61289887A patent/JPS63142599A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4919780A (ja) * | 1972-06-14 | 1974-02-21 | ||
JPS5119940A (ja) * | 1974-08-09 | 1976-02-17 | Nippon Telegraph & Telephone | |
JPS5644200A (en) * | 1979-09-14 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Semiconductor memory device |
JPS56111194A (en) * | 1980-01-18 | 1981-09-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor memory |
JPS6161300A (ja) * | 1984-09-03 | 1986-03-29 | Hitachi Ltd | 欠陥救済回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02300952A (ja) * | 1989-04-28 | 1990-12-13 | Internatl Business Mach Corp <Ibm> | 部分良好なメモリ・モジユールを用いたメモリ・ユニツト及びその形成方法 |
WO1993005512A1 (en) * | 1991-08-28 | 1993-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor storage device |
US5394368A (en) * | 1991-08-28 | 1995-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5498886A (en) | Circuit module redundancy architecture | |
US5576554A (en) | Wafer-scale integrated circuit interconnect structure architecture | |
KR100630519B1 (ko) | 디멘젼프로그램가능퓨즈뱅크및그것의제조방법 | |
JPS63302497A (ja) | 半導体記憶装置の欠陥救済装置 | |
KR940001288B1 (ko) | 반도체 기억장치 | |
JPS63142599A (ja) | メモリ装置における不良セルの置換方法 | |
JPH0676594A (ja) | 半導体記憶装置 | |
JPH0380500A (ja) | 半導体記憶装置 | |
JPH0652697A (ja) | 誤り訂正機能付半導体メモリ | |
KR0183725B1 (ko) | 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 | |
JPH0997498A (ja) | 読み出し専用半導体記憶装置 | |
US6618306B2 (en) | Semiconductor memory device having row and column redundancy circuit and method of manufacturing the circuit | |
JP2774361B2 (ja) | 半導体集積回路 | |
JPH04285799A (ja) | 半導体メモリ装置 | |
KR0145219B1 (ko) | 로우리던던시기능을 가지는 반도체메모리장치 | |
JP2509343B2 (ja) | 半導体メモリ装置 | |
JPH0158662B2 (ja) | ||
JPH01208798A (ja) | 記憶装置 | |
JP3204385B2 (ja) | 半導体装置 | |
KR0153596B1 (ko) | 반도체 메모리 장치의 불량분석 에지 패드와 패키지 접착 센터 패드의 배치구조 | |
KR20010051059A (ko) | 반도체 메모리 장치 | |
KR20040022645A (ko) | 개선된 리던던시 스킴을 가지는 반도체 메모리 장치 | |
JPH06150688A (ja) | 電気的消去・書き込み可能な不揮発性メモリ | |
JPS5928055B2 (ja) | 大規模半導体集積回路記憶装置 | |
JPH02148499A (ja) | 半導体記憶装置 |