KR0145219B1 - 로우리던던시기능을 가지는 반도체메모리장치 - Google Patents

로우리던던시기능을 가지는 반도체메모리장치

Info

Publication number
KR0145219B1
KR0145219B1 KR1019950007529A KR19950007529A KR0145219B1 KR 0145219 B1 KR0145219 B1 KR 0145219B1 KR 1019950007529 A KR1019950007529 A KR 1019950007529A KR 19950007529 A KR19950007529 A KR 19950007529A KR 0145219 B1 KR0145219 B1 KR 0145219B1
Authority
KR
South Korea
Prior art keywords
memory cell
sub
data lines
cell arrays
sense amplifier
Prior art date
Application number
KR1019950007529A
Other languages
English (en)
Other versions
KR960036052A (ko
Inventor
오승철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950007529A priority Critical patent/KR0145219B1/ko
Publication of KR960036052A publication Critical patent/KR960036052A/ko
Application granted granted Critical
Publication of KR0145219B1 publication Critical patent/KR0145219B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은, 다수개의 데이터라인들과, 다수개의 서브메모리셀어레이들과, 서브메모리셀어레이들의 사이에 위치하여 상기 서브메모리셀어레이들을 상기 데이터라인들에 연결하며 상기 데이터라인들을 공유하는 적어도 하나의 센스앰프블럭을 가지는 다수개의 센스앰프블럭들을 가지는 반도체메모리장치에 관한 것으로서, 상기 서브메모리셀어레이들 중에서 상기 데이터라인들을 공유하는 상기 센스앰프블럭에 인접한 서브메모리셀어레이를 제외한 나머지의 서브메모리셀어레이들 중 어느 하나에 포함되며 상기 데이터라인들의 수만큼의 개수로 된 다수개의 리던던트메모리셀어레이들을 가진다.

Description

로우리던던시기능을 가지는 반도체 메모리 장치
제1도는 종래의 반도체 메모리 장치에서 로우리던던시를 위한 메모리 셀어레이와 센스앰프 및 데이터라인의 구성을 보여주는 도면
제2도는 제1도의 반도체 메모리 장치에서 로우리던던시를 수행하는 방식들을 보여주는 도면
제3도는 본 발명에 따른 반도체 메모리 장치에서 로우리던던시를 위한 메모리셀어레이와 센스앰프 및 데이터라인의 구성을 보여주는 도면
본 발명은 반도체 메모리 장치의 리던던시에 관한 것으로서, 특히 결함이 있는 메모리셀에 연결된 노멀워드라인을 리던던트워드라인으로 대치하는 로우리던던시에 관한 것이다.
반도체 메모리장치에 있어서 리던던시(redundancy)라 함은 메모리쎌에 결함(fail)이 발생하였을 때 그 메모리셀을 여분의 메모리셀로 대치하여 수율(yield)을 향상시키기 위한 수단이다. 이러한 리던던시 기술에는 노멀워드라인을 리던던트 워드라인으로 대치하는 칼럼리던던시와, 두가지를 조합한 리던던시기술이 있다. 로우리던던시에 관하여는 1992년 7월 13일에 대한민국에 특허출원된 출원번호 제92-12437호에 소개된 바 있다. 여기에서는, 기존의 1개의 서브메모리셀어레이마다 로우리던던시기능을 부여하여 해당하는 서브메모리셀어레이내에서 결함이 발생된 로우, 즉 워드라인의 결함만을 구제하던 방식을 탈피한 것으로서, 특정 서브메모리 셀어레이내에서 노멀메모리셀어레이와 리던던트메모리셀어레이를 구성하고 어떠한 서브메모리셀어레이에 결함이 발생하더라도 설계된 리던던트워드라인의 수만큼은 자유로이 결함을 구제할 수 있도록하여 리던던시 효율과 수율을 향상시키도록 하였다.
이러한 종래의 구성을 보여주는 제1도를 참조하면, 다수개(예컨대 4개)의 서브메모리셀어레이들(10-40)중에서 임의의 한 개의 서브메모리셀어레이(20)만 리던던트워드라인을 구비하여, 4개의 서브메모리셀어레이들 중에서 어떠한 서브메모리셀어레이에 결함이 발생하더라도 4개까지는 자유로이 구제할 수 있도록 하였다. 그러나, 센스앰프블럭(11, 12)은 데이터라인(DLi)에 연결되고 센스앰프블럭(13)은 2개의 데이터라인(DLi, DLj)에 공유되는 한편 2개의 센스앰프블럭(14, 15)은 데이터리인(DLj)에 연결되어 있기 때문에, 데이터라인DLj을 억세스하는 서브메모리셀어레이(30, 40)에서 결함이 발생된 경우에는 구제가 불가능해진다.
즉, 1개의 데이터를 처리하기 위해서는 반드시 1개의 로우가 구동되어야 하므로, 데이터라인(DLi, 이ㅓ)을 통하여 억세스되는 데이터(i, j)를 동시에 억세스하기 위해서는 데이터라인(DLi)에 관련된 서브메모리셀어레이(10 또는 20)에서 1개의 워드라인이 구동되어야 하고 또한 데이터라인(DLj)에 관련된 서브메모리셀어레이(30 또는 40)에서 1개의 워드라인이 구동되어야 한다. 그런데, 서브메모리셀어레이(30 또는 40)에서 결함이 발생하여 리던던시를 행하였을 경우에는 2개의 데이터(i, j)를 동시에 억세스하게 되므로, 제2도(B)에 보인 바와 같이, 리던던트 메모리셀어레이를 포함하고 있는 서브메모리셀어레이(20)에서 2개의 워드라인(리던던트워드라인)이 동시에 구동되는 현상이 발생되어 2개의 데이터(i, j)끼리의 충돌이 발생하여 칩의 오동작을 유발시키게 된다. 더우기, 제1도와 같은 구성에서는, 다이나믹램(dynamic RAM)의 리프레쉬동작에 있어서도 리던던트메모리셀어레이내에서 2개의 리던던트워드라인이 구동되어 오동작을 유발시킬 수 있다.
따라서 본 발명의 목적은 센스앰프블럭들이 서로 다른 데이터라인들을 공유하더라도 리던던시동작에서의 오류를 방지할 수 있는 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 센스앰프블럭들이 서로 다른 데이터라인들을 공유하더라도 리프레위동작에서의 오류를 방지할 수 있는 반도체메모리장치를 제공함에 있다.
이러한 본 발명의 목적을 달성하기 위하여 본 발명은, 다수개의 데이터라인들과, 다수개의 서브메모리셀어레이들과 서브메모리셀어레이들의 사이에 위치하여 상기 서브메모리셀어레이들을 상기 데이터라인들에 연결하며 상기 데이터라인들을 공유하는 적어도 하나의 센스앰프블럭을 가지는 다수개의 센스앰프블럭들을 가지는 반도체메모리장치에 있어서, 상기 서브메모리셀어레이들 중에서 상기 데이터라인들을 공유하는 상기 센스앰프블럭에 인접한 서브메모리셀어레이를 제외한 나머지의 서브메모리셀어레이들 중 어느 하나에 포함되며 상기 데이터라인들의 수만큼의 개수로 된 다수개의 리던던트메모리셀어레이들을 가짐을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 설명에서 서브메모리셀어레이 등의 수는 본 발명의 실시예를 쉽게 설명하기 위하여 임의로 설정된 것이다.
제3도는 본 발명에 따른 서브메모리셀어레이와 센스앰프블럭 및 데이터라인의 구성을 보여준다. 서브메모리셀어레이(100-800)는 다수개(여기서는 하나의 예로 8개)로 구성되어 있으며, 이 중에는 노멀메모리셀어레이와 리던던트메모리셀어레이가 함께 존재하는 2개의 서브메모리셀어레이(300, 700)가 포함된다. 리던던트메모리셀어레이의 수는 데이터라인의 수에 따른다. 2개의 서브메모리셀어레이의 사이에서는 하나의 센스앰프블럭(101-109)이 각각 위치하며, 2개의 데이터라인(DLi, DLj)을 구분하는 경계에 위치한 센스앰프블럭(105)은 2개의 데이터라인을 공유한다. 서브메모리셀어레이(100-400)는 센스앰프블럭(101-105)을 통하여 데이터라인(DLi)에 연결되고, 서브메모리셀어레이(500-800)는 센스앰프블럭(105-.109)을 통하여 데이터라인(DLj)에 연결된다. 센스앰프블럭(105)은 데이터라인(DLi, DLj)을 공유함에 따라, 서브메모리셀어레이(400)가 활성화될 때에는 데이터라인(DLi)으로 연결되고 서브메모리셀어레이(500)가 활성화될 때에는 데이터라인(DLj)으로 연결된다.
이 때, 리던던트메모리셀어레이가 존재하는 위치는, 데이터라인(DLi, DLj)을 구분하는 서브메모리셀어레이(400)에 이웃하는 서브메모리셀어레이(300)내에 존재하고 또한 데이터라인(DLi, DLj)을 구분하는 서브메모리셀어레이(500)에 이웃하는 서브메모리셀어레이(600) 또는 (700) 또는 (800)에 존재한다. 즉, 리던던시메모리셀어레이는, 데이터라인을 구분하는 경계에 위치한 서브메모리셀어레이(400, 500)을 제외한 나머지의 서브메모리셀어레이에 존재하게 된다. 데이터라인(DLi)에 대하여는 서브메모리셀어레이들(100-300) 중에 어느 하나에 존재할 수 있으며, 데이터라인(DLj)에 대하여는 서브메모리셀어레이들(600-700)중에서 어느 하나에 포함될 수 있다. 제1도와 같은 종래의 경우라면 리던던트메모리셀어레이는 데이터라인의 경계에 위치한 즉, 2개의 데이터라인(DLi, DLj)을 공유하는 센스앰프블럭(105)을 사이에 둔 서브메모리셀어레이(400 또는 500)내에 존재할 것이다.
그리하여, 서브메모리셀어레이들(100-400) 중에서 결함이 발생된 경우에는 데이터라인(DLi)에만 연결되는 서브메모리셀어레이(300)네의 리던던트메모리셀어레이의 리던던트워드라인이 구동하고 서브메모리셀어레이들(500-800)중에서 결함이 발생된 경우에는 데이터라인(DLj)에만 연결되는 서브메모리셀어레이(700)내의 리던던트메모리셀어레이의 리던던트워드라인이 구동하기 때문에, 전술한 종래의 경우와 같은 서로 다른 데이터가 충돌하는 경우가 발생되지 않음을 알 수 있다. 또한, 리프레쉬동작에서 서브메모리셀어레이(400, 500)가 활성화되는 경우에도 센스앰프블럭(105)은 서브메모리어레이(400)가 선택된 경우에는 데이터라인(DLi)에 연결되고 서브메모리셀어레이(500)가 선택된 경우에는 데이터라인(DLj)에 연결되므로 서로 다른 데이터의 충돌이나 오동작이 발생하지 않는다.
상술한 바와 같이 본 발명은 다수개의 데이터라인들과 데이터라인을 공유하는 센스앰프블럭을 가지는 반도체메모리장치에서 데이터 수만큼의 리던던트메모리셀어레이를 데이터라인을 공유하는 센스앰프블럭을 가지는 반도체메모리장치에서 데이터 수만큼의 리던던트메모리셀어레이를 데이터라인을 공유하는 센스앰프블럭에 인접한 서브메모리셀어레이에는 적어도 배치하지 않음으로써, 리던던시동작 또는 리프레쉬 동작중에 서로 다른 데이터가 하나의 센스앰프블럭에서 충돌하거나 오동작을 유발시키는 문제를 해결하는 효과가 있다.

Claims (3)

  1. 다수개의 데이터라인들과, 다수개의 서브메모리셀어레이들과 서브메모리셀어레이들의 사이에 위치하여 상기 서브메모리셀어레이들을 상기 데이터라인들에 연결하며 상기 데이터라인들을 공유하는 적어도 하나의 센스앰프블럭을 가지는 다수개의 센스앰프블럭들을 가지는 반도체메모리장치에 있어서, 상기 서브메모리셀어레이들 중에서 상기 데이터라인들을 공유하는 상기 센스앰프블럭에 인접한 서브메모리셀어레이를 제외한 나머지의 서브메모리셀어레이들 중 어느 하나에 포함되며 상기 데이터라인들의 수만큼의 개수로 된 다수개의 리던던트메모리셀어레이들을 가짐을 특징으로 하는 반도체메모리장치
  2. 다수개의 데이터라인들과, 다수개의 서브메모리셀어레이들과, 서브메모리셀어레이들의 사이에 위치하여 상기 서브메모리셀어레이들을 상기 데이터라인들에 연결하며 상기 데이터라인들을 공유하는 적어도 하나의 센스앰프블럭을 가지는 다수개의 센스앰프블럭을 가지는 반도체메모리장치에 있어서, 상기 서브메모리셀어레이들이 상기 데이터라인들의 각각에 종속하는 다수개의 그룹으로 구분되고, 상기 서브메모리셀어레이그룹들의 각각에는 하나의 리던던트메모리셀어레이가 배치되어 있음을 특징으로 하는 반도체메모리장치
  3. 제1항에 있어서, 반도체메모리장치에 있어서, 다수개의 데이터라인들과 상기 데이터라인들의 수에 따라 다수개의 그룹으로 구분된 다수개의 서브메모리셀어레이들과, 상기 서브메모리셀어레이들의 사이에 위치하며 상기 다수개의 데이터라인들을 공유하는 하나의 센스앰프블럭을 포함하는 다수개의 센스앰프블럭들과 상기 다수개의 서브메모리셀어레이그룹들의 각각에 배치된 다수개의 리던던트메모리셀어레이들을 구비함을 특징으로 하는 반도체메모리장치.
KR1019950007529A 1995-03-31 1995-03-31 로우리던던시기능을 가지는 반도체메모리장치 KR0145219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007529A KR0145219B1 (ko) 1995-03-31 1995-03-31 로우리던던시기능을 가지는 반도체메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007529A KR0145219B1 (ko) 1995-03-31 1995-03-31 로우리던던시기능을 가지는 반도체메모리장치

Publications (2)

Publication Number Publication Date
KR960036052A KR960036052A (ko) 1996-10-28
KR0145219B1 true KR0145219B1 (ko) 1998-08-17

Family

ID=19411316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007529A KR0145219B1 (ko) 1995-03-31 1995-03-31 로우리던던시기능을 가지는 반도체메모리장치

Country Status (1)

Country Link
KR (1) KR0145219B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753102B1 (ko) * 2005-09-29 2007-08-29 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던트 회로
KR100790442B1 (ko) * 1999-11-08 2008-01-02 주식회사 하이닉스반도체 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법
US7362629B2 (en) 2005-09-29 2008-04-22 Hynix Semiconductor, Inc. Redundant circuit for semiconductor memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790442B1 (ko) * 1999-11-08 2008-01-02 주식회사 하이닉스반도체 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법
KR100753102B1 (ko) * 2005-09-29 2007-08-29 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던트 회로
US7362629B2 (en) 2005-09-29 2008-04-22 Hynix Semiconductor, Inc. Redundant circuit for semiconductor memory device

Also Published As

Publication number Publication date
KR960036052A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
KR960000681B1 (ko) 반도체메모리장치 및 그 메모리쎌 어레이 배열방법
US6798703B2 (en) Semiconductor memory device having improved replacement efficiency of defective word lines by redundancy word lines
KR100390735B1 (ko) 반도체 기억 장치
JP2948564B2 (ja) メモリをフォールトトレラントにする可変サイズ冗長置換アーキテクチャ
US5295101A (en) Array block level redundancy with steering logic
JP5033887B2 (ja) 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置
JP2948563B2 (ja) 可変サイズ冗長置換構成を使用してメモリをフォールト・トレラントにする方法
CN1114927C (zh) 存储器装置的冗余电路及其存取冗余地址的方法
US6041422A (en) Fault tolerant memory system
US8509016B2 (en) Methods and memory devices for repairing memory cells
US4691300A (en) Redundant column substitution architecture with improved column access time
US5970002A (en) Semiconductor memory device having redundancy function
US5523975A (en) Redundancy scheme for monolithic memories
JP3215919B2 (ja) メモリ管理
KR0145219B1 (ko) 로우리던던시기능을 가지는 반도체메모리장치
US7061815B2 (en) Semiconductor memory device providing redundancy
JP2001035186A (ja) 半導体記憶装置
US6072735A (en) Built-in redundancy architecture for computer memories
US6018483A (en) Distributed block redundancy for memory devices
US4833677A (en) Easily testable high speed architecture for large RAMS
KR100384610B1 (ko) 집적회로랜덤액세스메모리
JP2767841B2 (ja) 半導体メモリ装置
JPS6233625B2 (ko)
GB2312974A (en) Memory replacement
JP2913693B2 (ja) ランダムアクセスメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030307

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee