JPH02148499A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH02148499A JPH02148499A JP63302847A JP30284788A JPH02148499A JP H02148499 A JPH02148499 A JP H02148499A JP 63302847 A JP63302847 A JP 63302847A JP 30284788 A JP30284788 A JP 30284788A JP H02148499 A JPH02148499 A JP H02148499A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- cell array
- fuses
- semiconductor memory
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000003491 array Methods 0.000 abstract description 14
- 230000002950 deficient Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野1
この発明は半導体集積回路よって形成された半導体記憶
装置の不良品の救済方法に関するものである。
装置の不良品の救済方法に関するものである。
[従来の技術1
第7図は従来の不良品の救済用冗長回路を備えた半導体
記憶装置の図である。図において、(29)はメモリセ
ルアレイ、(30)、(31)は通常の行および列デコ
ーダ、(32)は冗長メモリセルアレイ、(33)、(
34)は冗長行デコーダおよび冗長列デコーダである。
記憶装置の図である。図において、(29)はメモリセ
ルアレイ、(30)、(31)は通常の行および列デコ
ーダ、(32)は冗長メモリセルアレイ、(33)、(
34)は冗長行デコーダおよび冗長列デコーダである。
次に動作について説明する。
従来の半導体記憶装置は以上のように構成されているの
で、たとえば通常のメモリセルアレイ(29)の中であ
る外部アドレスの組み合わせに相当する行あるいはビッ
トが正常に動作しない場合は、前記アドレス(An−A
、i)の組み合わせ時のみ、通常のメモリセルアレイ(
29)ではなく冗長メモリセルアレイ(29)の行ある
いはビットを選択するようにする。すなわち、前記アド
レス(All〜Ai)の組み合わせが入力されたときの
み、通常の行デコーダ(30)の出力を通常のメモリセ
ルアレイ(29)へは伝えず、かわりに冗長行デコーダ
(33)の出力を冗長メモリセルアレイ(32)に伝え
るようにし、外部から見れば、あたかも前記正常に動作
しないアドレスの組み合わせ時でも正常に動作している
ように見えるようにする。列方向に正常に動作しない領
域がある場合も同様に冗長列デコーダ(34)および冗
長メモリセルアレイ(32)で置換する。
で、たとえば通常のメモリセルアレイ(29)の中であ
る外部アドレスの組み合わせに相当する行あるいはビッ
トが正常に動作しない場合は、前記アドレス(An−A
、i)の組み合わせ時のみ、通常のメモリセルアレイ(
29)ではなく冗長メモリセルアレイ(29)の行ある
いはビットを選択するようにする。すなわち、前記アド
レス(All〜Ai)の組み合わせが入力されたときの
み、通常の行デコーダ(30)の出力を通常のメモリセ
ルアレイ(29)へは伝えず、かわりに冗長行デコーダ
(33)の出力を冗長メモリセルアレイ(32)に伝え
るようにし、外部から見れば、あたかも前記正常に動作
しないアドレスの組み合わせ時でも正常に動作している
ように見えるようにする。列方向に正常に動作しない領
域がある場合も同様に冗長列デコーダ(34)および冗
長メモリセルアレイ(32)で置換する。
〔発明が解決しようとする課題1
従来の半導体記憶装置は以上のように構成されていたの
で、冗長回路分だけしか救済することができず不良品を
救済できる割合が低く、また不良品の救済率を上げるた
め冗長回路を増やすと、チップサイズが大きくなってし
まい総合的に歩留りが低下してしまうという問題点があ
った。
で、冗長回路分だけしか救済することができず不良品を
救済できる割合が低く、また不良品の救済率を上げるた
め冗長回路を増やすと、チップサイズが大きくなってし
まい総合的に歩留りが低下してしまうという問題点があ
った。
この発明は上記のような問題点を解決するためになされ
たもので、0個のメモリセルアレイより構成された容量
Xビットの半導体記憶装置において従来冗長回路を使っ
ても救済できず不良品として捨てていたものの中から容
量層ビットの半導体記憶装置を得ることを目的とする。
たもので、0個のメモリセルアレイより構成された容量
Xビットの半導体記憶装置において従来冗長回路を使っ
ても救済できず不良品として捨てていたものの中から容
量層ビットの半導体記憶装置を得ることを目的とする。
〔課題を解決するための手段j
この発明に係る半導体記憶装置はp個に分割されたメモ
リセルアレイ各々につながるL/O線およびこのい線に
接続された/O8)ランジスタ。
リセルアレイ各々につながるL/O線およびこのい線に
接続された/O8)ランジスタ。
ヒユーズ、それからこの/O8 )ランジスタのゲート
を制御するためのゲート入力信号発生回路を含むもので
ある。
を制御するためのゲート入力信号発生回路を含むもので
ある。
[作用1
上記のように構成された半導体記憶装置は0個のメモリ
セルアレイの内1つ以上o−1個以下しか正常に動作し
ていない場合は、上記I/O #iにつながるヒユーズ
およびゲート入力信号発生回路中のヒユーズをカットす
る事により、常に正常に動作する1つのメモリセルアレ
イをアクセスするようにする。すなわち、外部アドレス
によらず常に正常に動作するメモリセルアレイを1つア
クセスするようにする。
セルアレイの内1つ以上o−1個以下しか正常に動作し
ていない場合は、上記I/O #iにつながるヒユーズ
およびゲート入力信号発生回路中のヒユーズをカットす
る事により、常に正常に動作する1つのメモリセルアレ
イをアクセスするようにする。すなわち、外部アドレス
によらず常に正常に動作するメモリセルアレイを1つア
クセスするようにする。
、〔夾施例j
以下、この発明の一実施例を図について説明する。第1
図はn=4すなわち4つの分割されたメモリセルアレイ
より構成された半導体記憶装置の場合を示しているう第
1図において、(1)〜(8)は行および列デコーダ(
一部アドレス信号を省略しである) 、(9)〜(12
)はメモリセルアレイに接続されりvo M、(13)
〜(16)Hl/OM[接続サレタM OSトランジ
スタ、(17)〜(20)はViOSトランジスタ(1
3)〜(16)に接続されたヒユーズ、(21)はv。
図はn=4すなわち4つの分割されたメモリセルアレイ
より構成された半導体記憶装置の場合を示しているう第
1図において、(1)〜(8)は行および列デコーダ(
一部アドレス信号を省略しである) 、(9)〜(12
)はメモリセルアレイに接続されりvo M、(13)
〜(16)Hl/OM[接続サレタM OSトランジ
スタ、(17)〜(20)はViOSトランジスタ(1
3)〜(16)に接続されたヒユーズ、(21)はv。
Sトランジヌタのゲート入力信号発生回路、(22)〜
(25)はメモリセルアレイ選択レジスタの出力、(2
6)は抵抗、(27)はヒユーズ、(Ao)〜(A1)
はアドレス信号である。
(25)はメモリセルアレイ選択レジスタの出力、(2
6)は抵抗、(27)はヒユーズ、(Ao)〜(A1)
はアドレス信号である。
第2図はメモリセルアレイ11″のみが正常動作してい
るときの救済後の例であるっ まず4つのメモリセルアレイが全て正常に動作している
場合について説明する、 アドレス(を号(A1)によりメモリセルアレイ選択レ
ジスタの出力(22)〜(25)のうちどれか1つが1
H′となり他は全て1L“となる。(アドレス信号A1
は行と列の2回に分けて#L # or#H#を入力す
るので合計4とおり考えられる。)いま、アドレス信号
A1により、メモリセルアレイ選択レジスタの出力(2
5)が#H#になったとすると、メモリセルアレイ#1
#につながるI/O線(9)に接続されたMOS )ラ
ンジスタ(13)のみが導通状態となり(他のl1io
sトツンジスタ(14)〜(16)は非導通のままであ
る)メモリセルアレイ111と入力あるいは出力バッフ
ァ(28)が接続される。尚、メモリセルアレイIl#
の中のどの番地かはアドレス信号(A1)〜(AI−1
)によって決まる。
るときの救済後の例であるっ まず4つのメモリセルアレイが全て正常に動作している
場合について説明する、 アドレス(を号(A1)によりメモリセルアレイ選択レ
ジスタの出力(22)〜(25)のうちどれか1つが1
H′となり他は全て1L“となる。(アドレス信号A1
は行と列の2回に分けて#L # or#H#を入力す
るので合計4とおり考えられる。)いま、アドレス信号
A1により、メモリセルアレイ選択レジスタの出力(2
5)が#H#になったとすると、メモリセルアレイ#1
#につながるI/O線(9)に接続されたMOS )ラ
ンジスタ(13)のみが導通状態となり(他のl1io
sトツンジスタ(14)〜(16)は非導通のままであ
る)メモリセルアレイ111と入力あるいは出力バッフ
ァ(28)が接続される。尚、メモリセルアレイIl#
の中のどの番地かはアドレス信号(A1)〜(AI−1
)によって決まる。
すなわち、4つのメモリセルアレイが正常に動作してい
る場合は、アドレス信号により4個のメモリセルアレイ
の内の1つ(Atによって決まる)が選択され、そのメ
モリセルアレイ中のある番地(AO〜A1−1によって
決まる)のデータが入力あるいは出力される。
る場合は、アドレス信号により4個のメモリセルアレイ
の内の1つ(Atによって決まる)が選択され、そのメ
モリセルアレイ中のある番地(AO〜A1−1によって
決まる)のデータが入力あるいは出力される。
次に、4つのメモリセルアレイの内メモリセルアレイ#
1−のみが正常に動作している場合について説明する。
1−のみが正常に動作している場合について説明する。
まず、ゲート入力信号発生回路(21)中のヒユーズ(
27)をカットすると、各メモリセルアレイにつながる
I/O線(9)〜(12)に接続された−08)フンジ
スタ(13)〜(16)が全て導通状態となる。さらに
、正常に動作しているメモリセルアレイ″11以外につ
ながるIlo M (/O)〜(12)に設けられたヒ
ユーズ(18)〜(20)をカットする。上記の操作を
施したものを第2図に示す。このようにすれば、アドレ
ス信号(A1)によらず常にメモリセルアレイ#l“と
入力あるいは出力バッファ(28)が接続される。
27)をカットすると、各メモリセルアレイにつながる
I/O線(9)〜(12)に接続された−08)フンジ
スタ(13)〜(16)が全て導通状態となる。さらに
、正常に動作しているメモリセルアレイ″11以外につ
ながるIlo M (/O)〜(12)に設けられたヒ
ユーズ(18)〜(20)をカットする。上記の操作を
施したものを第2図に示す。このようにすれば、アドレ
ス信号(A1)によらず常にメモリセルアレイ#l“と
入力あるいは出力バッファ(28)が接続される。
すなわち、アドレス信号(A1)によらず4つのメモリ
セルアレイのうちの1つが常に選択されこのメモリセル
アレイ中のある番地(A(1〜A1−1によって決まる
)のデータが入出力される。(ただしこの、X 場合最初Xビットの記憶容量であったものか1ビツトの
記憶容量となる。) このことは、他のメモリセルアレイ121〜#3#につ
いても同様である。
セルアレイのうちの1つが常に選択されこのメモリセル
アレイ中のある番地(A(1〜A1−1によって決まる
)のデータが入出力される。(ただしこの、X 場合最初Xビットの記憶容量であったものか1ビツトの
記憶容量となる。) このことは、他のメモリセルアレイ121〜#3#につ
いても同様である。
なお、上記実施例ではゲート信号発生回路(21)中に
NOR回路を用いた場合を示したが、これをAND回路
にしてもよい。この場合、抵抗(26)とヒユーズ(2
7)の位置が逆になる(第3図参照)。
NOR回路を用いた場合を示したが、これをAND回路
にしてもよい。この場合、抵抗(26)とヒユーズ(2
7)の位置が逆になる(第3図参照)。
また、上記実施例ではゲート信号発生回路(21)中に
NOR回路を用いた場合を示したが、これをOR回路に
してもよい。この場合IMO8)ランジスタ(13)
〜(16)がr−チャネ/I/MOSトランジスタとな
る(第4図参照)。
NOR回路を用いた場合を示したが、これをOR回路に
してもよい。この場合IMO8)ランジスタ(13)
〜(16)がr−チャネ/I/MOSトランジスタとな
る(第4図参照)。
また、王妃実施例ではゲート信号発生回路(21)中に
NOR回路を用いた場合を示したが、これをNANDA
ND回路もよい。この場合抵抗(26)とヒユーズ(2
7)の位置が逆となりかつMOS)ランジスタ(13)
〜(16)がn−チャネルvos トランジスタとなる
(第5図参照)。
NOR回路を用いた場合を示したが、これをNANDA
ND回路もよい。この場合抵抗(26)とヒユーズ(2
7)の位置が逆となりかつMOS)ランジスタ(13)
〜(16)がn−チャネルvos トランジスタとなる
(第5図参照)。
さらに、上記実施例ではヒユーズをvos トランジス
タ(13)〜(16)と入力あるいは出力バッファ(2
8)との間に設けた場合を示したが、メモリセルアレイ
″l#〜′4#とMOS )ヲンジスタ(13)〜(1
6)の間にヒユーズを設けてもよい(第6図参照)。
タ(13)〜(16)と入力あるいは出力バッファ(2
8)との間に設けた場合を示したが、メモリセルアレイ
″l#〜′4#とMOS )ヲンジスタ(13)〜(1
6)の間にヒユーズを設けてもよい(第6図参照)。
[発明の効果j
以上のようにこの発明によれば、0個のメモリセルアレ
イより構成された容量Xビットの半導体記憶装置におい
て、少なくとも1つのメモリセルアレイが正常に動作し
ていればXビットの半導体記憶装置として使用可能とな
り、記憶容量の増大に伴いチップサイズが大きくなると
歩留りが低下しコストの上昇を招くが、この発明によれ
ば、従来捨てていたほとんどの不良品を救済することが
できコスト低減が可能となるという効果がある。
イより構成された容量Xビットの半導体記憶装置におい
て、少なくとも1つのメモリセルアレイが正常に動作し
ていればXビットの半導体記憶装置として使用可能とな
り、記憶容量の増大に伴いチップサイズが大きくなると
歩留りが低下しコストの上昇を招くが、この発明によれ
ば、従来捨てていたほとんどの不良品を救済することが
できコスト低減が可能となるという効果がある。
第1図はこの発明の一実施例を示す半導体記憶装置の図
、第2図はこの発明の実施例を補足説明するための図、
第3図〜第6図はこの発明の他の実施例を示す半導体記
憶装置の図、第7図は従来の半導体記憶装置を示す図で
ある。 図において、α)〜(4) 、 (30)は行デコー
ダ、(5)〜(8)、 (31)は列デコーダ、(9
)〜(12)はメモリセルアレイにつながる工殉線、(
13)〜(16)はIlo #!に接続されたMOS
)ランジヌタ、(17)〜(20)はI/O線につなが
るヒユーズ゛、 (21)は前記MOB)フンジスタゲ
ート入力信号発生回路、(22)〜(25)はメモリセ
ルフッイ選択レジスタ出力、(26) a m 抗、(
27)はヒユーズ、(28)は入力あるいは出力バッフ
ァを示す。 尚、図中、同一符号は同一、又は相当部分を示す。 第7図
、第2図はこの発明の実施例を補足説明するための図、
第3図〜第6図はこの発明の他の実施例を示す半導体記
憶装置の図、第7図は従来の半導体記憶装置を示す図で
ある。 図において、α)〜(4) 、 (30)は行デコー
ダ、(5)〜(8)、 (31)は列デコーダ、(9
)〜(12)はメモリセルアレイにつながる工殉線、(
13)〜(16)はIlo #!に接続されたMOS
)ランジヌタ、(17)〜(20)はI/O線につなが
るヒユーズ゛、 (21)は前記MOB)フンジスタゲ
ート入力信号発生回路、(22)〜(25)はメモリセ
ルフッイ選択レジスタ出力、(26) a m 抗、(
27)はヒユーズ、(28)は入力あるいは出力バッフ
ァを示す。 尚、図中、同一符号は同一、又は相当部分を示す。 第7図
Claims (1)
- n個のメモリセルアレイと、このメモリセルアレイに接
続されたI/O線と、このI/O線にゲート電極以外の
一方の電極が接続されたMOSトランジスタと、このM
OSランジスタの他方の電極に接続されたヒューズと、
前記MOSトランジスタのゲート電極に入力する信号発
生回路を備えたことを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63302847A JPH02148499A (ja) | 1988-11-29 | 1988-11-29 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63302847A JPH02148499A (ja) | 1988-11-29 | 1988-11-29 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02148499A true JPH02148499A (ja) | 1990-06-07 |
Family
ID=17913814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63302847A Pending JPH02148499A (ja) | 1988-11-29 | 1988-11-29 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02148499A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0896598A (ja) * | 1994-09-22 | 1996-04-12 | Nec Corp | 半導体記憶装置 |
WO1997000518A1 (fr) * | 1995-06-14 | 1997-01-03 | Hitachi, Ltd. | Memoire a semiconducteurs, unite de memoire et carte de memoire |
JP2006202467A (ja) * | 2005-01-17 | 2006-08-03 | Samsung Electronics Co Ltd | 欠陥ページバッファーからのデータ伝送が遮断されるワイヤードオア構造の不揮発性半導体メモリ装置 |
-
1988
- 1988-11-29 JP JP63302847A patent/JPH02148499A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0896598A (ja) * | 1994-09-22 | 1996-04-12 | Nec Corp | 半導体記憶装置 |
WO1997000518A1 (fr) * | 1995-06-14 | 1997-01-03 | Hitachi, Ltd. | Memoire a semiconducteurs, unite de memoire et carte de memoire |
US6016560A (en) * | 1995-06-14 | 2000-01-18 | Hitachi, Ltd. | Semiconductor memory, memory device, and memory card |
US6266792B1 (en) | 1995-06-14 | 2001-07-24 | Hitachi, Ltd. | Semiconductor memory, memory device, and memory card |
US6477671B2 (en) | 1995-06-14 | 2002-11-05 | Hitachi, Ltd. | Semiconductor memory, memory device, and memory card |
US6757853B2 (en) | 1995-06-14 | 2004-06-29 | Renesas Technology Corporation | Semiconductor memory, memory device, and memory card |
JP2006202467A (ja) * | 2005-01-17 | 2006-08-03 | Samsung Electronics Co Ltd | 欠陥ページバッファーからのデータ伝送が遮断されるワイヤードオア構造の不揮発性半導体メモリ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4047163A (en) | Fault-tolerant cell addressable array | |
US5325334A (en) | Column redundancy circuit for a semiconductor memory device | |
US4791319A (en) | Semiconductor device with redundancy circuit and means for activating same | |
EP0142127A2 (en) | Redundancy circuit for a semiconductor memory device | |
JPH06203596A (ja) | 半導体メモリ装置及びそのメモリセルアレイの配置方法 | |
US4538247A (en) | Redundant rows in integrated circuit memories | |
EP0131930B1 (en) | Semiconductor memory device | |
US4975881A (en) | Semiconductor memory device provided with an improved redundant decoder | |
EP0090332B1 (en) | Semiconductor memory device | |
JPH0793037B2 (ja) | 半導体記憶装置 | |
JPH02148499A (ja) | 半導体記憶装置 | |
US4489401A (en) | Electrical partitioning scheme for improving yields during the manufacture of semiconductor memory arrays | |
JP2596180B2 (ja) | 半導体集積メモリ回路 | |
JPH0542079B2 (ja) | ||
US5952845A (en) | Semiconductor programmable test arrangement such as an antifuse ID circuit having common access switches and/or common programming switches | |
US5426607A (en) | Redundant circuit for memory having redundant block operatively connected to special one of normal blocks | |
JP3450621B2 (ja) | 記憶装置及び読み出し方法 | |
JPH1050092A (ja) | 半導体記憶装置の欠陥救済回路 | |
EP0094645A2 (en) | Fault-tolerant circuitry for semiconductor memory | |
JP2973419B2 (ja) | 半導体メモリ装置 | |
JPS6138560B2 (ja) | ||
JP2997486B2 (ja) | 半導体記憶回路装置 | |
JP2859780B2 (ja) | 半導体記憶装置 | |
JPH07192490A (ja) | 半導体記憶回路装置 | |
JP2976745B2 (ja) | 半導体集積回路 |