JPS63121365A - 文字表示制御回路 - Google Patents
文字表示制御回路Info
- Publication number
- JPS63121365A JPS63121365A JP61268210A JP26821086A JPS63121365A JP S63121365 A JPS63121365 A JP S63121365A JP 61268210 A JP61268210 A JP 61268210A JP 26821086 A JP26821086 A JP 26821086A JP S63121365 A JPS63121365 A JP S63121365A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- oscillation
- display
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 44
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009412 basement excavation Methods 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明社文字表示制御回路に関し、特にテレビジ1ンの
画面に文字を入れるのに用いる文字表示制御回路に関す
る。
画面に文字を入れるのに用いる文字表示制御回路に関す
る。
かかる文字表示制御回NIは、テレビジ冒ン受像機のス
クリーン上にチャンネル番号・音量・タイマ設定データ
等の表示をしたシ、ビデオカメラやビデオチーブレコー
ダに用いて日付けやタイトル等を映像信号に重ねて録画
するのに使用される。
クリーン上にチャンネル番号・音量・タイマ設定データ
等の表示をしたシ、ビデオカメラやビデオチーブレコー
ダに用いて日付けやタイトル等を映像信号に重ねて録画
するのに使用される。
第2図は、従来のかかる文字表示制御回路の一例を示す
ブロック図である。
ブロック図である。
命令デコーダ1は、命令データD會デコードして命令の
種別を示す信号を出力する。制御レジスタ2は、命令デ
コーダlの出力信号に制御されて、命令データD中の各
徨制御データを記憶する。制御データには、表示位置指
定データ争文字色指定データ・背景操作指定データ・背
景色指定データ等がある。ビデオRAM3は、命令デコ
ーダlの出力信号に制御されて、命令データD中の表示
文手指比データを記憶する。表示文字指定データは、あ
らかじめ定めた行・列のフォーマットのそれぞれの表示
枠中に表示すべき文字を指定する。
種別を示す信号を出力する。制御レジスタ2は、命令デ
コーダlの出力信号に制御されて、命令データD中の各
徨制御データを記憶する。制御データには、表示位置指
定データ争文字色指定データ・背景操作指定データ・背
景色指定データ等がある。ビデオRAM3は、命令デコ
ーダlの出力信号に制御されて、命令データD中の表示
文手指比データを記憶する。表示文字指定データは、あ
らかじめ定めた行・列のフォーマットのそれぞれの表示
枠中に表示すべき文字を指定する。
発振回路9は文字表示をする映像信号中の水平同期信号
Hに同期したドツトクロック信号DCを発生する。タイ
ミング発生回路5は、ドツトクロック信号DCと映像信
号中の垂直同期信号Vと制御レジスタ2中の表示位置指
定データ叫とからタイミ゛ング信号T−i作る。
Hに同期したドツトクロック信号DCを発生する。タイ
ミング発生回路5は、ドツトクロック信号DCと映像信
号中の垂直同期信号Vと制御レジスタ2中の表示位置指
定データ叫とからタイミ゛ング信号T−i作る。
キャラクタROM6は、各種文字のそれぞれを構成する
ためのドツトデータDD′t−記憶している。
ためのドツトデータDD′t−記憶している。
タイミング信号TOタイミングでビデオRAM3から表
示文字指定データt−続出し、読出した表示文字指定デ
ータをアドレスとしてキャラクタROM6からドツトデ
ータDi)i読出す。表示出力制御回路7は、読出され
たドツトデータDD″f:。
示文字指定データt−続出し、読出した表示文字指定デ
ータをアドレスとしてキャラクタROM6からドツトデ
ータDi)i読出す。表示出力制御回路7は、読出され
たドツトデータDD″f:。
制御レジスタ2中の文字色指定データ・背景操作指定デ
ーター背景色指定データ等とタイミング信号Tとによっ
て操作し、表示信号vSとして出力する。
ーター背景色指定データ等とタイミング信号Tとによっ
て操作し、表示信号vSとして出力する。
表示信号vSは、映像信号に重畳されて、画面上の指定
された位置に、指定された文字群を、指定された色と背
景とで表示する。
された位置に、指定された文字群を、指定された色と背
景とで表示する。
第2図に示す従来例は、通常CMO8で構成されておシ
、文字表示をしていない期間においては発振回路9を除
きほとんど電力を消費しない。しかし、発振回路9は常
時動作しており、その発振周波数が数MHz〜士数MH
zと高いので、無視できない電力を常時消費する。を源
が投入されていても文字表示をしている期間はごくわず
かであり、従来の文字表示制御回路の消費電力は発振回
路の消5&電力が大部分を占める。
、文字表示をしていない期間においては発振回路9を除
きほとんど電力を消費しない。しかし、発振回路9は常
時動作しており、その発振周波数が数MHz〜士数MH
zと高いので、無視できない電力を常時消費する。を源
が投入されていても文字表示をしている期間はごくわず
かであり、従来の文字表示制御回路の消費電力は発振回
路の消5&電力が大部分を占める。
以上説明したように従来の文字表示制御[gl路は、発
振回路が常時動作しており、文字表示をしない期間にお
いても電力を消費するので消費電力が大きいという欠点
がある。
振回路が常時動作しており、文字表示をしない期間にお
いても電力を消費するので消費電力が大きいという欠点
がある。
液晶スクリーンのテレビジ璽ン受像機や家庭用ビデオカ
メラのような携帯用装置に用いる場合にこの欠点は特に
大きな問題になる。
メラのような携帯用装置に用いる場合にこの欠点は特に
大きな問題になる。
本発明の目的は、上記欠点を解決して消費電力の小さい
文字表示制御回路を提供することにある。
文字表示制御回路を提供することにある。
本発明の文字光示制御回路は、映像イル号に同期した発
掘回路によってドツトクロック信号を発生し、このドツ
トクロック信号と前記映像信号中の垂直同期信号と命令
データ中の表示位置指定データとからタイミング信号を
発生し、このタイミング信号のタイミングで前記命令デ
ータ中の表示文字指定データに対応するドツトデータを
文字ROMから読出し、前記映像信号に重畳すべき表示
信号として出力する文字表示制御回路において、前記命
令データ中の発振制御データに対応して前記発振回路の
動作・停止を制御する発振制御回路を備えて構成される
。
掘回路によってドツトクロック信号を発生し、このドツ
トクロック信号と前記映像信号中の垂直同期信号と命令
データ中の表示位置指定データとからタイミング信号を
発生し、このタイミング信号のタイミングで前記命令デ
ータ中の表示文字指定データに対応するドツトデータを
文字ROMから読出し、前記映像信号に重畳すべき表示
信号として出力する文字表示制御回路において、前記命
令データ中の発振制御データに対応して前記発振回路の
動作・停止を制御する発振制御回路を備えて構成される
。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第1図は、本発明の文字表示制御回路の一実施例を示す
ブロック図である。
ブロック図である。
第1図に示す実施例は、命令データD′t−人力する命
令デコーダlと、命令デコーダ1の出力信号と命令デー
タDとを入力する制御レジスタ2・発振制御回路8と、
命令デコーダ1の出力信号と命令データD・タイミング
信号Tとを入力するビデオROM3と、発振制御回路8
の出力データと水平同期信号ハとを入力しドツトクロッ
ク信号L)Cを出力する発珈回w54と、制御レジスタ
2の出力データとドツトクロック信号DC・垂直同期信
号Vとを入力しタイミング信号T1&:出力するタイミ
ング発生回路5と、ビデオRAM3の出力データを入力
しドツトデータDD=<出力するキャラクタROM6と
、制御レジスタ2・発振制御回路8の出力データとタイ
ミング信号T・ドツトデータDDとを入力し表示信号V
S6出力する表示出力制御回路7とを備えて構成されて
いる。
令デコーダlと、命令デコーダ1の出力信号と命令デー
タDとを入力する制御レジスタ2・発振制御回路8と、
命令デコーダ1の出力信号と命令データD・タイミング
信号Tとを入力するビデオROM3と、発振制御回路8
の出力データと水平同期信号ハとを入力しドツトクロッ
ク信号L)Cを出力する発珈回w54と、制御レジスタ
2の出力データとドツトクロック信号DC・垂直同期信
号Vとを入力しタイミング信号T1&:出力するタイミ
ング発生回路5と、ビデオRAM3の出力データを入力
しドツトデータDD=<出力するキャラクタROM6と
、制御レジスタ2・発振制御回路8の出力データとタイ
ミング信号T・ドツトデータDDとを入力し表示信号V
S6出力する表示出力制御回路7とを備えて構成されて
いる。
発振制御回路8はレジスタであり、命令デコーダ1の出
力信号にflflHtlされて、命令データD中の発振
制御データを記憶する。発振制御データには1動作1・
1停止“の2状態がある。
力信号にflflHtlされて、命令データD中の発振
制御データを記憶する。発振制御データには1動作1・
1停止“の2状態がある。
発振回路4は発振制御データによシ制御され、発振制御
データが@動作”の状態のとき第2図における発振回路
9と同様に発振し、“停止”の状態のとき発振全停止す
る。
データが@動作”の状態のとき第2図における発振回路
9と同様に発振し、“停止”の状態のとき発振全停止す
る。
発振制御データは、′停止”の状態のとき、表示出力制
御回路7の出力段フリップフロップ’k IJ上セツト
るので、このとき表示信号vSは出力されない。
御回路7の出力段フリップフロップ’k IJ上セツト
るので、このとき表示信号vSは出力されない。
第1図に示す実施例は、第2図に示す従来例に発振制御
回路8を付加し、発振回路9を発振回路4で置換えた構
成になっている。・ 文字表示をする期間の最初に、命令データDとして1動
作”の状態の発掘制御データが入力する。
回路8を付加し、発振回路9を発振回路4で置換えた構
成になっている。・ 文字表示をする期間の最初に、命令データDとして1動
作”の状態の発掘制御データが入力する。
その結果、発振回路4がドツトクロック信号DCを発生
し、以降、m1図に示す冥施例は第2図に示す従来例が
行うのと同様に所要の表示信号vSを出力する。文字表
示をする期間の最後に、命令データDとして停止の状態
の発振制御データが入力し、その結果、第1図に示す実
施例は表示信号■Sの出力を停止すると共に発振回路4
の動作も停止する。
し、以降、m1図に示す冥施例は第2図に示す従来例が
行うのと同様に所要の表示信号vSを出力する。文字表
示をする期間の最後に、命令データDとして停止の状態
の発振制御データが入力し、その結果、第1図に示す実
施例は表示信号■Sの出力を停止すると共に発振回路4
の動作も停止する。
制御レジスタ2に記憶される制御データと表示出力制御
回路7の動作との対応関係により、文字表示をしない期
間において表示信号VSの出力されないことが保証され
ていれば、発振制御データによる表示出力制御回路7の
出力段フリップフロップのリセット蝶必賛ではない。
回路7の動作との対応関係により、文字表示をしない期
間において表示信号VSの出力されないことが保証され
ていれば、発振制御データによる表示出力制御回路7の
出力段フリップフロップのリセット蝶必賛ではない。
以上詳細に説明したように本発明の文字表示制御回路は
、文字表示をしない期間、発振制御回路によって発振回
路の動作を停止させるので、消費電力が小さいという効
果があり、また、大部分の期間発振回路の動作が停止し
ているので、スプリアスの発生が軽減されるという効果
もある。
、文字表示をしない期間、発振制御回路によって発振回
路の動作を停止させるので、消費電力が小さいという効
果があり、また、大部分の期間発振回路の動作が停止し
ているので、スプリアスの発生が軽減されるという効果
もある。
第1図は、本発明の文字表示制御回路の一実施例を示す
ブロック図、 第2図は、従来の文字表示制御回路の一例を示すブロッ
ク図である。 l・・・・・・命令デコーダ、2・・・・・・制御レジ
スタ、3・・・・・・ビデオRAM、4・・・・・・発
振回路、5・・・・・・タイミング発生回路、6・・・
・・・キャツクタk<ON、7・・・・・・表示出力制
御回路、8・・・・・・発振制御回路。 茅 2WJ
ブロック図、 第2図は、従来の文字表示制御回路の一例を示すブロッ
ク図である。 l・・・・・・命令デコーダ、2・・・・・・制御レジ
スタ、3・・・・・・ビデオRAM、4・・・・・・発
振回路、5・・・・・・タイミング発生回路、6・・・
・・・キャツクタk<ON、7・・・・・・表示出力制
御回路、8・・・・・・発振制御回路。 茅 2WJ
Claims (1)
- 【特許請求の範囲】 映像信号中の水平同期信号に同期した発振回路によって
ドットクロック信号を発生し、このドットクロック信号
と前記映像信号中の垂直同期信号と命令データ中の表示
位置指定データとからタイミング信号を発生し、このタ
イミング信号のタイミングで前記命令データ中の表示文
字指定データに対応するドットデータを文字ROMから
読出し、前記映像信号に重畳すべき表示信号として出力
する文字表示制御回路において、 前記命令データ中の発振制御データに対応して前記発振
回路の動作・停止を制御する発振制御回路を備えること
を特徴とする文字表示制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61268210A JPS63121365A (ja) | 1986-11-10 | 1986-11-10 | 文字表示制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61268210A JPS63121365A (ja) | 1986-11-10 | 1986-11-10 | 文字表示制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63121365A true JPS63121365A (ja) | 1988-05-25 |
Family
ID=17455445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61268210A Pending JPS63121365A (ja) | 1986-11-10 | 1986-11-10 | 文字表示制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63121365A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
US6538703B1 (en) | 1998-03-27 | 2003-03-25 | Funai Electric Co., Ltd. | Video processing circuit |
-
1986
- 1986-11-10 JP JP61268210A patent/JPS63121365A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
US5880719A (en) * | 1992-12-02 | 1999-03-09 | Eloney I.P. Holdings L.T.D. | Low-power-consumption monitor standby system |
US6538703B1 (en) | 1998-03-27 | 2003-03-25 | Funai Electric Co., Ltd. | Video processing circuit |
US6765627B2 (en) * | 1998-03-27 | 2004-07-20 | Funai Electric Co., Ltd. | Video processing circuit for processing character signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4758831A (en) | Matrix-addressed display device | |
JPS6061796A (ja) | 表示装置 | |
JPS63121365A (ja) | 文字表示制御回路 | |
JP2004287164A (ja) | データドライバ及び電気光学装置 | |
US6593918B2 (en) | Matrix-type panel driving circuit and method and liquid crystal display device | |
JPS63221391A (ja) | デイスプレイ装置 | |
JPH02207299A (ja) | 表示制御回路 | |
JPS6486193A (en) | Changeover control of double buffer | |
KR950004055Y1 (ko) | 마이크로 제어장치에 내장된 온 스크린 디스플레이용 발진기회로 | |
JPH05197356A (ja) | 画像表示装置 | |
JP2001004981A (ja) | 液晶表示装置の駆動方法 | |
JPH037987A (ja) | 表示体制御装置 | |
KR910010113B1 (ko) | 다중화면 발생시스템에서 소화면 절환시 새 데이타 기입 및 플리크 방지회로 | |
JP2715179B2 (ja) | マイクロコンピュータ | |
JPH08179721A (ja) | 表示装置 | |
JP2006180119A (ja) | 液晶テレビ | |
JPS63105513A (ja) | 同期クロツクの変更方法およびその装置 | |
JPH02204790A (ja) | 表示制御装置 | |
RU1795445C (ru) | Устройство дл отображени информации на экране электронно-лучевого индикатора | |
JPH01123284A (ja) | Tv画面上表示制御装置 | |
JPH10240199A (ja) | 画像表示制御装置 | |
JPH02108380A (ja) | 液晶表示装置 | |
JPS62245290A (ja) | プラズマ表示装置 | |
JPH02176695A (ja) | 表示装置 | |
JPS6042787A (ja) | 文字・図形表示装置 |