JP2006180119A - 液晶テレビ - Google Patents

Abstract

【課題】 ビデオプロセッサと、パネルプロセッサと、ＯＳＤ回路と、ＣＰＵと、液晶パネルの液晶駆動部を制御するタイミングコントローラとを１チップＩＣ化し、この１チップＩＣを、駆動方式の異なる種々の液晶パネルに共通使用可能とする。
【解決手段】 アナログデータ信号が入力さるビデオプロセッサ１１と、パネルプロセッサ１４と、ＯＳＤ回路１５と、ＣＰＵ１６と、液晶パネル２１のソースドライバ２２及びゲートドライバ２３を制御するタイミングコントローラ１７とを含む１チップＩＣ１０に、複数の検査パターンデータが格納されたメモリ部１８が接続されており、検査工程時、ＣＰＵ１６は、タイミングコントローラ１７の液晶駆動用レジスタ１７ａの設定値により、この設定値に対応した検査パターンデータをメモリ部１８から取得し、ＯＳＤ回路１５により検査パターンを作成して液晶パネル２１に表示する。
【選択図】 図１

Description

本発明は液晶テレビに係り、より詳細には、少なくともアナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、ＯＳＤ回路と、ＣＰＵと、液晶パネルの液晶駆動部を制御するタイミングコントローラとが１チップＩＣ化された液晶テレビに関する。

液晶パネルの欠陥や駆動回路の不良を検査する場合に、コントロール回路内のレジスタの設定値を変更することにより、表示する検査パターンを変更するようにした映像表示装置が提案されている（例えば、特許文献１参照）。具体的には、７個のレジスタＡＡＡ〜ＧＧＧを用いて、例えばレジスタＡＡＡの設定値を「０００」から「０５５」に、レジスタＤＤＤの設定値を「００５」から「０４２」に、レジスタＦＦＦの設定値を「０３３」から「０６３」に各々変更したとき、標準パターンから任意の検査パターンに表示を変更するようになっている。この場合、このレジスタの設定値の変更を、マイコンのメモリに予め記憶した制御信号により行うことによって、レジスタを個別に設定変更する手間を省いている。また、検査パターンは、コントロール回路の有するパターンジェネレータ機能を利用して作成されるようになっている。
特開平１１−２７２２２２号公報

しかし、上記特許文献１では、複数の検査パターンを切り替えて表示するために、複数個のレジスタを用意するとともに、コントロール回路に検査パターンを作成するためのパターンジェネレータ機能を追加する必要があり、回路構成上も複雑になるといった問題があった。

ところで、最近の電子機器では、複数の機能ブロックを１チップＩＣ化することによって、部品の小型化を図るとともに、製造コストの低減化を図っている。そのため、液晶テレビにおいても、アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、ＯＳＤ回路と、ＣＰＵと、液晶パネルの液晶駆動部を制御するタイミングコントローラとを１チップＩＣ化することで、小型化と低価格化を図っている。

一方、このように、アナログデータ信号が入力さるビデオプロセッサから液晶パネルの駆動部を制御するタイミングコントローラまでの複数の機能ブロックを１チップＩＣ化すると、デジタルデータ信号をタイミングコントローラに直接入力することができない。

そのため、例えば液晶テレビの製造工程の最後の工程で行われる検査工程において、液晶パネルにフリッカ調整用の検査パターン（フリッカ調整用パターン）を表示する場合、従来であれば、専用の検査装置を外部接続して、タイミングコントローラにデジタルで作成されたフリッカ調整用パターンを直接送り込み、液晶パネルに表示させて調整を行っていたが、このような検査装置を用いての調整が不可能になるといった問題があった。

この場合、上記のように１チップＩＣ化した場合には、ビデオプロセッサに入力されるアナログデータ信号を用いてフリッカ調整用パターンを内部で作成することも考えられるが、アナログデータ信号から作成する場合、波形がなまってしまうため、１サブピクセルごとに白と黒とが反転するようなシャープなパターンを作成することができない。従って、このようなアナログデータ入力信号を用いずに、１チップＩＣ内部でフリッカ調整用パターンを作成し表示させる必要が生じる。

一方、液晶パネルの駆動方式としては、１水平走査線ごとに極性を反転させる１×１駆動方式と、２水平走査線ごとに極性を反転させる１×２駆動方式の２種の駆動方式が代表的なものである。

図２は、１×１駆動方式のときの液晶パネルの駆動信号波形を示しており、図３は、１×２駆動方式のときの液晶パネルの駆動信号波形を示している。図２及び図３において、「ＹＤＩＯ」は、液晶パネル画面の垂直方向（Ｙ方向）のスタートパルス、「ＹＣＬＫ」はＹ方向のクロックパルス、「ＸＤＩＯ」は、液晶パネル画面の水平方向（Ｘ方向）のスタートパルス、「ＸＣＬＫ」はＸ方向のクロックパルス、「ＤＡＴＡ」は表示データ、「ＸＳＴＢ」はＸ方向のラッチパルス、「ＸＰＯＬ」は極性切換信号である。図２と図３とで異なるところは、図２の極性切換信号「ＸＰＯＬ」が１水平走査期間（１Ｈ）ごとに切り換わっているのに対し、図３の極性切換信号「ＸＰＯＬ」が２水平走査期間（２Ｈ）ごとに切り換わっている点である。

また、図４（ａ）は、図２に示した１×１駆動方式に対応したフリッカ調整用パターン（ただし、１部のみを拡大して示している）を示しており、図４（ｂ）は、図３に示した１×２駆動方式に対応したフリッカ調整用パターン（ただし、１部のみ拡大して示している）を示している。

液晶パネルの駆動方式としては、この他にも、例えば１×３駆動方式など、種々の駆動方式が可能である。そのため、液晶パネルの駆動方式は、各メーカによって異なり、さらに同じメーカであっても、各機種によって異なる場合がある。

この場合、フリッカ調整用パターンは、液晶パネルの駆動方式に合ったパターンを用いることが必要であり、例えば１×１駆動方式の液晶パネルのフリッカを調整するのに、１×２駆動方式に対応したフリッカ調整パターンを用いたのでは、正確なフリッカ調整が行えない。つまり、液晶テレビの映像系の各機能ブロックが１チップＩＣ化されている場合、その中で作成されるフリッカ調整用パターンは、搭載される液晶テレビの駆動方式に合ったパターンのみが作成できればよいのであるが、これでは、この１チップＩＣを例えば１×２駆動方式の液晶テレビに用いることができない。つまり、折角１チップＩＣ化してコスト低減しているにも関わらず、液晶テレビの駆動方式が異なると使用することができなくなるため、コスト低減効果が薄れてしまうことになる。つまり、駆動方式ごとに１チップＩＣを作製する必要がある。

従って、コスト低減効果を考えれば、映像系の各機能ブロックを１チップＩＣ化するだけでなく、この１チップＩＣを、駆動方式の異なる種々の液晶テレビに共通使用できるように考慮することが必要となる。また、共通使用可能とする場合でも、１チップＩＣの内部構成が極力複雑になることなく、かつ、既存の機能を利用して実現できれば、１チップＩＣ化することのメリットは非常に大きなものとなる。

本発明はかかる実情に鑑みて創案されたもので、その目的は、少なくともアナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、ＯＳＤ回路と、ＣＰＵと、液晶パネルの液晶駆動部を制御するタイミングコントローラとを１チップＩＣ化するとともに、この１チップＩＣを、内部構成を複雑にすることなく、駆動方式の異なる種々の液晶パネルに共通使用可能とした液晶テレビを提供することにある。

上記課題を解決するため、本発明の液晶テレビは、アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、ＯＳＤ回路と、ＣＰＵと、液晶パネルの液晶駆動部を制御するタイミングコントローラとが１チップＩＣ化された液晶テレビにおいて、複数の検査パターンデータが格納されたメモリ部を備えており、検査工程時、前記ＣＰＵは、前記タイミングコントローラの液晶駆動用レジスタの設定値により、この設定値に対応した検査パターンデータを前記メモリ部から取得し、前記ＯＳＤ回路により検査パターンを作成して前記液晶パネルに表示することを特徴とする。

ここで、前記検査パターンデータはフリッカ調整用パターンデータである。具体的には、前記メモリ部には、１水平走査線ごとに極性を反転させる１×１駆動方式に対応したフリッカ調整用パターンデータと、２水平走査線ごとに極性を反転させる１×２駆動方式に対応したフリッカ調整用パターンデータの２種のパターンデータが格納されている。

このような構成の液晶テレビによれば、１チップＩＣの内部で、液晶パネルの種々の駆動方式に対応したフリッカ調整用パターンをソフトウェア的に作成して表示することができるので、この１チップＩＣを搭載後に液晶パネルの駆動方式を変更した場合でも、フリッカ調整時にこの変更に対応した最適なフリッカ調整用パターンを表示することができる。

この場合、本発明では、前記メモリ部に格納されているフリッカ調整用パターンを選択するための前記液晶駆動用レジスタとして、映像系の各種機能を調整するための従来の液晶駆動用レジスタを兼用している。これにより、１チップＩＣの内部構成を、新たなレジスタを用意することなく、簡単な構成とすることが可能となる。また、前記メモリ部としては、外付けのＥＥＰＲＯＭを使用することが可能であるが、このメモリ部も当然１チップＩＣの内部に設けてもよい。

本発明の液晶テレビによれば、アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、ＯＳＤ回路と、ＣＰＵと、液晶パネルの液晶駆動部を制御するタイミングコントローラとを１チップＩＣ化するとともに、この１チップＩＣに液晶パネルの種々の駆動方式に対応した複数のフリッカ調整用パターンを予め格納し、タイミングコントローラが元々備えている液晶駆動用レジスタを用いてその設定値を変更することで、いずれかのフリッカ調整用パターンデータを選択し、ＯＳＤ回路を用いてフリッカ調整用パターンを作成し表示するように構成している。すなわち、この１チップＩＣの内部で、液晶パネルの種々の駆動方式に対応したフリッカ調整用パターンをソフトウェア的に作成して表示することができるので、この１チップＩＣを搭載後に液晶パネルの駆動方式を変更した場合でも、フリッカ調整時にこの変更に対応した最適なフリッカ調整用パターンを表示することができる。また、この１チップＩＣを駆動方式の異なる種々の液晶テレビに共通使用することができるので、液晶テレビ自体の製造コストも低減することができる。また、フリッカ調整時に液晶駆動方式に合致した最適なフリッカ調整用パターンを表示することができるので、画面のちらつきを間違ったフリッカ調整用パターンを使って調整してしまうといった事態の発生も確実に防止することができる。さらに、１チップＩＣ自体も、タイミングコントローラが元々備えている液晶駆動用レジスタを用いて最適なフリッカ調整用パターンを選択するように構成したので、内部の回路構成を複雑にすることなく、コスト的にも安価に作製することができ、ひいてはこれを搭載した液晶テレビをユーザに安価に提供することが可能となる。

以下、本発明の実施の形態について、図面を参照して説明する。

図１は、本実施形態に係わる液晶テレビの主要部の構成を示す機能ブロック図である。

この液晶テレビは、大別すると、１チップＩＣ１０と、液晶パネル（ＬＣＤパネル）モジュール２０とからなる。

液晶パネルモジュール２０は、データが供給される複数のソースライン及びスキャン信号が供給される複数のゲートラインのそれぞれの交差部に液晶セルを駆動するためのＴＦＴが形成された液晶パネル２１と、ソースラインにデータを供給するためのソースドライバ２２と、ゲートラインにスキャン信号（パルス）を供給するためのゲートドライバ２３とからなる。

また、１チップＩＣ１０は、アナログデータ信号が入力さるビデオプロセッサ１１と、入力されたインタレース方式のビデオ信号をプログレッシブ方式に変換するＩＰ変換回路（走査線変換機能部）１２と、プログレッシブ映像をパネル解像度に適合させるためのスケーラー１３と、パネルプロセッサ１４と、ＯＳＤ回路１５と、ＣＰＵ１６と、前記ソースドライバ２２及びゲートドライバ２３にそれぞれ制御信号を供給するタイミングコントローラ１７とからなる。

また、この１チップＩＣ１０には、外付けのメモリ部１８として本実施形態ではＥＥＰＲＯＭが設けられており、このＥＥＰＲＯＭ１８には、１水平走査線ごとに極性を反転させる１×１駆動方式に対応したフリッカ調整用パターンデータと、２水平走査線ごとに極性を反転させる１×２駆動方式に対応したフリッカ調整用パターンデータの２種のパターンデータが格納されている。

また、タイミングコントローラ１７には、液晶駆動用レジスタ１７ａが設けられている。この液晶駆動用レジスタ１７ａは、例えば表示データ出力の反転機能やＣＬＫの遅延設定スキャン方向制御といった各種駆動系設定に用いられている。

本実施形態では、この液晶駆動用レジスタ１７ａを、ＥＥＰＲＯＭ１８に格納されている２種のフリッカ調整用パターンデータのいずれかを選択するためのレジスタとして兼用している。これにより、１チップＩＣ１０の内部構成を、新たなレジスタを用意することなく、簡単な構成とすることができる。

次に、上記構成の１チップＩＣ１０を用いて液晶パネル２１に最適なフリッカ調整用パターンを表示する具体例について説明する。

例えば、液晶テレビの製造工場における最後の工程である検査工程において、液晶テレビがフリッカ調整モードに設定されると、ＣＰＵ１６は、タイミングコントローラ１７に設けられた液晶駆動用レジスタ１７ａに「１」または「０」のいずれかの値を設定する。この設定は、液晶テレビがフリッカ調整モードに設定されると、内部の制御信号によって予め定められた値に設定されるようになっている。

例えば、液晶駆動用レジスタ１７ａに「１」を設定すると、ＣＰＵ１６は、この設定値に対応した例えば１×１駆動方式のフリッカ調整用パターンデータをＥＥＰＲＯＭ１８から取得し、ＯＳＤ回路１５により１×１駆動用のフリッカ調整用パターン（図４（ａ）参照）を作成して液晶パネル２１に表示する。

一方、液晶駆動用レジスタ１７ａに「０」を設定すると、ＣＰＵ１６は、この設定値に対応した例えば１×２駆動方式のフリッカ調整用パターンデータをＥＥＰＲＯＭ１８から取得し、ＯＳＤ回路１５により１×２駆動用のフリッカ調整用パターン（図４（ｂ）参照）を作成して液晶パネル２１に表示する。

つまり、フリッカ調整モード時に、液晶駆動用レジスタ１７ａに「１」を設定するように予め決めておくことで、１×１駆動方式の液晶テレビに対応できるとともに、液晶駆動用レジスタ１７ａに「０」を設定するように予め決めておくことで、１×２駆動方式の液晶テレビに対応することができるものである。これにより、液晶パネルの駆動方式が異なる２種の液晶テレビに同じ１チップＩＣ１０を共通使用することが可能となる。

なお、上記実施形態では、フリッカ調整用パターンを、１×１駆動方式に対応したフリッカ調整用パターンと、１×２駆動方式に対応したフリッカ調整用パターンの２種として説明しているが、市場に提供されている液晶テレビの種々の駆動方式に対応したフリッカ調整用パターンをＥＥＰＲＯＭ１８に格納しておけば、全ての液晶テレビに対応することができる。この場合、フリッカ調整用パターンが３種類以上になる場合には、液晶駆動用レジスタ１７ａもこれに対応して２個以上用意すればよい。

また、上記実施形態では、外付けのメモリ部１８としてＥＥＰＲＯＭを用いているが、ＥＥＰＲＯＭに限定されるものではない。また、このメモリ部１８は、必ずしも外付けである必要はなく、図１に破線で示すように、１チップＩＣ１０に含まれていてもよい。

本発明液晶テレビの主要部の構成を示す機能ブロック図である。 １×１駆動方式のときの液晶パネルの駆動信号波形を示すタイミングチャートである。 １×２駆動方式のときの液晶パネルの駆動信号波形を示すタイミングチャートである。 （ａ）は、図２に示した１×１駆動方式に対応したフリッカ調整用パターンの一部を示す模式図、図４（ｂ）は、図３に示した１×２駆動方式に対応したフリッカ調整用パターンの一部を示す模式図である。

符号の説明

１０ １チップＩＣ
１１ ビデオプロセッサ
１２ ＩＰ変換回路（走査線変換機能部）
１３ スケーラー
１４ パネルプロセッサ
１５ ＯＳＤ回路
１６ ＣＰＵ
１７ タイミングコントローラ
１８ メモリ部（ＥＥＰＲＯＭ）
２０ 液晶パネルモジュール
２１ 液晶パネル
２２ ソースドライバ
２３ ゲートドライバ

Claims (6)

1. アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、ＯＳＤ回路と、ＣＰＵと、液晶パネルの液晶駆動部を制御するタイミングコントローラとが１チップＩＣ化された液晶テレビにおいて、
   １水平走査線ごとに極性を反転させる１×１駆動方式に対応したフリッカ調整用パターンデータと、２水平走査線ごとに極性を反転させる１×２駆動方式に対応したフリッカ調整用パターンの２種のパターンデータが格納されたメモリ部を備えており、
   検査工程時、前記ＣＰＵは、前記タイミングコントローラに設けられた映像系の各種機能を調整するための１個の液晶駆動用レジスタに１または０のいずれかの値が設定されることにより、この設定値に対応したフリッカ調整用パターンデータを前記メモリ部から取得し、前記ＯＳＤ回路によりフリッカ調整用パターンを作成して前記液晶パネルに表示することを特徴とする液晶テレビ。
2. アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、ＯＳＤ回路と、ＣＰＵと、液晶パネルの液晶駆動部を制御するタイミングコントローラとが１チップＩＣ化された液晶テレビにおいて、
   複数の検査パターンデータが格納されたメモリ部を備えており、
   検査工程時、前記ＣＰＵは、前記タイミングコントローラの液晶駆動用レジスタの設定値により、この設定値に対応した検査パターンデータを前記メモリ部から取得し、前記ＯＳＤ回路により検査パターンを作成して前記液晶パネルに表示することを特徴とする液晶テレビ。
3. 前記検査パターンデータがフリッカ調整用パターンデータであることを特徴とする請求項２に記載の液晶テレビ。
4. 前記メモリ部には、１水平走査線ごとに極性を反転させる１×１駆動方式に対応したフリッカ調整用パターンデータと、２水平走査線ごとに極性を反転させる１×２駆動方式に対応したフリッカ調整用パターンデータの２種のパターンデータが格納されていることを特徴とする請求項２に記載の液晶テレビ。
5. 前記メモリ部に格納されているフリッカ調整用パターンを選択するための前記液晶駆動用レジスタは、映像系の各種機能を調整するための従来の液晶駆動用レジスタを兼用していることを特徴とする請求項３または請求項４に記載の液晶テレビ。
6. 前記メモリ部が外付けのＥＥＰＲＯＭであることを特徴とする請求項２ないし請求項５のいずれかに記載の液晶テレビ。