JP2001004981A - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法Info
- Publication number
- JP2001004981A JP2001004981A JP11175311A JP17531199A JP2001004981A JP 2001004981 A JP2001004981 A JP 2001004981A JP 11175311 A JP11175311 A JP 11175311A JP 17531199 A JP17531199 A JP 17531199A JP 2001004981 A JP2001004981 A JP 2001004981A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- period
- display device
- crystal display
- black
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
イバの誤動作を無くす。 【解決手段】 画面の上下に黒表示を行う第1,第2黒
表示期間と映像表示期間との間に第1,第2安定化期間
を設ける。この安定化期間には、ゲートドライバの動作
を停止する一方、ソースドライバのクロック信号の周波
数を第1,第2黒表示期間および映像表示期間の1/4に
低下する。こうして、ソースドライバの全内部ノードの
電位レベルを安定化させる。また、第1,第2黒表示期
間には、ソースドライバのクロック信号の周波数を上記
映像表示期間と同等にする一方、スタート信号のレベル
を「H」に維持する。こうして、上記ソースドライバのサ
ンプリング部を常時オン状態にして、第1,第2黒表示
期間における黒表示ムラを無く、高品位で安定した黒表
示を行う。また、シフトレジタ回路の内部ノードの電位
レベルを安定化させて、誤動作を防止する。
Description
リックス方式の液晶表示装置の駆動方法に関し、特にア
スペクト比が4:3の画面にアスペクト比が16:9の映
像を表示する際に用いる液晶表示装置の駆動方法に関す
る。
情報端末等にアクティブマトリックス方式の液晶表示装
置が頻繁に使用されるようになっており、表示される映
像ソースも多様化し、例えばNTSC方式のTV映像を
主とした液晶表示装置で、MUSE方式等のハイビジョ
ン放送をNTSC方式にコンバートして表示するといっ
たケースが見られる。
液晶表示装置でアスペクト比16:9の映像ソースを表
示することになるので、液晶表示装置によって映し出さ
れる映像は、図3に示すように画面の上下に黒表示が行
われたり、図4に示すように映像の左右がカットされた
りすることになる。ところが、後者の場合には、カット
された映像に重要な情報が掲載されているケース等も考
えられるので、一般には前者の方が広く使用されてい
る。
置がよく使用されているが、その場合の表示画面もアス
ペクト比4:3のものが多い。ところが、近年、各家庭
に据え置かれているTVは横長が主流になりつつあり、
上記ビデオカムコーダで撮影された映像を横長TVに映
し出した場合には、映像の上下がカットされる。そこ
で、それを防ぐために、上記ビデオカムコーダで撮影す
る際に、図3に示すように、予め上記ビデオカムコーダ
側の液晶表示装置で映像を映し出す場合には上下に黒表
示を行い、横長TVに映し出す際に画面の上下がカット
されることがないようにする手法も広く使用されてい
る。
に黒表示を行う装置として、特開平7−147659号
公報に開示された液晶パネル駆動回路がある。この液晶
パネルの駆動回路においては、タイミング制御回路によ
って、図5に示すように、垂直同期信号Vsyncに基づい
てゲートクロック信号GCLKを生成する。その場合のゲー
トクロック信号GCLKの周波数は、映像有効期間において
は入力映像信号のクロックレートと同一になっている。
一方、上記映像有効期間(垂直走査期間)に挟まれた帰線
期間においては水平同期周波数よりも高い高速周波数に
なっている。そして、上記帰線期間においては映像信号
として黒レベルがソースドライバに与えられるのであ
る。こうして、短い帰線期間内に必要な黒表示を行うの
である。
に、携帯情報端末等にも液晶表示装置は広く使用されて
いる。そして、そのような携帯情報端末や上記ビデオカ
ムコーダ等の携帯性が重要な製品に要求される最も重要
な技術の一つとして、低消費電力化が挙げられる。その
低消費電力化の一例として、非アクティブ状態の場合に
はクロック信号の入力を停止して消費電力の低減を図る
シフトレジスタ回路をソースドライバとして用いる液晶
表示装置がある。
来の特開平7−147659号公報に開示された液晶パ
ネル駆動回路には以下のような問題がある。尚、上記液
晶パネル駆動回路においては、各画素単位での液晶に印
加される電位関係については具体的に記載されていな
い。そこで、以下においては暫定的に電位関係を想定し
て問題点を述べる。
要があるため、液晶パネル駆動装置の多くは、垂直走査
線毎に印加する電圧の極性を反転して駆動するようにし
ている。そして、特開平7−147659号公報に開示
された液晶パネル駆動回路においては、画面の上部の上
部黒表示エリアと下部の下部黒表示エリアとに合計N水
平ライン分の黒表示を行う場合には、図5に示すごと
く、上記帰線期間内にN水平ラインの走査を行うことに
なる。ところが、上述のごとく垂直走査線毎に印加する
電圧の極性を反転する場合には、上記Nの値が大きくな
って黒表示エリアが広くなると垂直走査線毎に反転させ
る印加電圧の周波数が極めて高くなり、垂直走査線毎の
極性の反転が困難になる。そこで、その場合には、やむ
を得ず黒表示エリア毎に印加電圧を反転することになる
が、その場合にはフリッカが発生する恐れがある。
に、その都度ソースドライバから黒レベル電位の映像信
号が出力されるのであるが、上記Nの値が大きくなると
黒レベル電位の出力時間が短くなるため垂直走査線に黒
レベル電位を十分に書き込むことができなくなる。その
ため、例えば上記上部黒表示エリアのn水平ライン中、
第1水平ライン目においてはソースドライバでサンプリ
ングされた黒レベル電位がそのまま画素に書き込まれる
が、第2水平ライン目,第3水平ライン目,…と経過する
うちにサンプリングされた黒レベル電位が低下するため
に、第1水平ライン目と第n水平ライン目とでは書き込
まれる黒レベル電位は大きく異なってしまう。その結
果、図6に示すように、黒表示エリアには均一な黒表示
が行われず濃淡が現れることになる。
ジスタ回路を有する液晶表示装置には、以下のような問
題がある。すなわち、上述のごとく画面の上下に黒表示
を行う場合には、ソースドライバのシフトレジスタ回路
は非アクティブ状態となるためシフトレジスタ回路への
クロック信号の入力が停止されてしまう。そこで、黒表
示期間でもソースドライバのシフトレジスタ回路にクロ
ック信号を入力する必要が生ずる。ところが、そうする
と、垂直帰線期間内に全黒表示エリアに黒表示を行うた
めには黒表示期間における上記クロック信号の周波数を
映像表示期間よりも大きくしなければならず、映像表示
を行う場合に比してその分だけ1水平ラインの走査時間
が短くなり、黒表示ラインと映像表示ラインとでは1走
査期間の周期が異なることになる。
間との合計時間が黒表示時と映像表示時とで異なること
になり、上記シフトレジスタ回路内における複数のラッ
チ回路に含まれる内部ノードの電位レベルが不安定にな
り、誤動作の恐れが生ずるという問題がある。
下等に高品位な黒表示が可能であり且つドライバの誤動
作が無い液晶表示装置の駆動方法を提供することにあ
る。
め、第1の発明は、ゲートドライバから出力された制御
信号に基づいてスイッチング素子によって画素電極をデ
ータ信号線に接続し,ソースドライバから出力されたデ
ータ信号を上記データ信号線を介して上記画素電極に供
給して,画素マトリックスに上記データ信号に基づく映
像を表示するアクティブマトリクス方式の液晶表示装置
の駆動方法において、画面の上部に設けられた上部黒表
示エリアと下部に設けられた下部黒表示エリアとに黒表
示を行うに際して、1垂直走査期間において、上記上部
黒表示エリアに黒表示を行う第1黒表示期間と上記上部
黒表示エリアの下側に続く映像表示エリアに上記データ
信号に基づく映像表示を行う映像表示期間との間に、お
よび、上記映像表示期間と上記映像表示エリアに続く上
記下部黒表示エリアに黒表示を行う第2黒表示期間との
間に、上記ソースドライバ内のシフトレジスタ回路を動
作させるためのクロック信号の周波数を映像表示期間に
おける周波数よりも遅くして、上記シフトレジスタ回路
の内部ノードの電位レベルを安定化させる安定化期間を
設けたことを特徴としている。
て、画面の上下に黒表示を行う第1,第2黒表示期間と
上記画面の上下中間部に映像表示を行う映像表示期間と
の間に安定化期間を設け、この安定化期間におけるソー
スドライバのクロック信号の周波数を上記映像表示期間
よりも遅くして、上記ソースドライバにおけるシフトレ
ジスタ回路の内部ノードの電位レベルを安定化させるの
で、上記シフトレジスタ回路を構成する複数のラッチ回
路の内部ノードの電位レベルが不安定になることはな
い。
動方法は、上記安定化期間における上記ソースドライバ
のクロック信号の周波数を、上記映像表示期間における
周波数の1/2倍乃至1/32倍に設定することが望まし
い。
る上記クロック信号の周波数が上記映像表示期間の1/
2倍乃至1/32倍に設定されているため、1垂直走査
期間内に上記ソースドライバのシフトクロック回路内の
全内部ノードの安定化処理が確実に行われる。
動方法は、上記第1黒表示期間および第2黒表示期間に
おいて、上記ゲートドライバ内のシフトレジスタ回路を
動作させるためのクロック信号の周波数を水平ブランキ
ング期間とは無関係に上記映像表示期間の周波数よりも
速くし、さらに、上記ソースドライバ内に在って上記デ
ータ信号をサンプリングするアナログスイッチ部を常時
オン状態にすることが望ましい。
ートドライバのクロック信号の周波数を上記映像表示期
間よりも速くすることによって、上記上部黒表示エリア
および下部黒表示エリアに確実に黒表示が行われる。さ
らに、ソースドライバ内のデータ信号サンプリング用の
アナログスイッチ部を常時オン状態にすることによっ
て、上記黒表示エリアの各水平ライン毎の黒表示電位レ
ベルが同一になる。その結果、黒表示ムラが無く、安定
した黒表示が行われる。
動方法は、上記第1,第2黒表示期間に上記ゲートドラ
イバ内のシフトレジスタ回路を動作させるためのクロッ
ク信号の周波数を、上記映像表示期間の1.5倍乃至1
0倍に設定することが望ましい。
4:3である画面にアスペクト比が概ね16:9で映像を
表示する際に、上部,下部の両黒表示エリアに対する黒
表示と映像表示エリアに対する映像表示とが確実に行わ
れる。さらに、上記データ信号線に印加される電圧の極
性反転も確実に行われる。
動方法は、上記ゲートドライバおよびソースドライバの
少なくとも一方を、直列に接続されてクロック信号に同
期してパルス信号を順次転送する複数のラッチ回路から
成り、上記クロック信号は上記パルス信号のパルスが存
在するラッチ回路およびその近傍のラッチ回路のみに入
力されるようになっているシフトレジスタ回路で構成す
ることが望ましい。
よびソースドライバの少なくとも一方が、内部ノードの
電位レベルを安定化させる必要があるシフトレジスタ回
路で構成されている場合には、上記シフトレジスタ回路
の内部ノードの電位レベルを安定化させて、上記黒表記
エリアに対する黒表示が行われる。
動方法は、上記ゲートドライバおよびソースドライバの
少なくとも一方を、直列に接続されてクロック信号に同
期してパルス信号を順次転送する複数のラッチ回路から
成り、上記クロック信号は総てのラッチ回路に入力され
るようになっているシフトレジスタ回路で構成すること
が望ましい。
よびソースドライバの少なくとも一方が、内部ノードの
電位レベルを安定化させる必要がないシフトレジスタ回
路で構成されている場合でも、上記安定化の必要がある
シフトレジスタ回路と同じ駆動方法で、上記黒表記エリ
アに対する黒表示と上記映像表示エリアに対する映像表
示とが行われる。
動方法は、上記ゲートドライバおよびソースドライバの
少なくとも一方を、上記画素電極と同一基板上に形成す
ることが望ましい。
びソースドライバの少なくとも一方が上記画素電極と同
一基板上に形成された小型で安価な液晶表示装置におい
て、上記ソースドライバの内部ノードの電位レベルの安
定化が図られる。
動方法は、上記スイッチング素子を多結晶シリコン薄膜
トランジスタとし、600℃以下の温度でガラス基板上
に形成することが望ましい。
としての多結晶シリコン薄膜トランジスタが600℃以
下の温度でガラス基板上に形成された表示品位が良く安
価な液晶表示装置において、上記ソースドライバの内部
ノードの電位レベルの安定化が図られる。
態により詳細に説明する。図1は、本実施の形態の液晶
表示装置の駆動方法を実現するためのゲートドライバお
よびソースドライバの出力信号に係る1垂直走査期間の
タイミングチャートである。尚、本実施の形態において
は、画面アスペクト比が概ね4:3である液晶表示装置
において、NTSC方式に準拠した映像信号を表示する
際に、画面の上下に黒表示エリアを設けてアスペクト比
が概ね16:9で表示する場合について述べている。し
かしながら、この発明は、上記アスペクト比の値に限定
されるものではない。
示する第1黒表示期間において、ゲートドライバ内のシ
フトレジスタ回路を動作させるゲートドライバ・クロッ
ク信号の周波数を、画面の映像表示エリアに映像を表示
する映像表示期間の15.75kHzに対して2.5倍の3
9.4kHzに設定する。また、上記ゲートドライバのシ
フトレジスタ回路に入力するゲートドライバ・スタート
信号を、図に示すように、垂直同期信号の立ち上りに同
期して入力する。尚、図1においては、各クロックの立
ち上りに同期して動作する場合を例に上げているが、各
クロックの立ち下がりに同期して動作するシフトレジス
タ回路を使用する場合は、そのシフトレジスタ回路に適
したタイミングのスタート信号を入力すればよい。
示期間におけるゲートドライバ・クロック信号の周波数
を上記映像表示期間時の2.5倍に設定して、走査速度
の高速化を図るのであるが、その場合の倍率は2.5倍
でなくてもよい。但し、この倍率と上記黒表示エリアの
面積との関係は反比例の関係にあるので、表示的にバラ
ンスの取れた倍率を選択する必要がある。
ックス型液晶表示装置の多くは、交流電圧を液晶に印加
するため、垂直走査線毎に印加される電圧の極性を正負
反転して印加する場合が多い。その場合には、上記黒表
示を行う場合においても、垂直走査線毎に印加する電圧
の極性を反転する必要がある。そのことも考慮した上
で、上記上部黒表示エリアの全水平ラインに黒表示を行
い、且つ、各垂直走査毎に印加電圧の極性を反転するこ
とが可能なように、上記ゲートドライバ・クロック信号
の倍率を決定する必要がある。
上記倍率を2.5倍としており、垂直1走査当りの周期
は26.4μsとなる。この周期がかなり短くなると液晶
に電圧が印加される時間も短くなって書き込み不足のお
それが生ずる。そのため、上述した黒表示エリアのバラ
ンス等のファクタも含んだ上で考慮すれば、上記ゲート
ドライバ・クロック信号の倍率は1.5倍乃至10倍程度
が望ましい。
期間において、ソースドライバ内のシフトレジスタ回路
を動作させるソースドライバ・クロック信号の周波数
は、映像表示期間時の周波数と同等である。さらに、上
記ソースドライバ・スタート信号は、第1黒表示期間中
において「H」レベルを維持し続ける。
シフトレジスタ回路に入力されるソースドライバ・スタ
ート信号に基づいて、映像データをサンプリングするた
めのサンプリングパルスを作成する。そして、サンプリ
ングパルスが入力されるサンプリング部は、サンプリン
グパルスの立ち上がりを検出してサンプリングするよう
にしている。
は、上記ソースドライバ・スタート信号のレベルを「H」
に維持し続けている。こうすることによって、上記サン
プリング部を構成する全アナログスイッチが常時オン状
態になる。その結果、全データ信号線に常時黒レベル電
位の映像信号が出力されることなり、上記上部黒表示エ
リアの水平ライン数が大きくなっても全水平ラインの黒
レベル電位が同じになる。したがって、第1黒表示期間
において各水平ライン毎の黒表示ムラが無くなり、安定
した黒表示が行われる。また、シフトレジタ回路内の複
数のラッチ回路に含まれる内部ノードの電位レベルが安
定化される。
うに、上記サンプリング部は、サンプリングパルスの立
ち上がりを検出してサンプリングするようにしている。
しかしながら、上記サンプリング部がサンプリングパル
スの立ち下がりで動作する構成である場合には、シフト
レジスタ回路に入力するソースドライバ・スタート信号
の極性もそれに応じて変更すればよい。但し、ソースド
ライバ・スタート信号のタイミングそのものについて
は、大きな変更の必要はない。
定化期間について述べる。この第1安定化期間において
は、ゲートドライバのシフトレジスタ回路に入力するゲ
ートドライバ・クロック信号は直流成分(レベル「L」)の
みとなる。すなわち、この第1安定化期間においては、
ゲートドライバ内のシフトレジスタ回路は動作せず、液
晶パネルの各画素部には一切の画像データが書き込まれ
ない。さらに、この期間において、ソースドライバ内の
シフトレジスタ回路に入力するソースドライバ・クロッ
ク信号の周波数は、映像表示期間および第1黒表示期間
のソースドライバクロック周波数に対して1/4の周波
数である。
間分の長さを有し、この4水平走査期間分の時間を掛け
てソースドライバのシフトレジスタ回路の全内部ノード
の電位レベルを安定化させる処理を行うのである。尚、
本実施の形態においては、第1安定化期間時におけるソ
ースドライバ・クロック信号の周波数を第1黒表示期間
及び映像表示期間の1/4とし、第1安定化期間の長さ
を4水平走査期間としている。しかしながら、これらの
値は飽くまでも一例である。但し、上記周波数の倍率
は、極端に大きい場合は上記内部ノードの安定化が図れ
ない。また、逆に極端に小さい場合は1垂直走査期間内
に全内部ノードの安定化処理を行うことができなくな
る。そこで、上記周波数の倍率は、概ね1/2倍乃至1/
32倍程度に設定することが望ましい。また、上記第1
安定化期間長は上記周波数の倍率に応じて、概ね2水平
走査期間乃至32水平走査期間程度が望ましい。
ドライバのシフトレジスタ回路に入力されるソースドラ
イバ・スタート信号は、図1に示すように、シフトレジ
スタ回路の1段目のラッチ回路に、上記低周波数化され
たソースドライバ・クロック信号に基づいて上記サンプ
リングパルスを出力した後は、次の映像表示期間までサ
ンプリングパルスを出力させないようにする1パルス信
号である。
間について説明する。この映像表示期間における映像表
示処理は、従来の液晶表示装置の駆動方法の場合と基本
的に同様である。但し、本実施の形態においては、画面
アスペクト比が概ね4:3である液晶表示装置におい
て、NTSC方式に準拠した映像信号を表示する際に、
画面の上下に黒表示エリアを設けて映像表示エリアのア
スペクト比を概ね16:9にすることを想定している。
したがって、例えば走査信号線数が230本の液晶表示
装置を用いた場合、画面上下に黒表示エリアが存在する
ために上記映像表示エリアの走査信号線数は概ね170
本前後となる。しかしながら、映像信号はNTSC方式
に準拠しているので、概ね230本ある有効水平走査線
数のうち何本か間引いた残りの水平走査線を用いて映像
を表示するか、あるいは、NTSC方式に準拠している
映像信号を書き込みクロックに基づいてビデオフィール
ドメモリ等に一旦書き込み、上記書き込みクロックの周
波数よりも遅い周波数の読み出しクロックで映像信号を
再構築する等の工夫が必要となる。これらの技術に関し
ては周知の技術であるから、ここでは省略する。
期間について説明する。基本的に、上記ゲートドライバ
のシフトレジスタ回路に入力するゲートドライバ・クロ
ック信号,ゲートドライバ・スタート信号、および、上記
ソースドライバのシフトレジスタ回路に入力するソース
ドライバ・クロック信号,ソースドライバ・スタート信号
は、上述した第1安定化期間の場合と変わらない。しか
しながら、表示的に問題ないのであれば、上記ソースド
ライバ・スタート信号は、第1安定化期間時とは逆極性
の信号を入力しても構わない(図1は逆極性の場合を示
す)。また、ソースドライバ・クロック信号の周波数を第
1安定化期間時の周波数と同じにする必要はなく、第1
安定化期間とは異なる任意の周波数に変更しても構わな
い。
側の下部黒表示エリアに黒表示を行う第2黒表示期間に
ついて説明する。この第2黒表示期間におけるゲートド
ライバ・クロック信号,ゲートドライバ・スタート信号,ソ
ースドライバ・クロック信号およびソースドライバ・スタ
ート信号の各信号は、第1黒表示期間における各信号と
同様で構わない。さらに、ゲートドライバ・クロック信
号の周波数も、画面上下の各黒表示エリアの広さのバラ
ンスを崩さない程度であれば、第1黒表示期間とは異な
る周波数にしても構わない。
画面の上部の上部黒表示エリアに黒表示を行う第1黒表
示期間と、上記上部黒表示エリアに続く映像表示エリア
に映像を表示する映像表示期間との間に、第1安定化期
間を設ける。また、上記映像表示期間と、上記映像表示
エリアに続く下部黒表示エリアに黒表示を行う第2黒表
示期間との間に、第2安定化期間を設ける。そして、こ
の安定化期間においては、上記ゲートドライバのシフト
レジスタ回路の動作を停止する一方、上記ソースドライ
バのクロック信号の周波数を第1,第2黒表示期間およ
び映像表示期間の例えば1/4に低下する。こうして、
ソースドライバのシフトレジスタ回路の全内部ノードの
電位レベルを安定化させるのである。
示期間においては、ゲートドライバのクロック信号の周
波数を上記映像表示期間時の例えば2.5倍に設定して
走査速度の高速化を図り、上部黒表示エリア及び下部黒
表示エリアに確実に黒表示を行う。さらに、ソースドラ
イバ・クロック信号の周波数を、上記映像表示期間時の
周波数と同等に設定する一方、ソースドライバ・スター
ト信号のレベルを「H」(あるいは「L」)に維持するよう
にしている。こうすることによって、上記ソースドライ
バ内に在って上記映像信号をサンプリングするアナログ
スイッチ部を常時オン状態にして、第1,第2黒表示期
間における黒表示ムラを無くし、安定した黒表示を行う
ことができる。また、シフトレジタ回路内の複数のラッ
チ回路に含まれる内部ノードの電位レベルを安定化でき
るのである。
面の上下に黒表示を行なう場合に、黒表示ムラの無い、
高品位で安定した黒表示を行うことができる。また、上
記ソースドライバにおける内部ノードの電位レベルを安
定化させて、上記ソースドライバの誤動作を防止できる
のである。
スドライバのシフトレジスタ回路において内部ノードの
安定化を必要とする液晶表示装置に関する一例である
が、上記処理を必要としない液晶表示装置にも一切の変
更なく導入できる。そこで、予め本実施の形態の駆動方
法を元にした液晶表示装置駆動回路を用意しておけば、
何れの液晶表示装置に接続しても使用することができる
のである。
いては、画面アスペクト比が概ね4:3である液晶表示
装置において、NTSC方式に準拠した映像信号を表示
する際に、上下に黒表示エリアを設けて映像表示エリア
のアスペクト比を概ね16:9にする場合を想定した場
合について述べている。ところが、両アスペクト比が上
記の値ではない場合であって、画面上下に設けられた黒
表示エリアが比較的小さい場合には、図2に示すよう
に、上記第1,第2黒表示期間において、図1に示すよ
うに上記ゲートドライバ・クロック信号の周波数を高周
波数化する必要はなく、上記映像表示期間と同じ周波数
で上記ゲートドライバのシフトレジスタ回路を駆動して
も同様の効果を得ることができるのである。
C方式の映像信号を入力する場合をを例に挙げている
が、例えばPAL方式,SECAM方式さらにはパーソ
ナルコンピュータ用の映像フォーマットであるVGA
(ビデオ・グラフィックス・アレイ)やXGA(エクステン
ディット・ビデオ・グラフィックス・アレイ)方式等の他の
映像信号にも応用することができる。
式等の種々の映像信号フォーマットにおいては、垂直帰
線期間にあたるエリアの信号レベルは通常黒レベルであ
る場合が多いので、上記実施の形態においては上記垂直
帰線期間を利用する場合を例に挙げて説明した。しかし
ながら、もしより十分な黒レベル期間を要する場合に
は、垂直帰線期間内に積極的に黒レベル期間を挿入して
黒表示を行っても構わない。
置の駆動方法が適用される液晶表示装置は特に限定され
るものではなく、ゲートドライバから出力された制御信
号に基づいてスイッチング素子によって画素電極をデー
タ信号線に接続し、ソースドライバから出力された映像
信号を上記データ信号線を介して上記画素電極に供給し
て、画素マトリックスに上記映像信号に基づく映像を表
示するアクティブマトリクス方式の液晶表示装置であれ
ばよい。
およびソースドライバの少なくとも一方が上記画素電極
と同一基板上に形成されて、小型・低コスト化が図られ
ていても差し支えない。また、上記スイッチング素子と
しての多結晶シリコン薄膜トランジスタが600℃以下
の温度でガラス基板上に形成されて、高表示品位・低コ
スト化が図られていても差し支えない。
液晶表示装置の駆動方法は、画面の上部と下部とに設け
られた黒表示エリアに黒表示を行うに際して、1垂直走
査期間において、上部黒表示エリアに黒表示を行う第1
黒表示期間と映像表示期間との間および上記映像表示期
間と下部黒表示エリアに黒表示を行う第2黒表示期間と
の間に、ソースドライバのクロック信号の周波数を映像
表示期間よりも遅くしてシフトレジスタ回路の内部ノー
ドの電位レベルを安定化させる安定化期間を設けたの
で、上記シフトレジスタ回路を構成する複数のラッチ回
路の内部ノードの電位レベルを安定化させることでき
る。したがって、上記ソースドライバの誤動作を防止で
きる。
動方法は、上記安定化期間における上記ソースドライバ
のクロック信号の周波数を、上記映像表示期間における
周波数の1/2倍乃至1/32倍に設定すれば、1垂直走
査期間内に、上記ソースドライバのシフトクロック回路
内の全内部ノードの安定化処理を確実に行うことができ
る。
動方法は、上記第1黒表示期間および第2黒表示期間に
おいて、上記ゲートドライバのクロック信号の周波数を
上記映像表示期間よりも速くすれば、上記黒表示エリア
に黒表示を確実に行うことができる。さらに、上記ソー
スドライバ内に在ってデータ信号をサンプリングするア
ナログスイッチ部を常時オン状態にすれば、上記黒表示
エリアの各水平ライン毎の黒表示電位レベルを同一にで
きる。したがって、各水平ライン毎の黒表示ムラを無く
して安定した黒表示を行うことができる。
動方法は、上記黒表示期間に上記ゲートドライバのクロ
ック信号の周波数を上記映像表示期間の1.5倍乃至1
0倍に設定すれば、アスペクト比が概ね4:3である画
面にアスペクト比が概ね16:9で映像を表示する際
に、上部,下部の両黒表示エリアに対する黒表示と映像
表示エリアに対する映像表示とを確実に行うことができ
る。さらに、上記黒表示期間におけるデータ信号線に対
する印加電圧の極性反転を確実におこなうことができ
る。
動方法は、上記ゲートドライバおよびソースドライバの
少なくとも一方を、直列に接続されてクロック信号に同
期してパルス信号を順次転送する複数のラッチ回路から
成り、上記クロック信号が上記パルス信号のパルスが存
在するラッチ回路およびその近傍のラッチ回路のみに入
力されるようなシフトレジスタ回路で構成すれば、この
シフトレジスタ回路の内部ノードの電位レベルを安定化
させて、上記黒表記エリアに対する黒表示を行うことが
できる。
動方法は、上記ゲートドライバおよびソースドライバの
少なくとも一方を、直列に接続されてクロック信号に同
期してパルス信号を順次転送する複数のラッチ回路から
成り、上記クロック信号が総てのラッチ回路に入力され
るようなシフトレジスタ回路で構成すれば、内部ノード
の電位レベルを安定化させる必要がないシフトレジスタ
回路を用いる場合も、上記安定化の必要があるシフトレ
ジスタ回路と同じ駆動方法で、上記黒表記エリアに対す
る黒表示と上記映像表示エリアに対する映像表示とを行
うことができるのである。
動方法は、上記ゲートドライバおよびソースドライバの
少なくとも一方を画素電極と同一基板上に形成すれば、
上記構成を有する小型で安価な液晶表示装置において、
上記ソースドライバの内部ノードの電位レベルの安定化
を図ることができる。
動方法は、上記スイッチング素子としての多結晶シリコ
ン薄膜トランジスタを600℃以下の温度でガラス基板
上に形成すれば、上記構成を有する表示品位が良く安価
な液晶表示装置において、上記ソースドライバの内部ノ
ードの電位レベルの安定化を図ることができる。
るためのゲートドライバおよびソースドライバの出力信
号に係る1垂直走査期間のタイミングチャートである。
である。
図である。
下に黒表示を行う場合の各信号のタイミングチャートで
ある。
示エリアが広い場合に画面に現れる濃淡の説明図であ
る。
Claims (9)
- 【請求項1】 ゲートドライバから出力された制御信号
に基づいてスイッチング素子によって画素電極をデータ
信号線に接続し、ソースドライバから出力されたデータ
信号を上記データ信号線を介して上記画素電極に供給し
て、画素マトリックスに上記データ信号に基づく映像を
表示するアクティブマトリクス方式の液晶表示装置の駆
動方法において、 画面の上部に設けられた上部黒表示エリアと下部に設け
られた下部黒表示エリアとに黒表示を行うに際して、 1垂直走査期間において、上記上部黒表示エリアに黒表
示を行う第1黒表示期間と上記上部黒表示エリアの下側
に続く映像表示エリアに上記データ信号に基づく映像表
示を行う映像表示期間との間に、及び、上記映像表示期
間と上記映像表示エリアに続く上記下部黒表示エリアに
黒表示を行う第2黒表示期間との間に、上記ソースドラ
イバ内のシフトレジスタ回路を動作させるためのクロッ
ク信号の周波数を映像表示期間における周波数よりも遅
くして、上記シフトレジスタ回路の内部ノードの電位レ
ベルを安定化させる安定化期間を設けたことを特徴とす
る液晶表示装置の駆動方法。 - 【請求項2】 請求項1に記載の液晶表示装置の駆動方
法において、 上記安定化期間における上記ソースドライバのクロック
信号の周波数は、上記映像表示期間における周波数の1
/2倍乃至1/32倍であることを特徴とする液晶表示装
置の駆動方法。 - 【請求項3】 請求項1に記載の液晶表示装置の駆動方
法において、 上記第1黒表示期間および第2黒表示期間においては、 上記ゲートドライバ内のシフトレジスタ回路を動作させ
るためのクロック信号の周波数を水平ブランキング期間
とは無関係に上記映像表示期間の周波数よりも速くし、 さらに、上記ソースドライバ内に在って上記データ信号
をサンプリングするアナログスイッチ部を常時オン状態
にすることを特徴とする液晶表示装置の駆動方法。 - 【請求項4】 請求項3に記載の液晶表示装置の駆動方
法において、 上記第1,第2黒表示期間に上記ゲートドライバ内のシ
フトレジスタ回路を動作させるためのクロック信号の周
波数は、上記映像表示期間の1.5倍乃至10倍である
ことを特徴とする液晶表示装置の駆動方法。 - 【請求項5】 請求項1に記載の液晶表示装置の駆動方
法において、 上記ゲートドライバおよびソースドライバの少なくとも
一方は、 直列に接続されてクロック信号に同期してパルス信号を
順次転送する複数のラッチ回路から成り、上記クロック
信号は上記パルス信号のパルスが存在するラッチ回路お
よびその近傍のラッチ回路のみに入力されるようになっ
ているシフトレジスタ回路で構成されていることを特徴
とする液晶表示装置の駆動方法。 - 【請求項6】 請求項1に記載の液晶表示装置の駆動方
法において、 上記ゲートドライバおよびソースドライバの少なくとも
一方は、 直列に接続されてクロック信号に同期してパルス信号を
順次転送する複数のラッチ回路から成り、上記クロック
信号は総てのラッチ回路に入力されるようになっている
シフトレジスタ回路で構成されていることを特徴とする
液晶表示装置の駆動方法。 - 【請求項7】 請求項1乃至請求項6の何れか一つに記
載の液晶表示装置の駆動方法において、 上記ゲートドライバおよびソースドライバの少なくとも
一方は、上記画素電極と同一基板上に形成されているこ
とを特徴とする液晶表示装置の駆動方法。 - 【請求項8】 請求項1乃至請求項7の何れか一つに記
載の液晶表示装置の駆動方法において、 上記スイッチング素子は、多結晶シリコン薄膜トランジ
スタであることを特徴とする液晶表示装置の駆動方法。 - 【請求項9】 請求項8に記載の液晶表示装置の駆動方
法において、 上記スイッチング素子は、ガラス基板上に、600℃以
下の温度で形成されていることを特徴とする液晶表示装
置の駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17531199A JP3482357B2 (ja) | 1999-06-22 | 1999-06-22 | 液晶表示装置の駆動方法 |
US09/523,511 US6879313B1 (en) | 1999-03-11 | 2000-03-10 | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices |
US11/060,963 US7193604B2 (en) | 1999-03-11 | 2005-02-18 | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices |
US11/063,718 US7173598B2 (en) | 1999-03-11 | 2005-02-23 | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17531199A JP3482357B2 (ja) | 1999-06-22 | 1999-06-22 | 液晶表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001004981A true JP2001004981A (ja) | 2001-01-12 |
JP3482357B2 JP3482357B2 (ja) | 2003-12-22 |
Family
ID=15993885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17531199A Expired - Fee Related JP3482357B2 (ja) | 1999-03-11 | 1999-06-22 | 液晶表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3482357B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003084730A (ja) * | 2001-09-17 | 2003-03-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置、液晶表示方法、プログラム、および媒体 |
EP3226235A1 (en) * | 2016-04-01 | 2017-10-04 | Samsung Display Co., Ltd. | Display apparatus |
CN110930926A (zh) * | 2019-12-09 | 2020-03-27 | 厦门天马微电子有限公司 | 显示面板的驱动方法、显示驱动装置和电子设备 |
-
1999
- 1999-06-22 JP JP17531199A patent/JP3482357B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003084730A (ja) * | 2001-09-17 | 2003-03-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置、液晶表示方法、プログラム、および媒体 |
EP3226235A1 (en) * | 2016-04-01 | 2017-10-04 | Samsung Display Co., Ltd. | Display apparatus |
US10395616B2 (en) | 2016-04-01 | 2019-08-27 | Samsung Display Co., Ltd. | Display device with clock signal modification during vertical blanking period |
US11295688B2 (en) | 2016-04-01 | 2022-04-05 | Samsung Display Co., Ltd. | Display apparatus with clock signal modification during vertical blanking period |
US11430402B2 (en) | 2016-04-01 | 2022-08-30 | Samsung Display Co., Ltd. | Display apparatus |
CN110930926A (zh) * | 2019-12-09 | 2020-03-27 | 厦门天马微电子有限公司 | 显示面板的驱动方法、显示驱动装置和电子设备 |
CN110930926B (zh) * | 2019-12-09 | 2023-07-25 | 厦门天马微电子有限公司 | 显示面板的驱动方法、显示驱动装置和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP3482357B2 (ja) | 2003-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
JPH08234703A (ja) | 表示装置 | |
JPH08271859A (ja) | 液晶表示装置の駆動方法 | |
US6873313B2 (en) | Image display device and driving method thereof | |
JP2000181414A (ja) | 表示駆動装置 | |
JP2002297110A (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
JP3050997B2 (ja) | 液晶表示装置 | |
JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
JP2001004981A (ja) | 液晶表示装置の駆動方法 | |
US20010043201A1 (en) | Matrix-type panel driving circuit and method and liquid crystal display device | |
JP2003330423A (ja) | 液晶表示装置及びその駆動制御方法 | |
JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH08304774A (ja) | 画像表示装置 | |
JPH08146919A (ja) | 液晶駆動装置及び液晶駆動方法 | |
JP3623304B2 (ja) | 液晶表示装置 | |
JPH06101830B2 (ja) | 画像表示方式 | |
JP3782668B2 (ja) | 画像表示装置およびその駆動方法 | |
JP2002132220A (ja) | 液晶表示装置の画像表示方法及び液晶表示装置 | |
JP3124059B2 (ja) | 液晶テレビジョンの表示方式 | |
JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
JPH10327374A (ja) | 平面表示装置および表示方法 | |
JP3826930B2 (ja) | 液晶表示装置 | |
JPH08179721A (ja) | 表示装置 | |
JPH09258703A (ja) | 表示装置用駆動回路 | |
JP2776073B2 (ja) | 表示駆動装置および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |