JPH05197356A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH05197356A JPH05197356A JP4007151A JP715192A JPH05197356A JP H05197356 A JPH05197356 A JP H05197356A JP 4007151 A JP4007151 A JP 4007151A JP 715192 A JP715192 A JP 715192A JP H05197356 A JPH05197356 A JP H05197356A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- memory
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】本発明は、映像信号の水平同期信号が変動して
も、駆動電圧のデューティの変化をなくして画質の劣化
を防止できる画像表示装置を提供することを目的とす
る。 【構成】本発明は、映像信号の少なくとも一部をメモリ
29に記憶した後読み出して表示するとともに、映像信
号の帰線期間中にも表示を行なう画像表示装置におい
て、映像信号の水平同期信号に同期し、上記メモリ29
への映像信号の書込みタイミングを制御する同期式タイ
ミング制御回路25と、映像信号の水平同期信号には同
期せず、上記メモリ29からの映像信号の読出しタイミ
ングを制御する非同期式タイミング制御回路23とを具
備して構成する。
も、駆動電圧のデューティの変化をなくして画質の劣化
を防止できる画像表示装置を提供することを目的とす
る。 【構成】本発明は、映像信号の少なくとも一部をメモリ
29に記憶した後読み出して表示するとともに、映像信
号の帰線期間中にも表示を行なう画像表示装置におい
て、映像信号の水平同期信号に同期し、上記メモリ29
への映像信号の書込みタイミングを制御する同期式タイ
ミング制御回路25と、映像信号の水平同期信号には同
期せず、上記メモリ29からの映像信号の読出しタイミ
ングを制御する非同期式タイミング制御回路23とを具
備して構成する。
Description
【0001】
【産業上の利用分野】本発明は映像信号の少なくとも一
部をメモリに記憶させた後読み出して表示する画像表示
装置に関するものである。
部をメモリに記憶させた後読み出して表示する画像表示
装置に関するものである。
【0002】
【従来の技術】図4は従来の単純マトリクス方式液晶表
示装置のブロック図を示す。即ち、VTRの再生信号の
様な映像信号1はクロマ回路2に供給される。クロマ回
路2は映像信号1より複合同期信号CSと色信号R,
G,Bを発生し、複合同期信号CSはPLL回路4に供
給され、色信号R,G,BはA/D変換回路7に供給さ
れる。同期式タイミング制御回路5は比較信号PHを発
生し、PLL回路4に供給する。このPLL回路4は複
合同期信号CSの水平同期信号と比較信号PHとの位相
比較により同期をとり基準クロックOSCを発生し、こ
の基準クロックOSCを同期式タイミング制御回路5に
供給する。この同期式タイミング制御回路5は基準クロ
ックOSCからサンプリングクロック信号φs、読出し
書込み制御信号R/W、信号電極駆動回路制御信号S
1、走査電極駆動回路制御信号S2を発生し、サンプリ
ングクロック信号φsはA/D変換回路7に供給され、
読出し書込み制御信号R/Wはメモリ9に供給され、信
号電極駆動回路制御信号S1は信号電極駆動回路11に
供給され、走査電極駆動回路制御信号S2は走査電極駆
動回路12に供給される。前記A/D変換回路7はサン
プリングクロック信号φsに基づいて色信号R,G,B
を図5に示すようにフィールドf1,f2,f3………
毎にサンプリングしてデジタルデータ8を発生し、メモ
リ9に供給する。メモリ9は読出し書込み制御信号R/
Wに基づいてデジタルデータ8を書込む。メモリ9に記
憶されたデジタルデータは読出し書込み制御信号R/W
に基づいて読出され、信号電極駆動回路11に供給され
る。信号電極駆動回路11および走査電極駆動回路12
はそれぞれ信号電極駆動回路制御信号S1および走査電
極駆動回路制御信号S2に基づいて液晶パネル10を駆
動し、図5に示すようにフィールドf1,f2,f3…
……毎の表示信号で画像を表示する。
示装置のブロック図を示す。即ち、VTRの再生信号の
様な映像信号1はクロマ回路2に供給される。クロマ回
路2は映像信号1より複合同期信号CSと色信号R,
G,Bを発生し、複合同期信号CSはPLL回路4に供
給され、色信号R,G,BはA/D変換回路7に供給さ
れる。同期式タイミング制御回路5は比較信号PHを発
生し、PLL回路4に供給する。このPLL回路4は複
合同期信号CSの水平同期信号と比較信号PHとの位相
比較により同期をとり基準クロックOSCを発生し、こ
の基準クロックOSCを同期式タイミング制御回路5に
供給する。この同期式タイミング制御回路5は基準クロ
ックOSCからサンプリングクロック信号φs、読出し
書込み制御信号R/W、信号電極駆動回路制御信号S
1、走査電極駆動回路制御信号S2を発生し、サンプリ
ングクロック信号φsはA/D変換回路7に供給され、
読出し書込み制御信号R/Wはメモリ9に供給され、信
号電極駆動回路制御信号S1は信号電極駆動回路11に
供給され、走査電極駆動回路制御信号S2は走査電極駆
動回路12に供給される。前記A/D変換回路7はサン
プリングクロック信号φsに基づいて色信号R,G,B
を図5に示すようにフィールドf1,f2,f3………
毎にサンプリングしてデジタルデータ8を発生し、メモ
リ9に供給する。メモリ9は読出し書込み制御信号R/
Wに基づいてデジタルデータ8を書込む。メモリ9に記
憶されたデジタルデータは読出し書込み制御信号R/W
に基づいて読出され、信号電極駆動回路11に供給され
る。信号電極駆動回路11および走査電極駆動回路12
はそれぞれ信号電極駆動回路制御信号S1および走査電
極駆動回路制御信号S2に基づいて液晶パネル10を駆
動し、図5に示すようにフィールドf1,f2,f3…
……毎の表示信号で画像を表示する。
【0003】
【発明が解決しようとする課題】従来の単純マトリクス
方式液晶表示装置のコントラストを向上させる為に近年
液晶パネルを走査するフレーム周波数を120Hz,2
40Hz等にする方式が開発されている。そして、垂直
帰線期間中も液晶パネルを走査する場合が多い。而し
て、同期式タイミング制御回路5はPLL回路4によっ
て複合同期信号CSの水平同期信号と同期をとっている
が、VTRの再生信号等においてはフィールドf1,f
2,f3………毎の表示信号は垂直帰線期間中の複合同
期信号CSの外乱により変動が生じることがある。又、
フィールド毎のヘッド切替え時等で1Hの期間が変動す
ることもある。液晶パネルの120Hz駆動時の走査電
極選択期間は1/2Hであり、走査電極選択期間1/2
Hの中で信号電極駆動回路がパルス幅変調によってデー
タにみあった電圧を印加するが、表示信号の1Hの変動
に伴い、走査電極選択期間1/2Hも変化する為、液晶
にかかる電圧のデューティが変化する為に画面の中で、
輝度が変化する部分が発生するという欠点があった。
方式液晶表示装置のコントラストを向上させる為に近年
液晶パネルを走査するフレーム周波数を120Hz,2
40Hz等にする方式が開発されている。そして、垂直
帰線期間中も液晶パネルを走査する場合が多い。而し
て、同期式タイミング制御回路5はPLL回路4によっ
て複合同期信号CSの水平同期信号と同期をとっている
が、VTRの再生信号等においてはフィールドf1,f
2,f3………毎の表示信号は垂直帰線期間中の複合同
期信号CSの外乱により変動が生じることがある。又、
フィールド毎のヘッド切替え時等で1Hの期間が変動す
ることもある。液晶パネルの120Hz駆動時の走査電
極選択期間は1/2Hであり、走査電極選択期間1/2
Hの中で信号電極駆動回路がパルス幅変調によってデー
タにみあった電圧を印加するが、表示信号の1Hの変動
に伴い、走査電極選択期間1/2Hも変化する為、液晶
にかかる電圧のデューティが変化する為に画面の中で、
輝度が変化する部分が発生するという欠点があった。
【0004】本発明は上記の実情に鑑みてなされたもの
で、映像信号の水平同期信号が変動しても、駆動電圧の
デューティの変化をなくして画質の劣化を防止し得る画
像表示装置を提供することを目的とする。
で、映像信号の水平同期信号が変動しても、駆動電圧の
デューティの変化をなくして画質の劣化を防止し得る画
像表示装置を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は上記課題を解決
するために、映像信号の水平同期信号に同期した同期式
タイミング制御回路により、メモリへの映像信号の書込
みタイミングを制御し、映像信号の水平同期信号には同
期しない非同期式タイミング制御回路により、メモリか
らの映像信号の読出しタイミングを制御するものであ
る。
するために、映像信号の水平同期信号に同期した同期式
タイミング制御回路により、メモリへの映像信号の書込
みタイミングを制御し、映像信号の水平同期信号には同
期しない非同期式タイミング制御回路により、メモリか
らの映像信号の読出しタイミングを制御するものであ
る。
【0006】
【作用】上記手段により、映像信号の水平同期信号には
同期しない非同期式タイミング制御回路により、メモリ
からの映像信号の読出しタイミングを制御することによ
り、映像信号の水平同期信号が変動しても、駆動電圧の
デューティの変化をなくして画質の劣化を防止すること
ができる。
同期しない非同期式タイミング制御回路により、メモリ
からの映像信号の読出しタイミングを制御することによ
り、映像信号の水平同期信号が変動しても、駆動電圧の
デューティの変化をなくして画質の劣化を防止すること
ができる。
【0007】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【0008】図1は本発明の一実施例に係る単純マトリ
クス方式液晶表示装置のブロック図を示す。即ち、VT
Rの再生信号等の映像信号21はクロマ回路22に供給
される。クロマ回路22は映像信号21より複合同期信
号CSと色信号R,G,Bを発生し、複合同期信号CS
はPLL回路24に供給され、色信号R,G,BはA/
D変換回路27に供給される。同期式タイミング制御回
路25は例えば1H(水平走査期間)周期、デュテイ5
0%のクロックパルスよりなる基準信号である比較信号
PHを発生し、PLL回路24に供給する。このPLL
回路24は図3に示すように構成される。即ち、位相比
較用アナログスイッチ41には同期式タイミング制御回
路25より基準信号である比較信号PHが入力されると
共にクロマ回路22より複合同期信号CSが入力端子4
2,インバータ43を介してコントロール信号として入
力される。前記アナログスイッチ41は端子42からイ
ンバータ43を介して入力された複合同期信号CSの水
平同期信号に従って開閉され、クロックパルスPDをロ
ーパスフィルタ44に出力する。このローパスフィルタ
44はアナログスイッチ41から入力されたクロックパ
ルスPDを積分し電圧制御発振器(VCO)45に出力
する。この電圧制御発振器45ではローパスフィルタ4
4から入力された出力電圧レベルによって決定された数
MHz の発振周波数fVCO の基準クロックOSCを発生
し、出力端子46より同期式タイミング制御回路25に
出力する。即ち、PLL回路24は、位相比較用アナロ
グスイッチ41,ローパスフィルタ44、及び電圧制御
発振器(VCO)45より構成される負帰還回路で、基
準信号である比較信号PHとコントロール信号である複
合同期信号CSの水平同期信号とが位相比較により同期
するよう電圧制御発振器45の制御電圧が自動的にコン
トロールされる。前記同期式タイミング制御回路25は
基準クロックOSCからサンプリングクロック信号φ
s、書込み制御信号W、垂直同期信号VSを発生し、サ
ンプリングクロック信号φsはA/D変換回路27に供
給し、書込み制御信号Wはメモリ29に供給し、垂直同
期信号VSは非同期式タイミング制御回路23に供給す
る。前記A/D変換回路27はサンプリングクロック信
号φsに基づいて色信号R,G,Bを図2に示すように
フィールドf1,f2,f3………毎にサンプリングし
てデジタルデータ28を発生し、メモリ29に供給す
る。メモリ29は書込み制御信号Wに基づいてデジタル
データ28を図2に示すようなタイミングで書込む。非
同期式タイミング制御回路23は水晶発振器26によっ
て一定の周期で自走しており、同期式タイミング制御回
路25から供給された垂直同期信号VSによってのみフ
ィールドf1,f2,f3………毎の同期をとり、読出
し制御信号R、信号電極駆動回路制御信号S11、走査
電極駆動回路制御信号S12を発生し、読出し制御信号
Rはメモリ29に供給し、信号電極駆動回路制御信号S
11は信号電極駆動回路31に供給し、走査電極駆動回
路制御信号S12は走査電極駆動回路32に供給する。
メモリ29に記憶されたデジタルデータは読出し制御信
号Rに基づいて図2に示すようなタイミングで読出さ
れ、信号電極駆動回路31に供給される。信号電極駆動
回路31および走査電極駆動回路32はそれぞれ信号電
極駆動回路制御信号S11および走査電極駆動回路制御
信号S12に基づいて液晶パネル30を駆動し、図5に
示すようにフィールドf1,f2,f3………毎の表示
信号で画像を表示する。従って、メモリに記憶された1
フィールド分の映像信号を、1フィールド期間中に2回
読出すことになる。
クス方式液晶表示装置のブロック図を示す。即ち、VT
Rの再生信号等の映像信号21はクロマ回路22に供給
される。クロマ回路22は映像信号21より複合同期信
号CSと色信号R,G,Bを発生し、複合同期信号CS
はPLL回路24に供給され、色信号R,G,BはA/
D変換回路27に供給される。同期式タイミング制御回
路25は例えば1H(水平走査期間)周期、デュテイ5
0%のクロックパルスよりなる基準信号である比較信号
PHを発生し、PLL回路24に供給する。このPLL
回路24は図3に示すように構成される。即ち、位相比
較用アナログスイッチ41には同期式タイミング制御回
路25より基準信号である比較信号PHが入力されると
共にクロマ回路22より複合同期信号CSが入力端子4
2,インバータ43を介してコントロール信号として入
力される。前記アナログスイッチ41は端子42からイ
ンバータ43を介して入力された複合同期信号CSの水
平同期信号に従って開閉され、クロックパルスPDをロ
ーパスフィルタ44に出力する。このローパスフィルタ
44はアナログスイッチ41から入力されたクロックパ
ルスPDを積分し電圧制御発振器(VCO)45に出力
する。この電圧制御発振器45ではローパスフィルタ4
4から入力された出力電圧レベルによって決定された数
MHz の発振周波数fVCO の基準クロックOSCを発生
し、出力端子46より同期式タイミング制御回路25に
出力する。即ち、PLL回路24は、位相比較用アナロ
グスイッチ41,ローパスフィルタ44、及び電圧制御
発振器(VCO)45より構成される負帰還回路で、基
準信号である比較信号PHとコントロール信号である複
合同期信号CSの水平同期信号とが位相比較により同期
するよう電圧制御発振器45の制御電圧が自動的にコン
トロールされる。前記同期式タイミング制御回路25は
基準クロックOSCからサンプリングクロック信号φ
s、書込み制御信号W、垂直同期信号VSを発生し、サ
ンプリングクロック信号φsはA/D変換回路27に供
給し、書込み制御信号Wはメモリ29に供給し、垂直同
期信号VSは非同期式タイミング制御回路23に供給す
る。前記A/D変換回路27はサンプリングクロック信
号φsに基づいて色信号R,G,Bを図2に示すように
フィールドf1,f2,f3………毎にサンプリングし
てデジタルデータ28を発生し、メモリ29に供給す
る。メモリ29は書込み制御信号Wに基づいてデジタル
データ28を図2に示すようなタイミングで書込む。非
同期式タイミング制御回路23は水晶発振器26によっ
て一定の周期で自走しており、同期式タイミング制御回
路25から供給された垂直同期信号VSによってのみフ
ィールドf1,f2,f3………毎の同期をとり、読出
し制御信号R、信号電極駆動回路制御信号S11、走査
電極駆動回路制御信号S12を発生し、読出し制御信号
Rはメモリ29に供給し、信号電極駆動回路制御信号S
11は信号電極駆動回路31に供給し、走査電極駆動回
路制御信号S12は走査電極駆動回路32に供給する。
メモリ29に記憶されたデジタルデータは読出し制御信
号Rに基づいて図2に示すようなタイミングで読出さ
れ、信号電極駆動回路31に供給される。信号電極駆動
回路31および走査電極駆動回路32はそれぞれ信号電
極駆動回路制御信号S11および走査電極駆動回路制御
信号S12に基づいて液晶パネル30を駆動し、図5に
示すようにフィールドf1,f2,f3………毎の表示
信号で画像を表示する。従って、メモリに記憶された1
フィールド分の映像信号を、1フィールド期間中に2回
読出すことになる。
【0009】なお、同期式タイミング制御回路によりメ
モリにデータを書込む際、書込みアドレスを操作するこ
とによって走査線を間引くことができる。従って、クロ
マ回路を変更することによって例えばPAL方式等の他
の方式にも応用することができる。
モリにデータを書込む際、書込みアドレスを操作するこ
とによって走査線を間引くことができる。従って、クロ
マ回路を変更することによって例えばPAL方式等の他
の方式にも応用することができる。
【0010】
【発明の効果】以上述べたように本発明によれば、映像
信号の水平同期信号には同期しない非同期式タイミング
制御回路により、メモリからの映像信号の読出しタイミ
ングを制御することにより、映像信号の水平同期信号が
変動しても、駆動電圧のデューティの変化をなくして画
質の劣化を防止することができる。
信号の水平同期信号には同期しない非同期式タイミング
制御回路により、メモリからの映像信号の読出しタイミ
ングを制御することにより、映像信号の水平同期信号が
変動しても、駆動電圧のデューティの変化をなくして画
質の劣化を防止することができる。
【図1】本発明の一実施例を示す構成説明図である。
【図2】図1の各部の動作タイミングの一例を示すタイ
ミングチャートである。
ミングチャートである。
【図3】図1のPLL回路の一例を示す回路図である。
【図4】従来の画像表示装置を示す構成説明図である。
【図5】図4の各部の動作タイミングを示すタイミング
チャートである。
チャートである。
21…映像信号、22…クロマ回路、23…非同期式タ
イミング制御回路、24…PLL回路、25…同期式タ
イミング制御回路、26…水晶発振器、27…A/D変
換回路、28…デジタルデータ、29…メモリ、30…
液晶パネル、31…信号電極駆動回路、32…走査電極
駆動回路。
イミング制御回路、24…PLL回路、25…同期式タ
イミング制御回路、26…水晶発振器、27…A/D変
換回路、28…デジタルデータ、29…メモリ、30…
液晶パネル、31…信号電極駆動回路、32…走査電極
駆動回路。
Claims (2)
- 【請求項1】 メモリを備え、映像信号の少なくとも一
部を上記メモリに記憶させた後読み出して表示するとと
もに、映像信号の帰線期間中にも表示を行なう画像表示
装置において、 映像信号の水平同期信号に同期し、上記メモリへの映像
信号の書込みタイミングを制御する同期式タイミング制
御回路と、 映像信号の水平同期信号には同期せず、上記メモリから
の映像信号の読出しタイミングを制御する非同期式タイ
ミング制御回路とを具備したことを特徴とする画像表示
装置。 - 【請求項2】 メモリに記憶された1フィールド分の映
像信号を、1フィールド期間中に複数回読出すことを特
徴とする請求項1記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00715192A JP3245918B2 (ja) | 1992-01-20 | 1992-01-20 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00715192A JP3245918B2 (ja) | 1992-01-20 | 1992-01-20 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05197356A true JPH05197356A (ja) | 1993-08-06 |
JP3245918B2 JP3245918B2 (ja) | 2002-01-15 |
Family
ID=11658072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00715192A Expired - Fee Related JP3245918B2 (ja) | 1992-01-20 | 1992-01-20 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3245918B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288256A (ja) * | 1998-02-18 | 1999-10-19 | Samsung Electronics Co Ltd | 表示装置用画像信号処理装置及びこれを用いた表示装置 |
KR100484877B1 (ko) * | 2000-06-29 | 2005-04-22 | 가부시끼가이샤 도시바 | 액정구동용 반도체장치 및 액정표시장치 |
WO2008029546A1 (en) * | 2006-09-05 | 2008-03-13 | Sharp Kabushiki Kaisha | Display controller, display device, display system and method for controlling display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6585676B2 (ja) | 2017-10-05 | 2019-10-02 | ファナック株式会社 | プログラム生成装置およびプログラム生成方法 |
-
1992
- 1992-01-20 JP JP00715192A patent/JP3245918B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288256A (ja) * | 1998-02-18 | 1999-10-19 | Samsung Electronics Co Ltd | 表示装置用画像信号処理装置及びこれを用いた表示装置 |
KR100484877B1 (ko) * | 2000-06-29 | 2005-04-22 | 가부시끼가이샤 도시바 | 액정구동용 반도체장치 및 액정표시장치 |
WO2008029546A1 (en) * | 2006-09-05 | 2008-03-13 | Sharp Kabushiki Kaisha | Display controller, display device, display system and method for controlling display device |
US20090295779A1 (en) * | 2006-09-05 | 2009-12-03 | Toshihiro Yanagi | Device controller, display device, and control method for controlling display system and display device |
US8896590B2 (en) | 2006-09-05 | 2014-11-25 | Sharp Kabushiki Kaisha | Display controller, display device, and control method for controlling display system and display device |
Also Published As
Publication number | Publication date |
---|---|
JP3245918B2 (ja) | 2002-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4816915A (en) | Two-picture television receiver | |
JP3245918B2 (ja) | 画像表示装置 | |
JPH07219485A (ja) | 液晶表示装置 | |
JPH1155569A (ja) | 表示制御回路 | |
JPH09101764A (ja) | マトリクス型映像表示装置の駆動方法 | |
JPH0934400A (ja) | 画像表示装置 | |
JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
JP3186994B2 (ja) | 画像表示装置 | |
JPH04116686A (ja) | 画像表示装置 | |
KR100234738B1 (ko) | 액정 프로젝터의 동기 처리 장치 | |
JP2001296842A (ja) | 信号生成装置 | |
JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
JPH0548668B2 (ja) | ||
JPH0720809A (ja) | ディジタルコンバーゼンス補正装置とそれを用いた画像表示装置 | |
JP3244422B2 (ja) | 走査線変換回路 | |
JP3946795B2 (ja) | 液晶パネル表示装置付きvtr | |
JPH09307840A (ja) | 映像表示システム | |
JP2000163022A (ja) | カラー液晶表示装置 | |
JPH04138496A (ja) | 液晶表示装置 | |
JP2001343952A (ja) | 液晶表示制御装置 | |
JPH08140019A (ja) | 画像表示装置 | |
JPH0431892A (ja) | ビデオ信号表示装置 | |
JPH09107527A (ja) | クロック生成回路 | |
JP2000020009A (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
JPH11261843A (ja) | 表示制御装置及び表示装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |