JPS63116475A - Ｌｅｄアレイ及びその製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファクシミリ、プリンター、密着型イメージセ
ンサ−などの光源として使用さ几るＬＥＤアレイの構造
及びその製造法に関する。ざらに詳しくば、ＺｎＳ　、
　Ｚｎ５ｅ　＋　ＺｎＳｘＳｅ１−ｘ　（０＜ｘ〈１）
などのｍ−■族化合物半導体薄膜を有する青色ＬＥＤア
レイの構造と製造法に関する。

〔従来の技術〕

これででに試作さｎてｂる青色ＬＥＤｉＣいずれもワン
チップ単位の個別素子であっｆｔｏ代表的なものを以下
に挙げる。

１−Ｚｎ５ｅのｐ−ｎ接合ダイオード（例えば、Ｊ、Ａ
Ｐｐｌ、Ｐｈｙｓ、、５７（１９８５）２２１０．参照
）２、ＺｎＳ０Ｍｌ５型ダイオード（例えば、Ｊ、Ａｐ
ｐｌ、Ｐｂｙｓ、、２７（１９７５）６９７．参照）３
−ＧａＮＯＭＩＳ型ダイオード（例えば１日経エレクト
ロニクス、１９８１年５月１１日号８２Ｐ、参照〕 ４、ＳｉＣのｐ　−ｎ接合ダイオード（例えば、Ｊ、　
ＡＩ）Ｐｌ、　Ｐｈｙｓ、　、旦（１９８２）６５’６
２．参照）従来の青色ＬＥＤアレイは、上述のしＥＤチ
ップを適当な基板上に配列でることで作製されていた。

〔発明が解決しようとする問題点〕

前述の従来技術に次の様な問題点を有する。

１、　Ｌ　Ｅ　Ｄチップを作製するために、量産性、再
現性の乏しいＺ　ｎ　Ｓ　ｅ　＋　Ｚ　ｎ　Ｓのバルク
結晶や口径の小さな基板しかないサファイアやＳｉＣを
用いるので、特性の均一なＬＥＤチップを大量に製造す
ることが難しい。従ってアレイ化しｔ際の輝度分布を均
一にすることが極めて難しい。

Ｚ個別のＬＥＤチップを配列でるため、位置出し精度の
向上と高密度実装が難しい。

そこで本発明の目的とするところは、発光輝度分布の少
ないＬＥＤアレイとそ几をモノリシックに作製する製造
法を提供することにある。

〔問題点を解決するための手段〕

本発明に係るＬＥＤアレイに単結晶基板上に形成したｎ
−型低抵抗ｍ−■族化合物半導体薄膜からなる第１の層
と、高抵抗ｘ−４族化合物半導体薄膜の一部分に選択的
に形成しｅｐ−型領域を有する第２の層を含むことを特
徴とし、またＬＥＤアレイの製造法においては、単結晶
基板上にｎ　−型低抵抗ｎ−ｖ族化合物半導体薄膜及び
高抵抗■−■族化合物半導体薄膜を積層する工程、前記
高抵抗Ｉ［−Ｗ族化合物半導体薄膜の一部分ＩＣｐ−型
不純物を添加する工程を含むことを特徴とする。

〔実施例〕

第１図には本発明に係るＬＥＤアレイの構成概略図を示
す。■ばｎ−型導電性を有するＧａＡｓ　。

ＧａＰ＋　Ｓｔ　、　Ｇｅ　、　Ｚｎ５ｅ　、　ＺｎＳ
などの単結晶基板を表わしている。■に、ｎ−型低抵抗
ＩＩ　−ＩＭ族化合物半導体薄膜を表わしており具体的
に汀ＺｎＳ　、　Ｚｎ５ｅ　、　Ｚｎ５ｘＳｅｚ−ｘ　
（０＜　ｚ　＜　１）及びこれらを含む混晶のエピタキ
シャル膜である。

■に高抵抗Ｉ［−Ｍ族化合物半導体薄膜を表わしており
、具体的にＩｔ’ｄ　ＺｎＳ　、　Ｚｎ５ｅ　＋　Ｚｎ
５ｘＳｅｓ−ｘ（０＜ｘ＜１）及びこ几らを含む混晶の
エピタキシャル膜で、少なくとも１０１＃ｃｉ以上の比
抵抗を有している。■は前記高抵抗領域■の一部分に選
択的に形成したｐ−型低抵抗領域を表わしており、この
領域がＬＥＤアレイの一画素に対応する。

■に、ｐ−型領域に形成したオーム性コンタクトである
。電極材料にばＡｕを用いた。電極は、ｐ−型領域に均
−力電界が印加され、かつ発光光の取り出しを妨げない
様な形状と面積を有する様、ＬＥＤアレイの画素の大き
さと用途に応じて決める。■に基板へのオーム性コンタ
クトを表わし、■ｈｐ−型領域■に形成したオーム性コ
ンタクト■とＬＥＤアレイのドライバーとを結ぶ配線で
ある。オーム性コンタクト■と■との間に順方向パイ・
アスを印加することにより、ｐ−型領域■とｎ−型薄膜
■の界面近傍で薄膜材料のバンドギャップに対応し定見
光を得る。この時、配線■を介してドライバーからの信
号を各画素に伝えることによりアレイ上の所望の画素を
点灯嘔せることかできる０ 第１図でに、ＬＥＤプリンターや密着型イメー゛ジセン
サーなどに使用さ汎るライン状光源用ＬＥＤアレイを示
したが、このほか、ｐ−型領域の形状をセグメントとで
ることにより、文字表示用ディスアレイの作製ができ、
これもまた本発明の範ちゅうに含−６ｎるものである。

第２図には本発明に係るＬＥＤアレイの製造法を表わ丁
工程図を示す。以下工程図に従って本発明を詳述する。

ａ）ｎ−型低抵抗ｍ−ｗ族化合物半導体薄膜の形成ｎ−
型導電性を有するＧａＡｓ　、　ＧａＰ、　Ｓｔ　。

Ｇｅ　、Ｚｎ５ｅ　＋　ＺｎＳ７どの単結晶基板■（７
）（１００）面、又１−ｊ（１００）面から２″又は５
°のオフアングルを有する結晶面に厚で５〜５μｍのｎ
−型低抵抗、ＺｎＳ　、　Ｚｎ５ｅ　＋　ＺｎＳｘＳｅ
１−ｘ　（ｎ　＜Ｘ＜　１　）及びこｎらを含む混晶の
エピタキシャル膜■を因長する。ｎ−型ドーパントとし
て、Ａｌ、Ｇａ。

Ｃ１，Ｂｒなどを添加し比抵抗を１４１）−Ｃｆｉ以下
にする。収長刀法としては有機金属気相熱分解法（ＭＯ
ＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）、ホッ
トウォール・エピタキシー法、などを用いる。

ｂ）高抵抗ｍ−ｗ族化合物半導体薄膜の形成ａ）におけ
るｎ−型低抵抗ｍ−ｖ族化合物半導体薄膜の形成に続い
て、ｎ−型不純物のみ供給を中断し、高抵抗薄膜０の形
成を行なう。高抵抗薄膜の厚さは、ｐ−型領域形成時に
ｐ−型不純物を添加する条件との兼ね合いによって決め
、ｐ−型ドーパントを添加する深さと、高抵抗薄膜の厚
さが一致する様調節する。

Ｃ）マスクの形成 Ｓ　１０！　＋　８１３　Ｎ４などの薄膜を高抵抗薄膜
の上に形成でる。フォトリゾグラフィー技術及びエツチ
ングを施して、所望の開口部を設はマスク■とする。開
口部分の高抵抗薄膜がｐ−型領域となるｔめ、本発明に
おいてはフォトリゾグラフィー技術によって任意のパタ
ーンのＬＥＤアレイをモノリシックに作製することが可
能でろる。マスク０の厚サケ、マスクした部分へのｐ−
型ドーパント添加が抑制できる厚さであればよい。

ｄ）ｐ−型不純物の添加 マスク■の開口部からｐ−型不純物０を高抵抗薄膜０へ
添加し、ｐ−型低抵抗領域０を形成する。

ｐ−型不純物として’ｆ’、Ｎ＋　Ｐ＋　Ａｓ　、Ｌｉ
、Ｎａ＋に、Ａｇなどを用い九〇不純物の添加はイオン
注入法、熱拡散法によって行なった。イオン注入法にお
ける加速電圧や、熱拡散法における拡散温度と拡散時間
などの不純物添加条件に不純物添加領域の深さが高抵抗
薄膜の厚さと一致する様に設定し几。イオン注入法によ
る場合は、注入後不純物を活性化する定めに大計３００
〜４００℃において３０〜６０分間のアニールを不活性
雰囲気中で行なつｔ０熱拡散法における拡散温度とイオ
ン注入法でのアニール温度Ｈｎ−型低抵抗薄膜及び高抵
抗薄膜の成長温度よりも低く設定し念。

ｅ）基板へのオーム性コンタクトの形成ｐ−型不純物添
加後、マスクを剥離し、基板の裏面にオーム性コンタク
トＯを形成する。

ｆ）ｐ−型低抵抗領域へのオーム性コンタクトの形成 ｐ−型低抵抗領域に適当な形状のＡｕｔ極を形成し、不
活性雰囲気でアニールを行ない、オーム性コンタクト０
を形成する。続いて個々の画素を点灯させるために必要
な配線を施し、ドライバーと電気的に接続する。オーム
性コンタクト及び配線のパターニングにフォトリゾグラ
フィー技術とエツチングにより容易に実施できる。

本発明におけるＬＥＤアレイ画素間の発光輝度分布け±
２〜３チ程度であり、極めて良好であった０ 上述の説明からも明らかな様に、本発明に係るＬＥＤア
レイの製造法においてに、画素のパターニングをフォト
リゾグラフィー技術とエツチングにより行なうため、任
意形状の画素を所望のサイズと形状のウェハー上に作製
することが可能である。又、個々の画素が高抵抗薄膜内
部に埋め込まれているため、ドライバーと画素間の配線
を高抵抗薄膜上に通常のＩＣプロセスと同様にして作製
することができる。従来、個別チップを配列し、個々の
チップにワイヤボンディングを施してＬＥＤアレイを作
製していたのに比べ、本発明により、°位置出し精度に
優ｎ、たＬＥＤアレイを量意性良く製造可能となること
は明らかである。

〔発明の効果〕

以上述べ念様に、本発明によぉ、げ、ｍ−■族化合物半
導体を構成要、素とするＬＥＤアンイにおいて単結晶基
板上に形成したｎ−型低抵抗ＩＩ−Ｗ族化合物半導体薄
膜からなる第１の層と、高抵抗■−■族化合物半導体薄
膜の一部分に形成したｐ　−型領域を有する第２の層を
含むことを特徴とする。

筐たその製造法において、単結晶基板上にｎ−型低抵抗
π−■族化合物半導体薄膜及び高抵抗ＩＩ　−■族化合
物半導体薄膜を積層する工程、前記高抵抗ｎ−４族化合
物半導体薄膜の一部分にｐ−型不純物を添加する工程を
含むことにより、発光輝度分布の少ないＬＥＤアレイを
七ノリシックに作製できる様になった。本発明がファク
シミリ、グリンター、密着型イメージセンサ−などの光
源用ＬＥＤアレイとして、その性能向上及び低価格化に
寄与するところに大さいものと確信する。

【図面の簡単な説明】

第１図は本発明のＬＥＤアレイの構成概略図。 １−ＧａＡｓ　、ＧａＰ＋　Ｓｔ　、Ｇｅ＋　Ｚｎ５ｅ
、ＺｎＳなどの単結晶基板　２・・・ｎ−型低抵抗１［
−Ｗ族化合物半導体薄膜　３・・・高抵抗Ｉ［−ｗ族化
合物半導体薄膜　４・・・ｐ−型低抵抗領域　５・・・
オーム性コンタクト　６・・・基板へのオーム性コンタ
クト７・・・配線 第２図（ａ）〜（ｆ）に本発明のＬＥＤアレイ製造法を
表わす工程図。 ８−ＧａＡｓ　、ＧａＰ＋　Ｓｔ　＋　Ｇｅ　、Ｚｎ５
ｅ、ＺｎＳなどの単結晶基板　９・・・ｎ−型置抵抗Ｉ
Ｉ−■族化合物半導体薄膜　１０・・・高抵抗ｌｌ−４
族化合物半導体薄膜　１１・・・マスク　１２・・・ｐ
−型不純物１３・・・ｐ−型低抵抗領域　１４．１５・
・・オーム性コンタクト 〒１１１ヨヨヨ平面面年［ン二１ｌ ＝１ ＝コ ヌ２０ ン ／３・Ｐ−引へ狩崗礪 り

Claims (3)

【特許請求の範囲】
1. （１）II−VI族化合物半導体薄膜を構成要素として有す
   るＬＥＤアレイにおいて、単結晶基板上に形成したｎ−
   型低抵抗II−VI族化合物半導体薄膜からなる第１の層と
   、高抵抗II−VI族化合物半導体薄膜の一部分に選択的に
   形成したｐ−型領域を有する第２の層を含むことを特徴
   とするＬＥＤアレイ。
2. （２）II−VI族化合物半導体薄膜を構成要素として有す
   るＬＥＤアレイの製造法において、単結晶基板上にｎ−
   型低抵抗II−VI族化合物半導体薄膜及び高抵抗II−VI族
   化合物半導体薄膜を積層する工程、前記高抵抗II−VI族
   化合物半導体薄膜の一部分にｐ−型不純物を添加する工
   程を含むことを特徴とするＬＥＤアレイの製造法。
3. （３）ｐ−型不純物の添加をイオン注入法、熱拡散法に
   より行なうことを特徴とした特許請求の範囲第２項記載
   のＬＥＤアレイの製造法。