JP3105362B2 - 高密度ｉｃパッケージ及びその製造方法 - Google Patents
高密度ｉｃパッケージ及びその製造方法Info
- Publication number
- JP3105362B2 JP3105362B2 JP26929992A JP26929992A JP3105362B2 JP 3105362 B2 JP3105362 B2 JP 3105362B2 JP 26929992 A JP26929992 A JP 26929992A JP 26929992 A JP26929992 A JP 26929992A JP 3105362 B2 JP3105362 B2 JP 3105362B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- power supply
- pads
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高密度ＩＣパッケージ
及びその製造方法に関するもので、特に多品番少量生産
が要求されるＩＣパッケージに好適に利用され得る。
及びその製造方法に関するもので、特に多品番少量生産
が要求されるＩＣパッケージに好適に利用され得る。
【０００２】
【従来の技術】一般に、高密度ＩＣパッケージは、多層
配線構造をなしており、その製造方法の概略を述べると
次の通りである。まず、アルミナ等のセラミックスを主
成分とする複数枚のグリーンシートの表面に、タングス
テンＷもしくはモリブデンＭｏ等の金属ペーストを所定
パターンにスクリーン印刷して、配線パターンを形成す
る。印刷されたグリーンシートの各配線を層間接続する
導電ビアを打ち抜き加工し、このビアにも金属ペースト
を充填する。また、一部のグリーンシートには、ＩＣ収
納空間となる開口部を打ち抜き加工しておく。但し、こ
の打ち抜き工程と印刷工程は、前後することもある。
配線構造をなしており、その製造方法の概略を述べると
次の通りである。まず、アルミナ等のセラミックスを主
成分とする複数枚のグリーンシートの表面に、タングス
テンＷもしくはモリブデンＭｏ等の金属ペーストを所定
パターンにスクリーン印刷して、配線パターンを形成す
る。印刷されたグリーンシートの各配線を層間接続する
導電ビアを打ち抜き加工し、このビアにも金属ペースト
を充填する。また、一部のグリーンシートには、ＩＣ収
納空間となる開口部を打ち抜き加工しておく。但し、こ
の打ち抜き工程と印刷工程は、前後することもある。
【０００３】尚、最上層となるグリーンシート主表面の
開口部近辺には、内部配線のうち電源配線もしくは接地
配線のいずれかと接続する電源用もしくは接地用パッ
ド、信号配線と接続する信号用パッド及び終端抵抗と接
続する抵抗用パッドをＩＣ上の各パッドと対応する位置
に金属ペーストで印刷しておく。他方、グリーンシート
の表面又は側面には、外部回路と接続するための金属ピ
ンをろう付けするブレーズパッドを金属ペーストで印刷
しておく。そして、これらグリーンシートが積層され、
熱圧着された後、１５００度前後の高温で焼成されて多
層配線基板となる。
開口部近辺には、内部配線のうち電源配線もしくは接地
配線のいずれかと接続する電源用もしくは接地用パッ
ド、信号配線と接続する信号用パッド及び終端抵抗と接
続する抵抗用パッドをＩＣ上の各パッドと対応する位置
に金属ペーストで印刷しておく。他方、グリーンシート
の表面又は側面には、外部回路と接続するための金属ピ
ンをろう付けするブレーズパッドを金属ペーストで印刷
しておく。そして、これらグリーンシートが積層され、
熱圧着された後、１５００度前後の高温で焼成されて多
層配線基板となる。
【０００４】次に、多層配線基板の主表面の周縁部に、
セラミックス又はコバール等からなる封止用枠体を、ブ
レーズパッドに金属ピンを、それぞれ銀ろう付けする。
これにて、ＩＣパッケージとしては、一応完成し、前記
配線パターンは、電源配線、接地配線または信号配線と
なり、開口部底面は、ＩＣを搭載するダイアタッチ部と
なる。
セラミックス又はコバール等からなる封止用枠体を、ブ
レーズパッドに金属ピンを、それぞれ銀ろう付けする。
これにて、ＩＣパッケージとしては、一応完成し、前記
配線パターンは、電源配線、接地配線または信号配線と
なり、開口部底面は、ＩＣを搭載するダイアタッチ部と
なる。
【０００５】そして、ダイアタッチ部にＩＣが搭載され
た後、前記電源用パッド、接地用パッド及び信号用パッ
ドと、これらの各々に対応するＩＣ上のパッドとをワイ
ヤーボンディングし、信号を５０Ω等で終端させること
が必要な配線にあっては、更にその信号用パッドと抵抗
用パッドとをワイヤーボンディングする。最後にセラミ
ックス又はコバールからなる、キャップを封止用枠体に
シーム溶接もしくは低融点ガラス接着することにより、
ＩＣが、パッケージ内に気密封止される。
た後、前記電源用パッド、接地用パッド及び信号用パッ
ドと、これらの各々に対応するＩＣ上のパッドとをワイ
ヤーボンディングし、信号を５０Ω等で終端させること
が必要な配線にあっては、更にその信号用パッドと抵抗
用パッドとをワイヤーボンディングする。最後にセラミ
ックス又はコバールからなる、キャップを封止用枠体に
シーム溶接もしくは低融点ガラス接着することにより、
ＩＣが、パッケージ内に気密封止される。
【０００６】
【発明が解決しようとする課題】上記のように、電源用
パッド、接地用パッド及び信号用パッド形成位置を、こ
れらの各々に対応するＩＣ上のパッドに対向する位置と
していては、品番が変わるごとに印刷用のスクリーンマ
スクを変えなければならず、多種少量生産品や、試験品
にとっては、著しいコスト高となる。
パッド、接地用パッド及び信号用パッド形成位置を、こ
れらの各々に対応するＩＣ上のパッドに対向する位置と
していては、品番が変わるごとに印刷用のスクリーンマ
スクを変えなければならず、多種少量生産品や、試験品
にとっては、著しいコスト高となる。
【０００７】また、近時、配線の高密度化及び装置の小
型化が進み、特に配線が集束するパッド部においては、
配線の微細化要請を、印刷等の厚膜形成方法で達成する
ことが困難となってきた。
型化が進み、特に配線が集束するパッド部においては、
配線の微細化要請を、印刷等の厚膜形成方法で達成する
ことが困難となってきた。
【０００８】本発明は、このような状況においてなされ
たもので、その目的は、第一に品番の如何にかかわら
ず、パッド形成工程及びそのための装置を統一して生産
コストを下げること、第二にパッド部の微細化要請に応
じることにある。
たもので、その目的は、第一に品番の如何にかかわら
ず、パッド形成工程及びそのための装置を統一して生産
コストを下げること、第二にパッド部の微細化要請に応
じることにある。
【０００９】
【課題を解決するための手段】その第一の手段は、内部
に少なくとも電源配線もしくは接地配線、及び信号配線
が形成され、ＩＣを搭載するダイアタッチ部と終端抵抗
を備えているものにおいて、電源配線もしくは接地配線
のいずれかと接続する電源用もしくは接地用パッド、信
号配線と接続する信号用パッド及び終端抵抗と接続する
抵抗用パッドが、前記ダイアタッチ部の周囲に３列横隊
で配置されていることを特徴とする高密度ＩＣパッケー
ジにある。
に少なくとも電源配線もしくは接地配線、及び信号配線
が形成され、ＩＣを搭載するダイアタッチ部と終端抵抗
を備えているものにおいて、電源配線もしくは接地配線
のいずれかと接続する電源用もしくは接地用パッド、信
号配線と接続する信号用パッド及び終端抵抗と接続する
抵抗用パッドが、前記ダイアタッチ部の周囲に３列横隊
で配置されていることを特徴とする高密度ＩＣパッケー
ジにある。
【００１０】この第一の手段において、望ましいのは、
電源用もしくは接地用パッド、信号用パッド及び抵抗用
パッドが、同一面内に配置されているものである。
電源用もしくは接地用パッド、信号用パッド及び抵抗用
パッドが、同一面内に配置されているものである。
【００１１】第二の手段は、次の各工程を備えているこ
とを特徴とする高密度ＩＣパッケージの製造方法（Ａ）
内部に少なくとも電源配線もしくは接地配線、及び信号
配線が形成され、表面にＩＣを搭載するダイアタッチ部
を有する厚膜多層配線基板を製造する工程、（Ｂ）この
厚膜多層配線基板の表面のダイアタッチ部周囲に、電源
配線もしくは接地配線のいずれかと接続する終端抵抗と
なる金属膜を薄膜法にて形成する工程、（Ｃ）該金属膜
上に、電源配線もしくは接地配線のいずれかと接続する
電源用もしくは接地用パッド、信号配線と接続する信号
用パッド及び終端抵抗と接続する抵抗用パッドを薄膜法
にて形成する工程、（Ｄ）前記各パッドを形成した後に
前記厚膜多層配線基板の表面に封止用枠体を接合する工
程、にある。
とを特徴とする高密度ＩＣパッケージの製造方法（Ａ）
内部に少なくとも電源配線もしくは接地配線、及び信号
配線が形成され、表面にＩＣを搭載するダイアタッチ部
を有する厚膜多層配線基板を製造する工程、（Ｂ）この
厚膜多層配線基板の表面のダイアタッチ部周囲に、電源
配線もしくは接地配線のいずれかと接続する終端抵抗と
なる金属膜を薄膜法にて形成する工程、（Ｃ）該金属膜
上に、電源配線もしくは接地配線のいずれかと接続する
電源用もしくは接地用パッド、信号配線と接続する信号
用パッド及び終端抵抗と接続する抵抗用パッドを薄膜法
にて形成する工程、（Ｄ）前記各パッドを形成した後に
前記厚膜多層配線基板の表面に封止用枠体を接合する工
程、にある。
【００１２】ここで、電源用もしくは接地用パッド、信
号用パッド及び抵抗用パッドの配列順序は、特に限定さ
れず、要するにダイアタッチ部の周囲に３列横隊で多数
配置しておれば良い。但し、ＩＣ上のパッドの配列方向
に平行な方向には、同じ種類のパッドを配列しておくの
が望ましい。例えば、最前列をすべて電源用もしくは接
地用パッド、中間の列をすべて信号用パッド、最後列を
すべて抵抗用パッドにするような配列である。また、信
号用パッドと抵抗用パッドとは、隣接させておくのが望
ましい。
号用パッド及び抵抗用パッドの配列順序は、特に限定さ
れず、要するにダイアタッチ部の周囲に３列横隊で多数
配置しておれば良い。但し、ＩＣ上のパッドの配列方向
に平行な方向には、同じ種類のパッドを配列しておくの
が望ましい。例えば、最前列をすべて電源用もしくは接
地用パッド、中間の列をすべて信号用パッド、最後列を
すべて抵抗用パッドにするような配列である。また、信
号用パッドと抵抗用パッドとは、隣接させておくのが望
ましい。
【００１３】
【作用】第一の手段において、搭載するＩＣ上のパッド
の種類及び配列如何にかかわらず、電源用もしくは接地
用パッド、信号用パッド及び抵抗用パッドが、ダイアタ
ッチ部の周囲に３列横隊で配置されていることから、こ
れらパッドを厚膜で形成する場合には、ＩＣパッケージ
の品番如何にかかわらず、同じスクリーンマスクを適用
することができるし、パッドを薄膜で形成する場合に
も、ＩＣパッケージの品番如何にかかわらず、同じフォ
トマスクを適用することができる。
の種類及び配列如何にかかわらず、電源用もしくは接地
用パッド、信号用パッド及び抵抗用パッドが、ダイアタ
ッチ部の周囲に３列横隊で配置されていることから、こ
れらパッドを厚膜で形成する場合には、ＩＣパッケージ
の品番如何にかかわらず、同じスクリーンマスクを適用
することができるし、パッドを薄膜で形成する場合に
も、ＩＣパッケージの品番如何にかかわらず、同じフォ
トマスクを適用することができる。
【００１４】そして、ＩＣ搭載後に、ＩＣ上のパッドの
種類及び配列に応じて、対向するパッケージ側のパッド
のいずれか一つを選択してワイヤーボンディングすれば
良い。すなわち、ＩＣ上のパッドが電源用パッドであれ
ば、パッケージ側のパッドとしても対向する３つのパッ
ドのうちから電源用パッドを選択し、ＩＣ上のパッドが
信号用パッドであれば、パッケージ側のパッドとしても
対向する３つのパッドのうちから信号用パッドを選択
し、ワイヤーボンディングするのである。この場合、Ｉ
Ｃ上のパッドの配列方向に平行な方向には、同じ種類の
パッドを配列しておけば、ワイヤーボンディングの選択
が容易となる。
種類及び配列に応じて、対向するパッケージ側のパッド
のいずれか一つを選択してワイヤーボンディングすれば
良い。すなわち、ＩＣ上のパッドが電源用パッドであれ
ば、パッケージ側のパッドとしても対向する３つのパッ
ドのうちから電源用パッドを選択し、ＩＣ上のパッドが
信号用パッドであれば、パッケージ側のパッドとしても
対向する３つのパッドのうちから信号用パッドを選択
し、ワイヤーボンディングするのである。この場合、Ｉ
Ｃ上のパッドの配列方向に平行な方向には、同じ種類の
パッドを配列しておけば、ワイヤーボンディングの選択
が容易となる。
【００１５】更に信号を５０Ω等で終端させる必要があ
る場合には、信号用パッドと抵抗用パッドとをワイヤー
ボンディングする。従って、前記のように、信号用パッ
ドと抵抗用パッドとが隣接しておれば、ボンディングワ
イヤーが他のボンディングワイヤーと交差して短絡する
おそれがないので、望ましい。
る場合には、信号用パッドと抵抗用パッドとをワイヤー
ボンディングする。従って、前記のように、信号用パッ
ドと抵抗用パッドとが隣接しておれば、ボンディングワ
イヤーが他のボンディングワイヤーと交差して短絡する
おそれがないので、望ましい。
【００１６】また、電源用もしくは接地用パッド、信号
用パッド及び抵抗用パッドが、同一平面内に形成されて
いれば、これらパッドを薄膜で形成するにしても厚膜で
形成するにしても、一枚のフォトマスクもしくはスクリ
ーンマスクで足りるので、パッド形成工程を短縮するこ
とができる。
用パッド及び抵抗用パッドが、同一平面内に形成されて
いれば、これらパッドを薄膜で形成するにしても厚膜で
形成するにしても、一枚のフォトマスクもしくはスクリ
ーンマスクで足りるので、パッド形成工程を短縮するこ
とができる。
【００１７】第二の手段において、終端抵抗及び各種パ
ッドを薄膜法で形成するので、パッド部分の微細配線化
を達成することができる。しかも終端抵抗及び各種パッ
ドを封止用枠体の接合前に薄膜法で形成するので、封止
用枠体の存在に起因する基板表面の段差が生じない。従
って、終端抵抗及び各種パッドを薄膜法で形成するにあ
たって、まず感光性乳剤の塗布厚が均一となる。また、
段差がないから、塗布された感光性乳剤にフォトマスク
を通じて露光する場合に、フォトマスクと感光性乳剤の
露光面とが離隔することもなく、光回折等による露光面
積の誤差を無くすることができる。
ッドを薄膜法で形成するので、パッド部分の微細配線化
を達成することができる。しかも終端抵抗及び各種パッ
ドを封止用枠体の接合前に薄膜法で形成するので、封止
用枠体の存在に起因する基板表面の段差が生じない。従
って、終端抵抗及び各種パッドを薄膜法で形成するにあ
たって、まず感光性乳剤の塗布厚が均一となる。また、
段差がないから、塗布された感光性乳剤にフォトマスク
を通じて露光する場合に、フォトマスクと感光性乳剤の
露光面とが離隔することもなく、光回折等による露光面
積の誤差を無くすることができる。
【００１８】
【実施例】本願発明の一実施例にかかわる高密度ＩＣパ
ッケージを図面に基づいて説明する。図１は、高密度Ｉ
Ｃパッケージの平面図、図２は、図１のＡ部拡大図、図
３は、高密度ＩＣパッケージの要部縦断面図である。
ッケージを図面に基づいて説明する。図１は、高密度Ｉ
Ｃパッケージの平面図、図２は、図１のＡ部拡大図、図
３は、高密度ＩＣパッケージの要部縦断面図である。
【００１９】高密度ＩＣパッケージ１は、図３に示すよ
うに、厚膜多層配線基板２と、この厚膜多層配線基板２
の主表面に形成された薄膜配線層３と、更にその上面の
周縁部に接合されたコバール等からなる封止用枠体４
と、厚膜多層配線基板２の裏面に接合された多数のコバ
ール等からなるＩ／Ｏピン５とで構成されている。
うに、厚膜多層配線基板２と、この厚膜多層配線基板２
の主表面に形成された薄膜配線層３と、更にその上面の
周縁部に接合されたコバール等からなる封止用枠体４
と、厚膜多層配線基板２の裏面に接合された多数のコバ
ール等からなるＩ／Ｏピン５とで構成されている。
【００２０】厚膜多層配線基板２は、アルミナ等を主成
分とするセラミックスからなる複数枚の絶縁層、絶縁層
の主表面に形成された各種配線パターン（図示省略）、
最下層の絶縁層の裏面にＩ／Ｏピン５をろう付け接合す
るために形成されたブレーズパッド（図示省略）及び各
ブレーズパッド間を絶縁するべくブレーズパッドを覆う
ように形成された絶縁膜２５を備えている。
分とするセラミックスからなる複数枚の絶縁層、絶縁層
の主表面に形成された各種配線パターン（図示省略）、
最下層の絶縁層の裏面にＩ／Ｏピン５をろう付け接合す
るために形成されたブレーズパッド（図示省略）及び各
ブレーズパッド間を絶縁するべくブレーズパッドを覆う
ように形成された絶縁膜２５を備えている。
【００２１】本例における厚膜多層配線基板２の絶縁層
と配線パターンの組み合わせは、Ｉ／Ｏピンを接合する
最下層の絶縁層２１と、その裏面のブレーズパッドを除
く部分に形成された接地配線パターンと、絶縁層２１の
うえに形成された信号配線パターンと、第２の絶縁層２
２と、そのうえに形成された接地配線パターンと、第３
の絶縁層２３と、そのうえに形成された信号配線パター
ンと、第４の絶縁層２４との４層構造となっている。そ
して、各絶縁層には、層間の導通を図るために適宜導電
ビア（図示省略）が設けられている。
と配線パターンの組み合わせは、Ｉ／Ｏピンを接合する
最下層の絶縁層２１と、その裏面のブレーズパッドを除
く部分に形成された接地配線パターンと、絶縁層２１の
うえに形成された信号配線パターンと、第２の絶縁層２
２と、そのうえに形成された接地配線パターンと、第３
の絶縁層２３と、そのうえに形成された信号配線パター
ンと、第４の絶縁層２４との４層構造となっている。そ
して、各絶縁層には、層間の導通を図るために適宜導電
ビア（図示省略）が設けられている。
【００２２】薄膜配線層３は、厚膜多層配線基板２の第
４の絶縁層の表面に形成された抵抗体パターン３１（金
属膜）と、抵抗体パターン３１のうえに形成された各種
電極パターン３２（金属膜）とを備えている。抵抗体パ
ターン３１の材質は、窒化タンタルＴａ2Ｎ、電極パタ
ーン３２の材質は、パラジウムＰｄであり、金鍍金が施
されている。
４の絶縁層の表面に形成された抵抗体パターン３１（金
属膜）と、抵抗体パターン３１のうえに形成された各種
電極パターン３２（金属膜）とを備えている。抵抗体パ
ターン３１の材質は、窒化タンタルＴａ2Ｎ、電極パタ
ーン３２の材質は、パラジウムＰｄであり、金鍍金が施
されている。
【００２３】そして、図２に示すように、電極パターン
３２は、ダイアタッチ部２６に最も近い内周側に並んだ
多数の電源用もしくは接地用パッド３２ａ・・・３２ａ
と、その外側に並んだ多数の信号用パッド３２ｂ・・・
３２ｂと、更に外側に並んだ多数の抵抗用パッド３２ｃ
・・・３２ｃと、これら３列横隊で配列したパッド群を
包囲する電源配線３２ｄとに絶縁間隔を保って区分され
ている。抵抗体パターン３１は、これらパッド群及び電
源配線の下に存在し、抵抗用パッド３２ｃ・・・３２ｃ
と電源配線３２ｄとの間で露出している部分が５０Ωの
終端抵抗３１ａ・・・３１ａとなる。電極パターン３２
の最外周は、封止用枠体４を接合するメタライズ部３２
ｅである。次に本実施例にかかわる高密度ＩＣパッケー
ジの製造方法を説明する。
３２は、ダイアタッチ部２６に最も近い内周側に並んだ
多数の電源用もしくは接地用パッド３２ａ・・・３２ａ
と、その外側に並んだ多数の信号用パッド３２ｂ・・・
３２ｂと、更に外側に並んだ多数の抵抗用パッド３２ｃ
・・・３２ｃと、これら３列横隊で配列したパッド群を
包囲する電源配線３２ｄとに絶縁間隔を保って区分され
ている。抵抗体パターン３１は、これらパッド群及び電
源配線の下に存在し、抵抗用パッド３２ｃ・・・３２ｃ
と電源配線３２ｄとの間で露出している部分が５０Ωの
終端抵抗３１ａ・・・３１ａとなる。電極パターン３２
の最外周は、封止用枠体４を接合するメタライズ部３２
ｅである。次に本実施例にかかわる高密度ＩＣパッケー
ジの製造方法を説明する。
【００２４】まず、アルミナ等のセラミックスを主成分
とする４枚のグリーンシートの表面に、タングステンＷ
もしくはモリブデンＭｏ等の金属ペーストを所定パター
ンにスクリーン印刷して、各種配線パターン及びブレー
ズパッドを形成する。印刷されたグリーンシートの各配
線等を層間接続する導電ビアを打ち抜き加工し、このビ
アにも金属ペーストを充填する。尚、最下層のグリーン
シートの裏面には、ブレーズパッドとなる部分を除く他
の部分にアルミナペーストを塗布する。そして、これら
グリーンシートが積層され、熱圧着された後、１５００
℃前後の高温で焼成されて厚膜多層配線基板２となる。
厚膜多層配線基板２の最上面を研磨し、ブレーズパッド
にＩ／Ｏピンを銀ろう付けした後、Ｉ／ＯピンをＮｉ鍍
金する。
とする４枚のグリーンシートの表面に、タングステンＷ
もしくはモリブデンＭｏ等の金属ペーストを所定パター
ンにスクリーン印刷して、各種配線パターン及びブレー
ズパッドを形成する。印刷されたグリーンシートの各配
線等を層間接続する導電ビアを打ち抜き加工し、このビ
アにも金属ペーストを充填する。尚、最下層のグリーン
シートの裏面には、ブレーズパッドとなる部分を除く他
の部分にアルミナペーストを塗布する。そして、これら
グリーンシートが積層され、熱圧着された後、１５００
℃前後の高温で焼成されて厚膜多層配線基板２となる。
厚膜多層配線基板２の最上面を研磨し、ブレーズパッド
にＩ／Ｏピンを銀ろう付けした後、Ｉ／ＯピンをＮｉ鍍
金する。
【００２５】次に、厚膜多層配線基板２の研磨された最
上面に窒化タンタルをスパッタリングし、更にパラジウ
ムをスパッタリングする。そして、スパッタリングした
部分に感光性乳剤を塗布し、所定のパターンを有するフ
ォトマスクを通じて露光する。その後、電極パターン３
２の各々のパッド３２ａ，３２ｂ，３２ｃ，３２ｄ，３
２ｅに対応する部分の感光性乳剤を現像により除去す
る。そして、その感光性乳剤が除去された部分に金鍍金
を施す。続いて、残った感光性乳剤を除去し、不要部の
パラジウムをエッチング液にて除去する。再び、感光性
乳剤を塗布し、抵抗体３１ａのパターンを露光し、パタ
ーンが形成されていない部分の感光性乳剤を現像液で除
去し、更にその部分の窒化タンタル膜をエッチング液で
除去し、続いて残った感光性乳剤を除去することによっ
て、薄膜配線層３となる。
上面に窒化タンタルをスパッタリングし、更にパラジウ
ムをスパッタリングする。そして、スパッタリングした
部分に感光性乳剤を塗布し、所定のパターンを有するフ
ォトマスクを通じて露光する。その後、電極パターン３
２の各々のパッド３２ａ，３２ｂ，３２ｃ，３２ｄ，３
２ｅに対応する部分の感光性乳剤を現像により除去す
る。そして、その感光性乳剤が除去された部分に金鍍金
を施す。続いて、残った感光性乳剤を除去し、不要部の
パラジウムをエッチング液にて除去する。再び、感光性
乳剤を塗布し、抵抗体３１ａのパターンを露光し、パタ
ーンが形成されていない部分の感光性乳剤を現像液で除
去し、更にその部分の窒化タンタル膜をエッチング液で
除去し、続いて残った感光性乳剤を除去することによっ
て、薄膜配線層３となる。
【００２６】最後に、薄膜配線層３の周縁部のメタライ
ズ部３２ｅに、セラミックス又はコバール等からなる封
止用枠体４を金−錫共晶ろう材にて接合する。これに
て、高密度ＩＣパッケージとしては、一応完成する。
ズ部３２ｅに、セラミックス又はコバール等からなる封
止用枠体４を金−錫共晶ろう材にて接合する。これに
て、高密度ＩＣパッケージとしては、一応完成する。
【００２７】そして、ダイアタッチ部にＩＣが搭載され
た後、ＩＣ上のパッドと、これらの各々に対応して３列
横隊で配列したパッド群のうち、前記電源用もしくは接
地用パッド３２ａ及び信号用パッド３２ｂのいずれかと
をワイヤーボンディングし、信号を５０Ω等で終端させ
ることが必要な配線にあっては、更にその信号用パッド
３２ｂと抵抗用パッド３２ｃとをワイヤーボンディング
する。
た後、ＩＣ上のパッドと、これらの各々に対応して３列
横隊で配列したパッド群のうち、前記電源用もしくは接
地用パッド３２ａ及び信号用パッド３２ｂのいずれかと
をワイヤーボンディングし、信号を５０Ω等で終端させ
ることが必要な配線にあっては、更にその信号用パッド
３２ｂと抵抗用パッド３２ｃとをワイヤーボンディング
する。
【００２８】本実施例では、ＩＣ上のパッドの配列方向
に平行な方向に、同じ種類のパッドが配列されている。
すなわち、最内周のパッドは、すべて電源用もしくは接
地用パッド３２ａであり、中間のパッドは、すべて信号
用パッド３２ｂであり、最外周のパッドは、すべて抵抗
用パッド３２ｃとなっている。従って、ワイヤーボンデ
ィングの選択が容易である。また、信号用パッド３２ｂ
と抵抗用パッド３２ｃとが隣接しているので、ボンディ
ングワイヤーが他のボンディングワイヤーと交差して短
絡するおそれがない。
に平行な方向に、同じ種類のパッドが配列されている。
すなわち、最内周のパッドは、すべて電源用もしくは接
地用パッド３２ａであり、中間のパッドは、すべて信号
用パッド３２ｂであり、最外周のパッドは、すべて抵抗
用パッド３２ｃとなっている。従って、ワイヤーボンデ
ィングの選択が容易である。また、信号用パッド３２ｂ
と抵抗用パッド３２ｃとが隣接しているので、ボンディ
ングワイヤーが他のボンディングワイヤーと交差して短
絡するおそれがない。
【００２９】
【発明の効果】ＩＣパッケージの品番如何にかかわら
ず、同じスクリーンマスクまたは同じフォトマスクを適
用することができるので、パッド形成工程及びそのため
の装置を統一して生産コストを下げることができる。ま
た、終端抵抗及び各種パッドを薄膜法で形成するので、
パッド部分の微細配線化を達成することができる。
ず、同じスクリーンマスクまたは同じフォトマスクを適
用することができるので、パッド形成工程及びそのため
の装置を統一して生産コストを下げることができる。ま
た、終端抵抗及び各種パッドを薄膜法で形成するので、
パッド部分の微細配線化を達成することができる。
【図１】実施例の高密度ＩＣパッケージの平面図であ
る。
る。
【図２】図１のＡ部拡大図である。
【図３】実施例の高密度ＩＣパッケージの要部縦断面図
である。
である。
１ 高密度ＩＣパッケージ ２ 厚膜多層配線基板 ３１ａ 終端抵抗 ３２ａ 電源用もしくは接地用パッド ３２ｂ 信号用パッド ３２ｃ 抵抗用パッド ４ 封止用枠体
フロントページの続き (72)発明者 岸本 亨 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 佐々木 伸一 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭63−187651（ＪＰ，Ａ) 特開 平１−214051（ＪＰ，Ａ) 特開 平２−1148（ＪＰ，Ａ) 特開 昭63−147355（ＪＰ，Ａ) 特開 平１−119047（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60
Claims (3)
- 【請求項１】 内部に少なくとも電源配線もしくは接地
配線、及び信号配線が形成され、ＩＣを搭載するダイア
タッチ部と終端抵抗を備えているものにおいて、電源配
線もしくは接地配線のいずれかと接続する電源用もしく
は接地用パッド、信号配線と接続する信号用パッド及び
終端抵抗と接続する抵抗用パッドが、前記ダイアタッチ
部の周囲に３列横隊で配置されていることを特徴とする
高密度ＩＣパッケージ。 - 【請求項２】 電源用もしくは接地用パッド、信号用パ
ッド及び抵抗用パッドが、同一面内に配置されている請
求項１の高密度ＩＣパッケージ。 - 【請求項３】 次の各工程を備えていることを特徴とす
る高密度ＩＣパッケージの製造方法。 （Ａ）内部に少なくとも電源配線もしくは接地配線、及
び信号配線が形成され、表面にＩＣを搭載するダイアタ
ッチ部を有する厚膜多層配線基板を製造する工程。 （Ｂ）この厚膜多層配線基板の表面のダイアタッチ部周
囲に、電源配線もしくは接地配線のいずれかと接続する
終端抵抗となる金属膜を薄膜法にて形成する工程。 （Ｃ）該金属膜上に、電源配線もしくは接地配線のいず
れかと接続する電源用もしくは接地用パッド、信号配線
と接続する信号用パッド及び終端抵抗と接続する抵抗用
パッドを薄膜法にて形成する工程。 （Ｄ）前記各パッドを形成した後に前記厚膜多層配線基
板の表面に封止用枠体を接合する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26929992A JP3105362B2 (ja) | 1992-09-12 | 1992-09-12 | 高密度ｉｃパッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26929992A JP3105362B2 (ja) | 1992-09-12 | 1992-09-12 | 高密度ｉｃパッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697308A JPH0697308A (ja) | 1994-04-08 |
| JP3105362B2 true JP3105362B2 (ja) | 2000-10-30 |
Family
ID=17470416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26929992A Expired - Fee Related JP3105362B2 (ja) | 1992-09-12 | 1992-09-12 | 高密度ｉｃパッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105362B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400826B1 (ko) * | 1999-08-24 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
-
1992
- 1992-09-12 JP JP26929992A patent/JP3105362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697308A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| US5420758A (en) | Integrated circuit package using a multi-layer PCB in a plastic package | |
| JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
| JP2003282787A (ja) | チップパッケージ及びその製造方法 | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| EP0725981B1 (en) | Component stacking in multi-chip semiconductor packages | |
| TW200845350A (en) | Dual or multiple row package | |
| JPH05102382A (ja) | Ｉ／ｏピンの修理構造および修理方法 | |
| US6077728A (en) | Method of producing a ceramic package main body | |
| JP2000232180A (ja) | 配線基板および半導体装置 | |
| JP3105362B2 (ja) | 高密度ｉｃパッケージ及びその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP2001185638A (ja) | セラミック積層構造の配線基板 | |
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
| JP3337368B2 (ja) | 中継基板 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
| JPS6322615B2 (ja) | ||
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JP3308448B2 (ja) | 終端抵抗アレー及びこれを備えた基板 | |
| JPH0240937A (ja) | 半導体パッケージ | |
| JP3313233B2 (ja) | 半導体装置 | |
| JPH10189810A (ja) | 配線基板とその製造方法 | |
| JPH0223031B2 (ja) | ||
| JPH0365034B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |