JPS6299870A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6299870A JPS6299870A JP60239032A JP23903285A JPS6299870A JP S6299870 A JPS6299870 A JP S6299870A JP 60239032 A JP60239032 A JP 60239032A JP 23903285 A JP23903285 A JP 23903285A JP S6299870 A JPS6299870 A JP S6299870A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- memory
- image data
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Image Generation (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、画像処理装置、特に画像データを処理する際
に生じる輪郭線画像に対しその中うめ画像を迅速に得る
ことができる画像処理装置に関するものである。
に生じる輪郭線画像に対しその中うめ画像を迅速に得る
ことができる画像処理装置に関するものである。
［発明の技術的青票］
輪郭線画像に対しその中うめ画像を得るための従来の画
像処理装置の一例を第５図を参照して説明する。
像処理装置の一例を第５図を参照して説明する。
同図に示す装置において、画像処理装置本体１に入力さ
れる映像信号は、Ａ／Ｄコンバータ２によりデジタル信
号としての画像データに変換された後この画像データは
イメージメモリ３に一旦記憶される。そして、この画像
データは演算回路４により適宜画像処理された後、画像
強調回路５でコントラスト強調処理が行なわれさらに表
示データ付加回路６により必要なＲＯＩ（関心領＋ｉ’
！＞やキセラクタが付与されて、Ｄ／Ａコンバータ７に
送られここでアナログ信号に変換される。このアナログ
信号は、画像処理装置本体１の外部に備えたＴＶモニタ
１５に送出され画像表示に供される。
れる映像信号は、Ａ／Ｄコンバータ２によりデジタル信
号としての画像データに変換された後この画像データは
イメージメモリ３に一旦記憶される。そして、この画像
データは演算回路４により適宜画像処理された後、画像
強調回路５でコントラスト強調処理が行なわれさらに表
示データ付加回路６により必要なＲＯＩ（関心領＋ｉ’
！＞やキセラクタが付与されて、Ｄ／Ａコンバータ７に
送られここでアナログ信号に変換される。このアナログ
信号は、画像処理装置本体１の外部に備えたＴＶモニタ
１５に送出され画像表示に供される。
前記画像処理装置本体１は上述した構成に加え、データ
バス、アドレスバス、制御バス等からなるバス３０を備
え、このバス３０にはＣＰＵ１１゜メモリ１２．コンソ
ールインターフェース１３゜フロッピディスクコントロ
ーラ１４等が接続されている。
バス、アドレスバス、制御バス等からなるバス３０を備
え、このバス３０にはＣＰＵ１１゜メモリ１２．コンソ
ールインターフェース１３゜フロッピディスクコントロ
ーラ１４等が接続されている。
さらに、バス３０と前記演算回路４の出力側との間には
バッファメモリ８が、バス３０と表示データ付加回路６
との間にはプレーンメモリ９及びキＶラクタメモリ１０
がそれぞれ接続されている。
バッファメモリ８が、バス３０と表示データ付加回路６
との間にはプレーンメモリ９及びキＶラクタメモリ１０
がそれぞれ接続されている。
［背景技術の問題点］
上述した従来の画像処理装置により第４図（ａ）に示す
輪郭線画像データＧの中うめ画像を得ようと覆る場合に
は、特（こ中うめのための手段を有しないためソフト的
な手法を用いなければならず、このため中うめ画像を得
るまでに多大な時間を要するという問題があった。
輪郭線画像データＧの中うめ画像を得ようと覆る場合に
は、特（こ中うめのための手段を有しないためソフト的
な手法を用いなければならず、このため中うめ画像を得
るまでに多大な時間を要するという問題があった。
［発明の目的］
本発明は上記事情に毘みてなされたものであり、輪郭線
画像から中うめ画像８得るのに要する時間をその中うめ
画像の精度を落すことなく大幅に短縮できる画像ｆｆ１
ｌ！ｌ装置を提供することを目的とするものである。
画像から中うめ画像８得るのに要する時間をその中うめ
画像の精度を落すことなく大幅に短縮できる画像ｆｆ１
ｌ！ｌ装置を提供することを目的とするものである。
［発明の概要］
上記目的を達成するための本発明の概要は、映像信号を
デジタル信号である画像データに変換してイメージメモ
リに記憶し、この画像データにさらに所定の処理を施し
て表示手段に送ることにより、前記映像信号に対応する
画像を得るようにした画像処理装置において、中うめモ
ード用のアドレス信号を発生するメモリアドレス発生回
路と、前記画像データに相当する輪郭線画像データ及び
この輪郭線画像データ全領域の２値化データを記憶した
プレーンメモリと、前記アドレス信号に基ず゛きプレー
ンメモリから送出される輪郭線画像データと２値化デー
タとの間で中うめ処理演算を実行し中うめ画像データを
作成する演算処理回路とからなる中うめ処理手段を具備
したことにある。
デジタル信号である画像データに変換してイメージメモ
リに記憶し、この画像データにさらに所定の処理を施し
て表示手段に送ることにより、前記映像信号に対応する
画像を得るようにした画像処理装置において、中うめモ
ード用のアドレス信号を発生するメモリアドレス発生回
路と、前記画像データに相当する輪郭線画像データ及び
この輪郭線画像データ全領域の２値化データを記憶した
プレーンメモリと、前記アドレス信号に基ず゛きプレー
ンメモリから送出される輪郭線画像データと２値化デー
タとの間で中うめ処理演算を実行し中うめ画像データを
作成する演算処理回路とからなる中うめ処理手段を具備
したことにある。
［発明の実施例］
以下に本発明の実施例を第１図を参照して説明する。尚
、同図に示す実施例装置において、第５図に示す従来装
置と同一の機能を有するものには同一の符号を付し、そ
の詳細な説明は省略する。
、同図に示す実施例装置において、第５図に示す従来装
置と同一の機能を有するものには同一の符号を付し、そ
の詳細な説明は省略する。
この実施例装置が従来装置と胃なる点は、演算回路４と
バス３０との間に中うめ処理手段２０を備えたことであ
る。
バス３０との間に中うめ処理手段２０を備えたことであ
る。
この中うめ処理手段２０は、第１図及び第２図に示すよ
うに、前記イメージメモリ３と同一サイズを有する１ビ
ツトデータメモリ３枚から構成され、かつ、ＣＰＵ１１
により制御されるプレーンメ［す１７と、輪郭線画像デ
ータの中うめモードに応じてプレーンメモリ１７に中う
め処理用のアドレスを発生するメモリアドレス発生回路
１６と、前記プレーンメモリ１７に格納されているデー
タ（以下「プレーンデータ」ともいう）の演算及び演算
逸即後のブレーンデータを輪郭線画像データに付加（オ
ーバーレイ）する際の中だらを行なう中うめ演峰回路１
８とを右する。
うに、前記イメージメモリ３と同一サイズを有する１ビ
ツトデータメモリ３枚から構成され、かつ、ＣＰＵ１１
により制御されるプレーンメ［す１７と、輪郭線画像デ
ータの中うめモードに応じてプレーンメモリ１７に中う
め処理用のアドレスを発生するメモリアドレス発生回路
１６と、前記プレーンメモリ１７に格納されているデー
タ（以下「プレーンデータ」ともいう）の演算及び演算
逸即後のブレーンデータを輪郭線画像データに付加（オ
ーバーレイ）する際の中だらを行なう中うめ演峰回路１
８とを右する。
前記プレーンメモリ１７を構成する第１乃至第３のプレ
ーンメモリ１７ａ〜１７Ｇのうち第１のプレーンメモリ
１７ａは第４図（ａ）に示すように前記イメージメモリ
３に格納された画像データに対応する２値化された輪郭
線画像データＧを予め記憶している。また、第２のプレ
ーンメモリ１６ｂは第４図（ｂ）に示すように前記イメ
ージメモリ３に格納された画像データに対応する値がオ
ール１の２値化データｑを予め格納している。
ーンメモリ１７ａ〜１７Ｇのうち第１のプレーンメモリ
１７ａは第４図（ａ）に示すように前記イメージメモリ
３に格納された画像データに対応する２値化された輪郭
線画像データＧを予め記憶している。また、第２のプレ
ーンメモリ１６ｂは第４図（ｂ）に示すように前記イメ
ージメモリ３に格納された画像データに対応する値がオ
ール１の２値化データｑを予め格納している。
また、第２．第３のプレーンメモリ１６８．１６ｂはそ
れぞれ演算処理回路１８の演算結果を逐次格納するよう
になっている。
れぞれ演算処理回路１８の演算結果を逐次格納するよう
になっている。
すなわち、第１乃至第３のプレーンメモリ１７ａ〜１７
Ｇのそれぞれの入力端子には入力ラインＰＩを介して演
算処理回路１８の出力データが取り込まれるようになっ
ている。また、第１乃至第３のプレーンメモリ１７８〜
１７Ｇは２系統構成の出力端子を有し、それぞれの一方
の端子からの各出力データは出力ラインＰＯＩを介して
演算処理回路１８に送出され、それぞれの他方の端子か
らの各出力データは出力ラインＰＯ２を介して演算処理
回路１８に送出されるようになっている。
Ｇのそれぞれの入力端子には入力ラインＰＩを介して演
算処理回路１８の出力データが取り込まれるようになっ
ている。また、第１乃至第３のプレーンメモリ１７８〜
１７Ｇは２系統構成の出力端子を有し、それぞれの一方
の端子からの各出力データは出力ラインＰＯＩを介して
演算処理回路１８に送出され、それぞれの他方の端子か
らの各出力データは出力ラインＰＯ２を介して演算処理
回路１８に送出されるようになっている。
前記演算処理回路１８は、レジスタ２１とアンド回路２
２とからなり、レジスタ２１のクリア（ＣＬ Ｒ）端子
には第３図（ａ＞に示すようなタイミングを有しこのレ
ジスタ２１に格納されるデータの水平ライン毎のリセッ
トを行なうラインパルスＬＰが、クロック（ＣＫ）端子
には前記出ツノラインＰＯ１からのデータが入力される
ようになっている。そしてレジスタ２１は出力ラインＰ
Ｏ１に第１のプレーンメモリ１６ａからの輪郭線データ
ａが表われると第３図（Ｃ）に示すようにその立ち上が
りエツジ以降の値を仝て１″とするような出力データｂ
（ｂｌ、ｂ ２．ｂ３．ｂ４ ）をアンド回路２２の一
方の入力端子に送出するようにようになっている。
２とからなり、レジスタ２１のクリア（ＣＬ Ｒ）端子
には第３図（ａ＞に示すようなタイミングを有しこのレ
ジスタ２１に格納されるデータの水平ライン毎のリセッ
トを行なうラインパルスＬＰが、クロック（ＣＫ）端子
には前記出ツノラインＰＯ１からのデータが入力される
ようになっている。そしてレジスタ２１は出力ラインＰ
Ｏ１に第１のプレーンメモリ１６ａからの輪郭線データ
ａが表われると第３図（Ｃ）に示すようにその立ち上が
りエツジ以降の値を仝て１″とするような出力データｂ
（ｂｌ、ｂ ２．ｂ３．ｂ４ ）をアンド回路２２の一
方の入力端子に送出するようにようになっている。
また、前記出力ラインＰＯ２からの出力データＣ（ｃｉ
、 ｃ２ 、 ｃ３ 、 ｃ４ ）はアンド回路２２
の他方の入力端子に入力されるようになっている。
、 ｃ２ 、 ｃ３ 、 ｃ４ ）はアンド回路２２
の他方の入力端子に入力されるようになっている。
アンド回路２２は前記出力データｂ′と出力データＣと
のアンドを取り、この結果を出力データｄ（ｄｌ、ｄ２
．ｄ３．ｄ４ ）として前記入力ラインＰＩに送出刃る
ようになっている。
のアンドを取り、この結果を出力データｄ（ｄｌ、ｄ２
．ｄ３．ｄ４ ）として前記入力ラインＰＩに送出刃る
ようになっている。
次に上記構成の装置の作用を中うめ処理手段２０の動作
を中心として説明する。
を中心として説明する。
まず、メモリアドレス発生回路１６から第１のプレーン
メモリ１７ａに対しこの第１のプレーンメモリ１６ａに
格納している第４図（ａ）に示１輪郭線画像データＧを
■方向から読み出すためのアドレス信号を送出する。同
時にメモリアドレス発生回路１６から第２のプレーンメ
モリ１６ｂに対し、第４図（ｂ）に示す２ｍ化データを
■ｈ向から読み出すためのアドレス（５￥′Ｊを送出す
る。
メモリ１７ａに対しこの第１のプレーンメモリ１６ａに
格納している第４図（ａ）に示１輪郭線画像データＧを
■方向から読み出すためのアドレス信号を送出する。同
時にメモリアドレス発生回路１６から第２のプレーンメ
モリ１６ｂに対し、第４図（ｂ）に示す２ｍ化データを
■ｈ向から読み出すためのアドレス（５￥′Ｊを送出す
る。
これにより、第１のプレーンメモリ１６ａから出力ライ
ンＰｏｔを介してレジスタ２１のクロック端子に輪郭線
データａが送られる。この結果、レジスタ２１からは第
３図（Ｃ）に示づように輪郭線データａの立ち上がりエ
ツジ以降を仝て“１″とする出力データｂ１がアンド回
路２２の一方の入力端子に送られる。一方、第２のプレ
ーンメモリ１６ｂから出力ラインＰＯ２を介してアンド
回路２２の他方の入力端子に第３図（ｄ＞に示す出力デ
ータＣ１が送られる。
ンＰｏｔを介してレジスタ２１のクロック端子に輪郭線
データａが送られる。この結果、レジスタ２１からは第
３図（Ｃ）に示づように輪郭線データａの立ち上がりエ
ツジ以降を仝て“１″とする出力データｂ１がアンド回
路２２の一方の入力端子に送られる。一方、第２のプレ
ーンメモリ１６ｂから出力ラインＰＯ２を介してアンド
回路２２の他方の入力端子に第３図（ｄ＞に示す出力デ
ータＣ１が送られる。
アンド回路２２は両川力データｂｌ 、ｃｌのアンドを
取りこの結果を出力データｄ１として入力ラインＰＩを
介して第３のプレーンメモリ１６ｃに格納Ｊ−る。この
ときの出力データｄ１は、第４図（Ｃ）に示す画像デー
タＧ１に対応する。
取りこの結果を出力データｄ１として入力ラインＰＩを
介して第３のプレーンメモリ１６ｃに格納Ｊ−る。この
ときの出力データｄ１は、第４図（Ｃ）に示す画像デー
タＧ１に対応する。
次に、メモリアドレス発生回路１６から第１のプレーン
メモリ１６ａに対しこの第１のプレーンメモリ１６ａに
格納している第４図（ａ）に示ず輪郭線画像データＧを
■方向から読み出すためのアドレス信号を送出する。同
時にメモリアドレス発生回路１６から第３のプレーンメ
モリ１６ｃに対し、前記画像Ｇ１に対応する格納データ
（出力データｄｉ）を■方向から読み出すためのアドレ
ス信号を送出する。
メモリ１６ａに対しこの第１のプレーンメモリ１６ａに
格納している第４図（ａ）に示ず輪郭線画像データＧを
■方向から読み出すためのアドレス信号を送出する。同
時にメモリアドレス発生回路１６から第３のプレーンメ
モリ１６ｃに対し、前記画像Ｇ１に対応する格納データ
（出力データｄｉ）を■方向から読み出すためのアドレ
ス信号を送出する。
これにより、第１のプレーンメモリ１６ａから出力ライ
ンＰｏｔを介してレジスタ２］のクロック端子に輪郭線
データａが送られる。この結果、レジスタ２］からは前
述した場合と同様第３図（Ｃ）に示すように輪郭線デー
タａの立ち上がりエツジ以降を全て“１″とする出力デ
ータｂ２がアンド回路２２の一方の入力端子に送られる
。
ンＰｏｔを介してレジスタ２］のクロック端子に輪郭線
データａが送られる。この結果、レジスタ２］からは前
述した場合と同様第３図（Ｃ）に示すように輪郭線デー
タａの立ち上がりエツジ以降を全て“１″とする出力デ
ータｂ２がアンド回路２２の一方の入力端子に送られる
。
一方、第３のプレーンメモリ１６Ｇから前述した場合と
同様出力ライン］）０２を介してアンド回路２２の他方
の入力端子に第３図＜ｄ）に示す出力データＣ２が送ら
れる。
同様出力ライン］）０２を介してアンド回路２２の他方
の入力端子に第３図＜ｄ）に示す出力データＣ２が送ら
れる。
アンド回路２２は両川力データｂ２．ｃ２のアンドを取
りこの結果を出力データｄ２として入力ラインＰＩを介
して第２のプレーンメモリ１６ｂに格納づる。このとき
の出力データｄ２は、第４図（ｄ）に示す画像データＧ
２に対応している。
りこの結果を出力データｄ２として入力ラインＰＩを介
して第２のプレーンメモリ１６ｂに格納づる。このとき
の出力データｄ２は、第４図（ｄ）に示す画像データＧ
２に対応している。
次に、メモリアドレス発生回路１６から第１のプレーン
メモリ１６ａに対しこの第１のプレーンメモリ１６８に
格納している第４図＜ａ）に示す輪郭線画像データＧ８
■方向から読み出すためのアドレス信号を送出づる。同
時にメモリアドレス発生回路１６から第２のプレーンメ
モリ１６ｂに対し、前記画像データＧ２に対応する格納
データ（出力データｄ２ ＞を■方向から読み出ずため
のアドレス信号を送出する。
メモリ１６ａに対しこの第１のプレーンメモリ１６８に
格納している第４図＜ａ）に示す輪郭線画像データＧ８
■方向から読み出すためのアドレス信号を送出づる。同
時にメモリアドレス発生回路１６から第２のプレーンメ
モリ１６ｂに対し、前記画像データＧ２に対応する格納
データ（出力データｄ２ ＞を■方向から読み出ずため
のアドレス信号を送出する。
これにより、第１のプレーンメモリ１６ａから出力ライ
ンＰｏｔを介してレジスタ２１のクロック端子に輪郭線
データａが送られる。この結果、レジスタ２１からは前
述した場合と同様第３図（Ｃ）に示すように輪郭線デー
タａの立ち上がりエツジ以降を全て“１″とする出力デ
ータｂ３がアンド回路２２の一方の入力端子に送られる
。一方、第２のプレーンメモリ１７ｂから前述した場合
と同様出力ラインＰＯ２を介してアンド回路２２の他方
の入力端子に第３図（ｄ）に示す出力データＣ３が送ら
れる。
ンＰｏｔを介してレジスタ２１のクロック端子に輪郭線
データａが送られる。この結果、レジスタ２１からは前
述した場合と同様第３図（Ｃ）に示すように輪郭線デー
タａの立ち上がりエツジ以降を全て“１″とする出力デ
ータｂ３がアンド回路２２の一方の入力端子に送られる
。一方、第２のプレーンメモリ１７ｂから前述した場合
と同様出力ラインＰＯ２を介してアンド回路２２の他方
の入力端子に第３図（ｄ）に示す出力データＣ３が送ら
れる。
アンド回路２２は両川力データｂ３ 、ｃ３のアンドを
取りこの結果を出力データｄ３として入力ラインＰＩを
介して第３のプレーンメモリ１７Ｇに格納する。このと
きの出力データｄ３は、第４図（ｅ）に示す画像データ
Ｇ３に対応している。
取りこの結果を出力データｄ３として入力ラインＰＩを
介して第３のプレーンメモリ１７Ｇに格納する。このと
きの出力データｄ３は、第４図（ｅ）に示す画像データ
Ｇ３に対応している。
最後に、メモリアドレス発生回路１６から第１のプレー
ンメモリ１７ａに灼しこの第１のプレーンメモリ１７ａ
に格納している第４図（ａ）に示す輪郭線画像データＧ
を■方向から読み出すためのアドレス信号を送出プる。
ンメモリ１７ａに灼しこの第１のプレーンメモリ１７ａ
に格納している第４図（ａ）に示す輪郭線画像データＧ
を■方向から読み出すためのアドレス信号を送出プる。
同時にメモリアドレス発生回路１６から第３のプレーン
メモリ１７ｃに対し、前記画像Ｇ３に対応する格納デー
タ（出力データｄ３）を■方向から読み出すためのアド
レス信号を送出する。
メモリ１７ｃに対し、前記画像Ｇ３に対応する格納デー
タ（出力データｄ３）を■方向から読み出すためのアド
レス信号を送出する。
これにより、第１のプレーンメモリ１６ａから出力ライ
ンＰＯＩを介してレジスタ２１のクロック端子に輪郭線
データａが送られる。この結果、レジスタ２１からは前
述した場合と同様第３図（Ｃ）に示すように輪郭線デー
タａの立ち上がりエツジ以降を全て“１″とする出力デ
ータｂ４がアンド回路２２の一方の入力端子に送られる
。一方、第３のプレーンメモリ１６ｃから前述した場合
と同様出力ラインＰＯ２を介してアンド回路２２の他方
の入力端子に第３図（ｄ）に示ず出力データＣ４が送ら
れる。
ンＰＯＩを介してレジスタ２１のクロック端子に輪郭線
データａが送られる。この結果、レジスタ２１からは前
述した場合と同様第３図（Ｃ）に示すように輪郭線デー
タａの立ち上がりエツジ以降を全て“１″とする出力デ
ータｂ４がアンド回路２２の一方の入力端子に送られる
。一方、第３のプレーンメモリ１６ｃから前述した場合
と同様出力ラインＰＯ２を介してアンド回路２２の他方
の入力端子に第３図（ｄ）に示ず出力データＣ４が送ら
れる。
アンド回路２２は両川力データｂ４ 、Ｃ４のアンドを
取りこの結果を出力データｄ４として入力ラインＰＩを
介して第２のプレーンメモリ１６ｂに格納する。このと
きの出力データｄ４は、第４図（ｆ）に示覆画像データ
Ｇ４に対応し、この画像データＧ４が輪郭線画像データ
Ｇの中うめ画像データとなる。
取りこの結果を出力データｄ４として入力ラインＰＩを
介して第２のプレーンメモリ１６ｂに格納する。このと
きの出力データｄ４は、第４図（ｆ）に示覆画像データ
Ｇ４に対応し、この画像データＧ４が輪郭線画像データ
Ｇの中うめ画像データとなる。
このようにして得られた中うめ画像データＧ４（出力デ
ータｄ４ ”）は、ＣＰＵ１１の制御の基に演算処理回
路１８８経で演算回路４に送られ以後従来装置の場合と
同様な各種が処理が施されてＴＶモニタ１５に送られ、
輪郭線内部が中うめされた中うめ画像として表示される
。
ータｄ４ ”）は、ＣＰＵ１１の制御の基に演算処理回
路１８８経で演算回路４に送られ以後従来装置の場合と
同様な各種が処理が施されてＴＶモニタ１５に送られ、
輪郭線内部が中うめされた中うめ画像として表示される
。
本発明は上述した実施例に限定されるものではなくその
要旨の範囲内で種々の変形が可能である。
要旨の範囲内で種々の変形が可能である。
例えば、上述した実施例では輪郭線画像データを■〜■
の各方向から順次読み出して中うめ画像データを作成す
る場合について説明したが、上述した実施例における中
うめ処理手段と同佳な構成の乙のを用い、第４図（ａ）
に示すような輪郭線画像データの読み出し・に際し、読
み出しラインの１ライン中における輪郭線データの奇数
番目、偶数番目をカウンタ等により検出し、これにより
第４図（ａ）（こＪＵＧブる■ｈ向及び■方向がらの読
み出しだけで■方向及び■方向からの読み出しを省略す
るように覆れば、結果的に実施例の場合の半分の処理手
順で中うめ画像を得ることもできる。
の各方向から順次読み出して中うめ画像データを作成す
る場合について説明したが、上述した実施例における中
うめ処理手段と同佳な構成の乙のを用い、第４図（ａ）
に示すような輪郭線画像データの読み出し・に際し、読
み出しラインの１ライン中における輪郭線データの奇数
番目、偶数番目をカウンタ等により検出し、これにより
第４図（ａ）（こＪＵＧブる■ｈ向及び■方向がらの読
み出しだけで■方向及び■方向からの読み出しを省略す
るように覆れば、結果的に実施例の場合の半分の処理手
順で中うめ画像を得ることもできる。
また、第２図に示す中うめ処理処理手段において演１５
Ｍ１理回路の代りに信号の立ち上がりあるいは立ち下が
りを判別する微分回路を設けることによって、中うめ画
像から逆に輪郭線画像を作成プることも可能である。
Ｍ１理回路の代りに信号の立ち上がりあるいは立ち下が
りを判別する微分回路を設けることによって、中うめ画
像から逆に輪郭線画像を作成プることも可能である。
［発明の効果］
以上詳述した本発明によれば、輪郭線画像の中うめ画像
を得るために要する時間をその中うめ画像の精度を落す
ことなく大幅に短縮することができる画像処理装置を提
供することができる。
を得るために要する時間をその中うめ画像の精度を落す
ことなく大幅に短縮することができる画像処理装置を提
供することができる。
第１図は本発明の実施例装置を示すブロック図、第２図
は同装置の中うめ処理手段を示すブロック図、第３図（
ａ＞乃至第３図（ｅ）は同装置各部のデータのタイミン
グチャート、第４図（ａ）は輪郭線画像データ及びその
読み取り方向を示す説明図、第４図（ｂ＞は輪郭線画像
データ全領域をオールハイにした２値化データを示す説
明図、第４図（Ｃ）乃至第４図（ｅ）はそれぞれ輪郭線
画像データと２値化データとの間で中うめ処理を行った
場合の処理画像データを示す説明図、第４図（ｆ）は中
うめ画像データを示す説明図、第５図は従来装置を示す
ブロック図である。 １・・・・・・画像処理装置本体、 １６・・・・・・メモリアドレス発生回路、１７・・・
・・・プレーンメモリ、 １８・・・・・・演算処理回路、 ２０・・・・・・中うめ処理手段。 ｄ （ｄ＋ 、ｄ２．ｄ３．ｄ＋ ） 弔３図 ＣＧ） （Ｃ） （ｄ） 第４図
は同装置の中うめ処理手段を示すブロック図、第３図（
ａ＞乃至第３図（ｅ）は同装置各部のデータのタイミン
グチャート、第４図（ａ）は輪郭線画像データ及びその
読み取り方向を示す説明図、第４図（ｂ＞は輪郭線画像
データ全領域をオールハイにした２値化データを示す説
明図、第４図（Ｃ）乃至第４図（ｅ）はそれぞれ輪郭線
画像データと２値化データとの間で中うめ処理を行った
場合の処理画像データを示す説明図、第４図（ｆ）は中
うめ画像データを示す説明図、第５図は従来装置を示す
ブロック図である。 １・・・・・・画像処理装置本体、 １６・・・・・・メモリアドレス発生回路、１７・・・
・・・プレーンメモリ、 １８・・・・・・演算処理回路、 ２０・・・・・・中うめ処理手段。 ｄ （ｄ＋ 、ｄ２．ｄ３．ｄ＋ ） 弔３図 ＣＧ） （Ｃ） （ｄ） 第４図
Claims (1)
- 映像信号をデジタル信号である画像データに変換してイ
メージメモリに記憶し、この画像データにさらに所定の
処理を施して表示手段に送ることにより、前記映像信号
に対応する画像を得るようにした画像処理装置において
、中うめモード用のアドレス信号を発生するメモリアド
レス発生回路と、前記画像データに相当する輪郭線画像
データ及びこの輪郭線画像データ全領域の２値化データ
を記憶したプレーンメモリと、前記アドレス信号に基ず
きプレーンメモリから送出される輪郭線画像データと２
値化データとの間で中うめ処理演算を実行し中うめ画像
データを作成する演算処理回路とからなる中うめ処理手
段を具備したことを特徴とする画像処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60239032A JPS6299870A (ja) | 1985-10-25 | 1985-10-25 | 画像処理装置 |
| US06/921,384 US4783832A (en) | 1985-10-25 | 1986-10-22 | Image processing apparatus |
| DE19863636338 DE3636338A1 (de) | 1985-10-25 | 1986-10-24 | Bildverarbeitungsgeraet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60239032A JPS6299870A (ja) | 1985-10-25 | 1985-10-25 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6299870A true JPS6299870A (ja) | 1987-05-09 |
Family
ID=17038867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60239032A Pending JPS6299870A (ja) | 1985-10-25 | 1985-10-25 | 画像処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4783832A (ja) |
| JP (1) | JPS6299870A (ja) |
| DE (1) | DE3636338A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262749A (ja) * | 1987-04-20 | 1988-10-31 | Hitachi Ltd | 文書編集装置 |
| JPH01113789A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 中間調表示装置 |
| JP2677573B2 (ja) * | 1987-12-25 | 1997-11-17 | 株式会社東芝 | パターン生成方法 |
| US4961114A (en) * | 1989-03-27 | 1990-10-02 | The Grass Valley Group, Inc. | Digital memory delay line for a video border generator |
| US5265198A (en) * | 1989-10-23 | 1993-11-23 | International Business Machines Corporation | Method and processor for drawing `polygon with edge`-type primitives in a computer graphics display system |
| JPH0760465B2 (ja) * | 1989-10-23 | 1995-06-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 凹ポリゴン描出方法及びプロセツサ |
| US5022091A (en) * | 1990-02-28 | 1991-06-04 | Hughes Aircraft Company | Image processing technique |
| US5208872A (en) * | 1990-03-30 | 1993-05-04 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | Programmable remapper with single flow architecture |
| US5732164A (en) * | 1991-05-23 | 1998-03-24 | Fujitsu Limited | Parallel video processor apparatus |
| JP2002158863A (ja) * | 2000-11-22 | 2002-05-31 | Fuji Photo Film Co Ltd | 医用画像処理方法及び装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2409173A1 (de) * | 1974-02-26 | 1975-09-04 | Philips Patentverwaltung | Verfahren zur naeherungsweisen bestimmung der kontur eines pulsierenden objektes |
-
1985
- 1985-10-25 JP JP60239032A patent/JPS6299870A/ja active Pending
-
1986
- 1986-10-22 US US06/921,384 patent/US4783832A/en not_active Expired - Lifetime
- 1986-10-24 DE DE19863636338 patent/DE3636338A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3636338C2 (ja) | 1988-12-22 |
| US4783832A (en) | 1988-11-08 |
| DE3636338A1 (de) | 1987-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6324419A (ja) | 複合文書処理装置 | |
| JPS6299870A (ja) | 画像処理装置 | |
| JPS58108868A (ja) | 画像変換装置 | |
| JPS6219973A (ja) | デ−タ圧縮方法 | |
| US6489967B1 (en) | Image formation apparatus and image formation method | |
| JPS6150360B2 (ja) | ||
| JPS59200373A (ja) | 座標変換回路 | |
| JPH032942A (ja) | 画像メモリのアドレッシング回路 | |
| JP2699342B2 (ja) | 画像変換方法 | |
| JPS63157277A (ja) | イメ−ジデ−タ間引き方式 | |
| JPH0887597A (ja) | 画像処理装置 | |
| JPH0348635Y2 (ja) | ||
| JPS62154177A (ja) | 画像変換装置 | |
| JPS6260070A (ja) | ハツチングパタ−ン生成装置 | |
| JPH0462646A (ja) | 画像変換処理装置 | |
| JPS63222595A (ja) | 映像信号処理方法 | |
| JPS62254276A (ja) | ヒストグラム算出方式 | |
| JPS63116193A (ja) | 画像のアフイン変換方式 | |
| JPH0763469B2 (ja) | 超音波診断装置 | |
| JPS616991A (ja) | 画像処理装置 | |
| JPS61140269A (ja) | 画素密度変換装置 | |
| JPS6378278A (ja) | 画像処理装置 | |
| JPS62100873A (ja) | 画像処理システム | |
| JPH05313639A (ja) | 文字発生方式 | |
| JPS61186995A (ja) | 動画表示装置 |