JPH0462646A - 画像変換処理装置 - Google Patents
画像変換処理装置Info
- Publication number
- JPH0462646A JPH0462646A JP2172777A JP17277790A JPH0462646A JP H0462646 A JPH0462646 A JP H0462646A JP 2172777 A JP2172777 A JP 2172777A JP 17277790 A JP17277790 A JP 17277790A JP H0462646 A JPH0462646 A JP H0462646A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- original image
- display
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 37
- 230000015654 memory Effects 0.000 claims abstract description 145
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は画像データの画像変換処理装置に関するもので
あり、特に画像データのアドレス変換処理に係る。
あり、特に画像データのアドレス変換処理に係る。
(従来の技術)
従来の画像処理装置では、画像データのアドレス変換処
理を行なう場合、プロセッサが変換後の画像を格納する
画像メモリの各アドレスに対応する原画像のデータを格
納している画像メモリのアドレスを一画素毎に計算し、
そのアドレスの画像データを読み出し、変換後の画像の
アドレスに書き込むことを行なっていた。
理を行なう場合、プロセッサが変換後の画像を格納する
画像メモリの各アドレスに対応する原画像のデータを格
納している画像メモリのアドレスを一画素毎に計算し、
そのアドレスの画像データを読み出し、変換後の画像の
アドレスに書き込むことを行なっていた。
(発明が解決しようとする課題)
このように従来の画像処理装置では、画素のアドレス変
換処理を行なう場合、変換後の画像のアドレスから一画
素毎に対応する原画像のアドレスを計算していたため、
プロセッサがアドレスを計算するため高速に処理を行な
うことが困難であった。
換処理を行なう場合、変換後の画像のアドレスから一画
素毎に対応する原画像のアドレスを計算していたため、
プロセッサがアドレスを計算するため高速に処理を行な
うことが困難であった。
(発明の目的)
本発明はアドレス変換後の画像に対応する原画像のアド
レスを高速に発生することを目的とする。
レスを高速に発生することを目的とする。
(課題を解決するための手段)
本発明は上記課題を解決し目的を達成するため、ロウア
ドレスを格納するロウアドレスメモリとカラムアドレス
を格納するカラムアドレスメモリを使用し、アドレス変
換後の画像に対応する原画像のアドレスを発生させる。
ドレスを格納するロウアドレスメモリとカラムアドレス
を格納するカラムアドレスメモリを使用し、アドレス変
換後の画像に対応する原画像のアドレスを発生させる。
そして、原画像を格納する原画像格納用メモリと実際に
表示する画像データを格納する表示用メモリとに画像メ
モリを分け、これら2つのメモリのデータバスを共通と
し、アドレスバスは別にする構成にしたことを特徴とす
る。
表示する画像データを格納する表示用メモリとに画像メ
モリを分け、これら2つのメモリのデータバスを共通と
し、アドレスバスは別にする構成にしたことを特徴とす
る。
(作 用)
本発明は上記手段により、原画像格納用メモリの画像デ
ータを表示用メモリに転送する際、画像データのアドレ
スの操作を行ない、画像のアドレス変換処理を行なう。
ータを表示用メモリに転送する際、画像データのアドレ
スの操作を行ない、画像のアドレス変換処理を行なう。
さらに表示用メモリに対応した原画像格納用メモリのア
ドレスを高速に発生させるために原画像格納用メモリの
ロウアドレスを格納するロウアドレスメモリと、カラム
アドレスを格納するカラムアドレスメモリを使用するた
め、アドレスの変換のための計算時間が不用であり、高
速に画像の変換を行なうことができる。
ドレスを高速に発生させるために原画像格納用メモリの
ロウアドレスを格納するロウアドレスメモリと、カラム
アドレスを格納するカラムアドレスメモリを使用するた
め、アドレスの変換のための計算時間が不用であり、高
速に画像の変換を行なうことができる。
(実施例)
第1図は本発明の請求項(1)記載に係る発明の実施例
のブロック構成図を示す。
のブロック構成図を示す。
第1図において、1は各メモリセルが画素配列に対応し
た原画像格納用メモリ、2は表示用メモリ、3は原画像
格納用メモリ1に画像データの書き込み/読み出しを行
なう回路、4は表示用メモリ2に原画像格納用メモリ1
の画像データを書き込む際のアドレス発生器、5は表示
用メモリ2の書き込みアドレスに対応した原画像格納用
メモリ1のロウアドレスを格納するメモリ、6は同じく
カラムアドレスを格納するメモリ、7は表示用メモリ2
の書き込みアドレスに対応した原画像格納用メモリ1の
読み出しのロウアドレス、カラムアドレスを夫々計算し
、その結果を夫々ロウアドレスメモリ5.カラムアドレ
スメモリ6に書き込むアドレス計算及び書き込み回路、
8は表示用メモリ2からCRT(図略)に画像データを
読み出す回路、9は表示用メモリに対する原画像格納用
メモリの書き込みとCRTに対する画像データの読み出
しを制御する回路である。
た原画像格納用メモリ、2は表示用メモリ、3は原画像
格納用メモリ1に画像データの書き込み/読み出しを行
なう回路、4は表示用メモリ2に原画像格納用メモリ1
の画像データを書き込む際のアドレス発生器、5は表示
用メモリ2の書き込みアドレスに対応した原画像格納用
メモリ1のロウアドレスを格納するメモリ、6は同じく
カラムアドレスを格納するメモリ、7は表示用メモリ2
の書き込みアドレスに対応した原画像格納用メモリ1の
読み出しのロウアドレス、カラムアドレスを夫々計算し
、その結果を夫々ロウアドレスメモリ5.カラムアドレ
スメモリ6に書き込むアドレス計算及び書き込み回路、
8は表示用メモリ2からCRT(図略)に画像データを
読み出す回路、9は表示用メモリに対する原画像格納用
メモリの書き込みとCRTに対する画像データの読み出
しを制御する回路である。
まず、原画像格納用メモリ1の画像データを表示用メモ
リ2に転送する際、画像データのアドレスの操作を行な
い画像のアドレス変換処理を行なう。このアドレスの変
換処理を行なう場合、ロウアドレスメモリ5.カラムア
ドレスメモリ6に表示用メモリ2のアドレスに対応した
原画像格納用メモリ1のアドレスをアドレス計算及び書
き込み回路7で計算した結果を書き込んでおき、アドレ
ス発生器4に表示用メモリ2の書き込みアドレスを発生
させることにより、アドレスの変換処理を行なう。
リ2に転送する際、画像データのアドレスの操作を行な
い画像のアドレス変換処理を行なう。このアドレスの変
換処理を行なう場合、ロウアドレスメモリ5.カラムア
ドレスメモリ6に表示用メモリ2のアドレスに対応した
原画像格納用メモリ1のアドレスをアドレス計算及び書
き込み回路7で計算した結果を書き込んでおき、アドレ
ス発生器4に表示用メモリ2の書き込みアドレスを発生
させることにより、アドレスの変換処理を行なう。
このように表示用メモリ2に対応した原画像格納用メモ
リ1のアドレスを高速に発生させるために、原画像格納
用メモリlのロウアドレスを格納するロウアドレスメモ
リ5と、カラムアドレスを格納するカラムアドレスメモ
リ6とを使用するため、アドレスの変換のための計算時
間が不用であり、高速に画像の変換を行なうことができ
る。
リ1のアドレスを高速に発生させるために、原画像格納
用メモリlのロウアドレスを格納するロウアドレスメモ
リ5と、カラムアドレスを格納するカラムアドレスメモ
リ6とを使用するため、アドレスの変換のための計算時
間が不用であり、高速に画像の変換を行なうことができ
る。
もちろん、第1図の制御回路9を使用してCRTに対す
る画像データの読み出しを表示メモリ2から行ない、画
像を順次詳細にCRT上に表示することも可能である。
る画像データの読み出しを表示メモリ2から行ない、画
像を順次詳細にCRT上に表示することも可能である。
第2図は、第1図の回路を使用して画像データを原画像
の1/4.1/2. l/1の各解像度から順次詳細に
表示する場合の原画像格納用メモリ1の対応を示す各側
である。
の1/4.1/2. l/1の各解像度から順次詳細に
表示する場合の原画像格納用メモリ1の対応を示す各側
である。
第2図において、(1)は原画像、(2)は原画像格納
用メモリ、(3)、 (4)、 (5)は原画像(1)
の1/4゜1/2.1/1の解像度で表示した場合の表
示用メモリの各側である。
用メモリ、(3)、 (4)、 (5)は原画像(1)
の1/4゜1/2.1/1の解像度で表示した場合の表
示用メモリの各側である。
また、第2図において各格子内の信号(A□。
A2・・・、B□、B2・・・、C1,C2・・・、D
工、B2・・・)は、各画素のデータに相当する。原画
像格納用メモリ(2)のロウアドレスを1.2,3,4
、カラムアドレスを5.6,7.8とし、表示用メモリ
(3)。
工、B2・・・)は、各画素のデータに相当する。原画
像格納用メモリ(2)のロウアドレスを1.2,3,4
、カラムアドレスを5.6,7.8とし、表示用メモリ
(3)。
(4)、 (5)のロウアドレスを■、■、■、■、カ
ラムアドレスを■、■、■、■とする。
ラムアドレスを■、■、■、■とする。
原画像(1)の174の解像度で表示する場合(3)は
、ロウアドレスメモリ5.カラムアドレスメモリ6によ
り ■→1 ■→5 ■→1 ■→5 ■→2 ■→6 ■→2 ■→6 となるようにアドレスの変換を行なう。
、ロウアドレスメモリ5.カラムアドレスメモリ6によ
り ■→1 ■→5 ■→1 ■→5 ■→2 ■→6 ■→2 ■→6 となるようにアドレスの変換を行なう。
原画像(1)の1/2の解像度で表示する場合(4)は
、ロウアドレスメモリ5.カラムアドレスメモリ6によ
り ■→1 ■→5 ■→3 ■→5 ■→2 ■→6 ■→4 ■→6 となるようにアドレスの変換を行なう。
、ロウアドレスメモリ5.カラムアドレスメモリ6によ
り ■→1 ■→5 ■→3 ■→5 ■→2 ■→6 ■→4 ■→6 となるようにアドレスの変換を行なう。
原画像と同じ解像度1/1で表示する場合(5)は、ロ
ウアドレスメモリ5.カラムアドレスメモリ6により ■→1 ■→5 ■→3 ■→7 ■→2 ■→6 ■→4 ■→8 となるようにアドレスの変換を行なう。
ウアドレスメモリ5.カラムアドレスメモリ6により ■→1 ■→5 ■→3 ■→7 ■→2 ■→6 ■→4 ■→8 となるようにアドレスの変換を行なう。
第3図は本発明の請求項(2)記載に係る発明の実施例
のブロック構成図を示す。
のブロック構成図を示す。
第3図において、1〜8は前記第1図と同じである。1
0は領域判定用の1ビツトのピクセルデータを格納する
領域判定用メモリ、11はこの領域判定用メモリ10に
データの書き込みを行なう書き込み回路、12は領域判
定用メモリ10からの出力データを切り替え信号として
原画像格納用メモリ1の読み出しアドレスをアドレス発
生器4からの出力とロウアドレスメモリ5およびカラム
アドレスメモリ6からの出力に切り替えるスイッチ回路
である。
0は領域判定用の1ビツトのピクセルデータを格納する
領域判定用メモリ、11はこの領域判定用メモリ10に
データの書き込みを行なう書き込み回路、12は領域判
定用メモリ10からの出力データを切り替え信号として
原画像格納用メモリ1の読み出しアドレスをアドレス発
生器4からの出力とロウアドレスメモリ5およびカラム
アドレスメモリ6からの出力に切り替えるスイッチ回路
である。
前記第1図に示す実施例では表示画面上の特定の領域の
みアドレス変換処理を行なうことは不可能であるが、第
3図に示す実施例では領域判定用メモリlOを使用する
ことによりこれを可能とする。
みアドレス変換処理を行なうことは不可能であるが、第
3図に示す実施例では領域判定用メモリlOを使用する
ことによりこれを可能とする。
すなわち1表示用メモリ2の特定の領域のみにアドレス
変換処理を行なった画像データを書き込むために、その
領域に対応した領域判定用メモリ10のアドレスに“1
”のデータをそれ以外のアドレスに“0″を書き込んで
おく。ロウアドレスメモリ5およびカラムアドレスメモ
リ6には第1図の場合と同様に変換後のアドレスを示す
データを書き込んでおく、原画像格納用メモリ1から表
示用メモリ2にデータを転送する際、アドレス発生器4
からの入力を領域判定用メモリ10のアドレスとして使
用し、領域判定用メモリ10の出力が411 jlであ
れば、ロウアドレスメモリ5およびカラムアドレスメモ
リ6のデータを原画像格納用メモリ1のアドレスとして
データの転送を行ない、領域判定用メモリ10の出力が
“0”であれば、アドレス発生器4からのデータを原画
像格納用メモリ1のアドレスとして使用しデータの転送
を行なうようにスイッチ回路12を制御する。
変換処理を行なった画像データを書き込むために、その
領域に対応した領域判定用メモリ10のアドレスに“1
”のデータをそれ以外のアドレスに“0″を書き込んで
おく。ロウアドレスメモリ5およびカラムアドレスメモ
リ6には第1図の場合と同様に変換後のアドレスを示す
データを書き込んでおく、原画像格納用メモリ1から表
示用メモリ2にデータを転送する際、アドレス発生器4
からの入力を領域判定用メモリ10のアドレスとして使
用し、領域判定用メモリ10の出力が411 jlであ
れば、ロウアドレスメモリ5およびカラムアドレスメモ
リ6のデータを原画像格納用メモリ1のアドレスとして
データの転送を行ない、領域判定用メモリ10の出力が
“0”であれば、アドレス発生器4からのデータを原画
像格納用メモリ1のアドレスとして使用しデータの転送
を行なうようにスイッチ回路12を制御する。
これは、画面上である一定の大きさのウィンドウ内のみ
のアドレス変換処理を行う場合などに有効である。
のアドレス変換処理を行う場合などに有効である。
第4図は本発明の請求項(3)記載に係る発明の実施例
のブロック構成図を示す。
のブロック構成図を示す。
第4図において、1〜10は前記第3図と同じである。
但し、領域判定用メモリ10に対するアドレス入力に、
第3図ではアドレス発生器4からの出力を使用したのに
対し、第4図ではロウアドレスメモリ5およびカラムア
ドレスメモリ6からの出力を使用する。
第3図ではアドレス発生器4からの出力を使用したのに
対し、第4図ではロウアドレスメモリ5およびカラムア
ドレスメモリ6からの出力を使用する。
第3図に示す実施例では、表示画面上である特定の部分
のみのアドレス変換処理を行なう場合について説明した
が、ここでは原画像において特定の領域のみのアドレス
変換処理を行なう場合について説明する。
のみのアドレス変換処理を行なう場合について説明した
が、ここでは原画像において特定の領域のみのアドレス
変換処理を行なう場合について説明する。
原画像の特定の領域のみのアドレス変換処理を行なうた
めに、その領域のデータを格納している原画像格納用メ
モリ1のアドレスに対応した領域判定用メモリ10のア
ドレスに“1″のデータをそれ以外のアドレスには“O
”のデータを書き込んでおく、領域判定用メモリ10の
アドレスにロウアドレスメモリ5及びカラムアドレスメ
モリ6からの出力を使用した第3図に示す実施例と同様
の方法で原画像格納用メモリ1から表示用メモリ2にデ
ータを転送する。
めに、その領域のデータを格納している原画像格納用メ
モリ1のアドレスに対応した領域判定用メモリ10のア
ドレスに“1″のデータをそれ以外のアドレスには“O
”のデータを書き込んでおく、領域判定用メモリ10の
アドレスにロウアドレスメモリ5及びカラムアドレスメ
モリ6からの出力を使用した第3図に示す実施例と同様
の方法で原画像格納用メモリ1から表示用メモリ2にデ
ータを転送する。
これは、原画像の中の特定の物体のみをアドレス変換処
理する場合などに有効である。
理する場合などに有効である。
(発明の効果)
以上説明したように本発明の請求項(1)記載の発明は
、ロウアドレスメモリ、カラムアドレスメモリを使用し
て変換後のアドレスを発生させるので高速に画像のアド
レス変換処理が可能であり、例えば画像の拡大縮小処理
やアドレス処理により画像を順次詳細に表示する処理を
リアルタイムで行なうことが可能である。また請求項(
2)及び(3)記載の発明は領域判定用メモリを使用す
ることにより、表示画面上である特定の部分のみのアド
レス変換処理や原画像の特定の領域のみのアドレス変換
処理を行な、うことか可能である。
、ロウアドレスメモリ、カラムアドレスメモリを使用し
て変換後のアドレスを発生させるので高速に画像のアド
レス変換処理が可能であり、例えば画像の拡大縮小処理
やアドレス処理により画像を順次詳細に表示する処理を
リアルタイムで行なうことが可能である。また請求項(
2)及び(3)記載の発明は領域判定用メモリを使用す
ることにより、表示画面上である特定の部分のみのアド
レス変換処理や原画像の特定の領域のみのアドレス変換
処理を行な、うことか可能である。
第1図は本発明の請求項(1)記載に係る発明の実施例
のブロック構成図、第2図は第1図の原画像格納用メモ
リと表示用メモリの解像反別の対応を示す図、第3図は
本発明の請求項(2)記載に係る発明の実施例のブロッ
ク構成図、第4図は本発明の請求項(3)記載に係る発
明の実施例のブロック構成図である。 1 ・・・原画像格納用メモリ、 2・・・表示用メモ
リ、 3 ・・・画像データの書き込み/読み出し回路
、 4 ・・・アドレス発生器、5・・・ロウアドレス
メモリ、 6 ・・・カラムアドレスメモリ、 7 ・
・・アドレス計算及び書き込み回路、 8・・・表示デ
ータ読み呂し回路、 9 ・・・制御回路、10・・・
領域判定用メモリ、11・・・書き込み回路、12・・
・スイッチ回路。 特許出願人 日本電信電話株式会社
のブロック構成図、第2図は第1図の原画像格納用メモ
リと表示用メモリの解像反別の対応を示す図、第3図は
本発明の請求項(2)記載に係る発明の実施例のブロッ
ク構成図、第4図は本発明の請求項(3)記載に係る発
明の実施例のブロック構成図である。 1 ・・・原画像格納用メモリ、 2・・・表示用メモ
リ、 3 ・・・画像データの書き込み/読み出し回路
、 4 ・・・アドレス発生器、5・・・ロウアドレス
メモリ、 6 ・・・カラムアドレスメモリ、 7 ・
・・アドレス計算及び書き込み回路、 8・・・表示デ
ータ読み呂し回路、 9 ・・・制御回路、10・・・
領域判定用メモリ、11・・・書き込み回路、12・・
・スイッチ回路。 特許出願人 日本電信電話株式会社
Claims (3)
- (1)原画像格納用メモリから表示用メモリに画像を転
送し画像の変換を行なう画像変換処理装置において、予
め前記表示用メモリの各アドレスに対応する前記画像格
納用メモリの列方向の各アドレスをロウアドレスメモリ
、行方向の各アドレスをカラムアドレスメモリに格納し
ておき、表示用メモリの各アドレスに対応する原画像格
納用メモリの行方向のアドレスをロウアドレスメモリ、
列方向のアドレスをカラムアドレスメモリにより発生さ
せ、原画像格納用メモリから表示用メモリにデータを転
送することを特徴とする画像変換処理装置。 - (2)原画像格納用メモリから表示用メモリに画像を転
送し画像の変換を行なう画像変換処理装置において、予
め前記表示用メモリの各アドレスに対応する前記画像格
納用メモリの列方向の各アドレスをロウアドレスメモリ
、行方向の各アドレスをカラムアドレスメモリに格納し
ておき、表示用メモリの各アドレスに対応する原画像格
納用メモリのデータにより、表示用メモリの各アドレス
に対する原画像格納用メモリのアドレスを表示用メモリ
と同一のアドレスとロウ及びカラムアドレスメモリが発
生させるアドレスに切り替え、原画像格納用メモリから
表示用メモリにデータを転送することを特徴とする画像
変換処理装置。 - (3)原画像格納用メモリから表示用メモリに画像を転
送し画像の変換を行なう画像変換処理装置において、予
め前記表示用メモリの各アドレスに対応する前記画像格
納用メモリの列方向の各アドレスをロウアドレスメモリ
、行方向の各アドレスをカラムアドレスメモリに格納し
ておき、ロウ及びカラムアドレスメモリが発生するアド
レスに対応する領域判定用メモリのデータにより、表示
用メモリの各アドレスに対する原画像格納用メモリのア
ドレスを表示用メモリと同一のアドレスとロウ及びカラ
ムアドレスメモリが発生させるアドレスに切り替え、原
画像格納用メモリから表示用メモリにデータを転送する
ことを特徴とする画像変換処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2172777A JPH0462646A (ja) | 1990-07-02 | 1990-07-02 | 画像変換処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2172777A JPH0462646A (ja) | 1990-07-02 | 1990-07-02 | 画像変換処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0462646A true JPH0462646A (ja) | 1992-02-27 |
Family
ID=15948158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2172777A Pending JPH0462646A (ja) | 1990-07-02 | 1990-07-02 | 画像変換処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0462646A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5819491A (en) * | 1996-01-22 | 1998-10-13 | L.B. Plastics Limited | Modular construction elements |
WO2009141848A1 (ja) * | 2008-05-21 | 2009-11-26 | 株式会社アドバンテスト | パターン発生器およびそれを用いたメモリの試験装置 |
-
1990
- 1990-07-02 JP JP2172777A patent/JPH0462646A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5819491A (en) * | 1996-01-22 | 1998-10-13 | L.B. Plastics Limited | Modular construction elements |
WO2009141848A1 (ja) * | 2008-05-21 | 2009-11-26 | 株式会社アドバンテスト | パターン発生器およびそれを用いたメモリの試験装置 |
KR101021727B1 (ko) * | 2008-05-21 | 2011-03-15 | 가부시키가이샤 어드밴티스트 | 패턴 발생기 및 이를 이용한 메모리 시험 장치 |
JP4669089B2 (ja) * | 2008-05-21 | 2011-04-13 | 株式会社アドバンテスト | パターン発生器およびそれを用いたメモリの試験装置 |
US8074134B2 (en) | 2008-05-21 | 2011-12-06 | Advantest Corporation | Pattern generator and memory testing device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2773354B2 (ja) | 特殊効果装置及び特殊効果発生方法 | |
JPS6247786A (ja) | 近傍画像処理専用メモリ | |
JPS62256089A (ja) | 画像処理装置 | |
JPH0310380A (ja) | 画像変換回路 | |
JPS62256088A (ja) | 画像処理装置 | |
JPH0462646A (ja) | 画像変換処理装置 | |
JP3154741B2 (ja) | 画像処理装置及びその方式 | |
CN118014819A (zh) | 图像处理装置、方法、芯片、电子设备及可读存储介质 | |
JPS5822473A (ja) | 画像処理装置 | |
JP4661112B2 (ja) | 画像情報処理装置及び画像情報処理方法 | |
JPS60217387A (ja) | Crt表示装置 | |
JP2917285B2 (ja) | 画像メモリ装置 | |
SU1317474A1 (ru) | Устройство дл масштабировани изображений | |
JP2610817B2 (ja) | アドレス生成装置 | |
JP2558248B2 (ja) | 画像処理装置及び方法 | |
JPS63115227A (ja) | 画面表示アドレス変換装置 | |
JPH06295335A (ja) | 画像データ記憶装置 | |
JPH1153573A (ja) | 3次元画像処理装置及びビデオウィンドウ生成方法 | |
JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
JPH0421189A (ja) | 画像メモリ回路 | |
JPH10124657A (ja) | 並列書込メモリ及び並列書込メモリシステム | |
JPS62175879A (ja) | 2値画像相以変換画素デ−タ発生装置 | |
KR20000054924A (ko) | 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법 | |
JPH02221999A (ja) | 色変換回路 | |
JPH11167621A (ja) | 表示データミキシング装置 |