JPS622363A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS622363A JPS622363A JP14095985A JP14095985A JPS622363A JP S622363 A JPS622363 A JP S622363A JP 14095985 A JP14095985 A JP 14095985A JP 14095985 A JP14095985 A JP 14095985A JP S622363 A JPS622363 A JP S622363A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- scalar
- unit
- arithmetic unit
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は演算装置に関し、特にベクトル演算部とスカラ
ー演算部とを持つ演算装置に関する。
ー演算部とを持つ演算装置に関する。
従来、この種の演算装置は、第５図に示すように複数の
ベクトルパイプＰＬ、Ｐ２を持つベクトル演算部１００
．スカラー演算部５００．メインメモリー６００、ベク
トル演算部１００とスカラー演算部５００とメインメモ
リー６００とを制御する制御部７００から構成され、各
ベクトルパイプＰＬ、Ｐ２は、複数個の要素データを格
納する第１オペランド用のベクトルレジスタ１３０．２
３０と、第２オペランド用のベクトルレジスタ１４０，
２４０と、メインメモリー６００の出力またはベクトル
演算器１５０，２５０の出力のうちから第１オペランド
用のベクトルレジスタ１３０゜２３０の入力を選択する
選択手段１１０，２１０及び第２オペランド用のベクト
ルレジスタ１４０．２４０の入力を選択する選択手段１
２０，２２０と、ベクトルレジスタ１３０．１４０，２
３０，２４０の出力データに対し演算を行なうベクトル
演算ユニット１５０，２５０とから構成される。
ベクトルパイプＰＬ、Ｐ２を持つベクトル演算部１００
．スカラー演算部５００．メインメモリー６００、ベク
トル演算部１００とスカラー演算部５００とメインメモ
リー６００とを制御する制御部７００から構成され、各
ベクトルパイプＰＬ、Ｐ２は、複数個の要素データを格
納する第１オペランド用のベクトルレジスタ１３０．２
３０と、第２オペランド用のベクトルレジスタ１４０，
２４０と、メインメモリー６００の出力またはベクトル
演算器１５０，２５０の出力のうちから第１オペランド
用のベクトルレジスタ１３０゜２３０の入力を選択する
選択手段１１０，２１０及び第２オペランド用のベクト
ルレジスタ１４０．２４０の入力を選択する選択手段１
２０，２２０と、ベクトルレジスタ１３０．１４０，２
３０，２４０の出力データに対し演算を行なうベクトル
演算ユニット１５０，２５０とから構成される。
また、スカラー演算部５００は、第１オペランド用のス
カラーレジスタ５３０と、第２オペランド用のスカラー
レジスタ５４０と、メインメモリー６００の出力または
スカラー演算器５７０の出力のうちから第１オペランド
用のスカラーレジスタ５３０の入力を選択する選択手段
５１０および第２オペランド用のスカラーレジスタ５４
０の人力を選択する選択手段５２０と、スカラーレジス
タ５３０．５４０の出力データに対し演算を行なうスカ
ラー演算ユニット５７０とから構成されていた。
カラーレジスタ５３０と、第２オペランド用のスカラー
レジスタ５４０と、メインメモリー６００の出力または
スカラー演算器５７０の出力のうちから第１オペランド
用のスカラーレジスタ５３０の入力を選択する選択手段
５１０および第２オペランド用のスカラーレジスタ５４
０の人力を選択する選択手段５２０と、スカラーレジス
タ５３０．５４０の出力データに対し演算を行なうスカ
ラー演算ユニット５７０とから構成されていた。
そして、ベクトル演算を行なう場合は、予め選択手段１
１０．１２０，２１０，２２０によって選択されたベク
トル演算データをベクトルレジスタ１３０．１４０．２
３０゜２４０−に格納しておき、制御部７００の制御信
号によってベクトルレジスタ１３０．１４０，２３０．
２４０から順次読出したデータをベクトル演算ユニット
１５Ｑ、２５Ｑで順次演算し、選択手段１１０，２１０
を通ってベクトルレジスタ１３０，２３０に格納するか
又は選択手段１２０゜２２０を通ってベクトルレジスタ
１４０．２４０に格納するという動作を各パイプＰＩ、
Ｐ２同時に行ない、スカラー演算を行なう場合は、予め
選択手段５１０゜５２０によって選択されたデータをス
カラーレジスタ５３０．５４０に格納しておき、制御部
７００の制御信号によってスカラーレジスタ５３０，５
４０から読出したデータをスカラー演算ユニット５７０
で演算し、選択手段５１０を通ってスカラーレジスタ５
３０に格納するか又は選択手段５２０を通ってスカラー
レジスタ５４０に格納するという動作が行なわれていた
。
１０．１２０，２１０，２２０によって選択されたベク
トル演算データをベクトルレジスタ１３０．１４０．２
３０゜２４０−に格納しておき、制御部７００の制御信
号によってベクトルレジスタ１３０．１４０，２３０．
２４０から順次読出したデータをベクトル演算ユニット
１５Ｑ、２５Ｑで順次演算し、選択手段１１０，２１０
を通ってベクトルレジスタ１３０，２３０に格納するか
又は選択手段１２０゜２２０を通ってベクトルレジスタ
１４０．２４０に格納するという動作を各パイプＰＩ、
Ｐ２同時に行ない、スカラー演算を行なう場合は、予め
選択手段５１０゜５２０によって選択されたデータをス
カラーレジスタ５３０．５４０に格納しておき、制御部
７００の制御信号によってスカラーレジスタ５３０，５
４０から読出したデータをスカラー演算ユニット５７０
で演算し、選択手段５１０を通ってスカラーレジスタ５
３０に格納するか又は選択手段５２０を通ってスカラー
レジスタ５４０に格納するという動作が行なわれていた
。
ところで、ベクトルレジスタに格納されたデータに対し
て実行したい演算の種類には各種のものがあり、その中
には例えば割算の如くハードウェア構成が非常に複雑な
演算器を必要とするものもある。然るに、上述した従来
の演算装置は、ベクトル演算部１００とスカラー演算部
５００が独立した構成になっていたので、ベクトルレジ
スタに格納されたデータに対し例えば割算を実行する場
合には、各ベクトルパイプ内の演算ユニット１５０．２
５０にそのような割算器を設けておく必要があり、ハー
ドウェア量が著しく増大するという問題点があった。
て実行したい演算の種類には各種のものがあり、その中
には例えば割算の如くハードウェア構成が非常に複雑な
演算器を必要とするものもある。然るに、上述した従来
の演算装置は、ベクトル演算部１００とスカラー演算部
５００が独立した構成になっていたので、ベクトルレジ
スタに格納されたデータに対し例えば割算を実行する場
合には、各ベクトルパイプ内の演算ユニット１５０．２
５０にそのような割算器を設けておく必要があり、ハー
ドウェア量が著しく増大するという問題点があった。
そこで、第５図の構成において、ハードウェア量の嵩む
演算器はスカラー演算ユニット５７０内にのみ設け、ベ
クトルレジスタに格納されたデータに対しその種の演算
を行ないたい場合、一度ベクトルレジスタからデータを
読出してスカラーレジスタに格納し、スカラー演算によ
って実行することも考えられるが、レジスタ間のデータ
転送に余分な時間がかかり、またベクトル演算命令によ
る実行も困難となって処理速度が低下する為、実用的と
は言えない。
演算器はスカラー演算ユニット５７０内にのみ設け、ベ
クトルレジスタに格納されたデータに対しその種の演算
を行ないたい場合、一度ベクトルレジスタからデータを
読出してスカラーレジスタに格納し、スカラー演算によ
って実行することも考えられるが、レジスタ間のデータ
転送に余分な時間がかかり、またベクトル演算命令によ
る実行も困難となって処理速度が低下する為、実用的と
は言えない。
本発明はこのような従来の問題点を解決したもので、そ
の目的は、スカラー演算ユニット内に設けられた演算器
を使用してベクトルレジスタに格納されたデータに対す
る演算を速やかに実行し得るようにし、もって各ベクト
ルパイプ内にハードウェア量の嵩むような演算器を設け
ずに済む実用的な演算装置を提供することにある。
の目的は、スカラー演算ユニット内に設けられた演算器
を使用してベクトルレジスタに格納されたデータに対す
る演算を速やかに実行し得るようにし、もって各ベクト
ルパイプ内にハードウェア量の嵩むような演算器を設け
ずに済む実用的な演算装置を提供することにある。
本発明の演算装置は上記問題点を解決するために、
複数のベクトルパイプを備えるベクトル演算部とスカラ
ー演算部と両者の演算部を制御する制御部とを含み、前
記ベクトル演算部における各ベクトルパイプは複数個の
要素データを格納する第１および第２オペランド用のベ
クトルレジスタと該ベクトルレジスタから出力された要
素データに対し演算を行なう演算ユニットとを含み、前
記スカラー演算部は第１および第２スカラーレジスタと
演算ユニットと該演算ユニットの出力から前記第１およ
び第２スカラーレジスタの入力を選択する選択手段とを
含む演算装置において、 前記ベクトル演算部の各ベクトルパイプに、自ベクトル
パイプ内の演算ユニットの出力または前記スカラー演算
部内の演算ユニットの出力のうちから自ベクトルパイプ
内の前記第１および第２オペランド用ベクトルレジスタ
へ入力するデータを選択する選択手段を設け、且つ、 前記スカラー演算部に、前記第１および第２スカラーレ
ジスタの出力または前記複数ベクトルパイプ内の第１お
よび第２オペランド用ベクトルレジスタの出力のうちか
ら前記スカラー演算部内の演算ユニットへ入力するデー
タを選択する選択手段を設ける。
ー演算部と両者の演算部を制御する制御部とを含み、前
記ベクトル演算部における各ベクトルパイプは複数個の
要素データを格納する第１および第２オペランド用のベ
クトルレジスタと該ベクトルレジスタから出力された要
素データに対し演算を行なう演算ユニットとを含み、前
記スカラー演算部は第１および第２スカラーレジスタと
演算ユニットと該演算ユニットの出力から前記第１およ
び第２スカラーレジスタの入力を選択する選択手段とを
含む演算装置において、 前記ベクトル演算部の各ベクトルパイプに、自ベクトル
パイプ内の演算ユニットの出力または前記スカラー演算
部内の演算ユニットの出力のうちから自ベクトルパイプ
内の前記第１および第２オペランド用ベクトルレジスタ
へ入力するデータを選択する選択手段を設け、且つ、 前記スカラー演算部に、前記第１および第２スカラーレ
ジスタの出力または前記複数ベクトルパイプ内の第１お
よび第２オペランド用ベクトルレジスタの出力のうちか
ら前記スカラー演算部内の演算ユニットへ入力するデー
タを選択する選択手段を設ける。
スカラー演算ユニット内に設けられた演算器を使用して
ベクトルレジスタに格納されたデータに対し演算を行な
う場合、ベクトル演算部のベクトルレジスタに格納され
た要素データが、スカラー演算部に設けられた選択手段
で順次選択されてスカラー演算ユニットの演算器に直接
入力され、得られた演算結果はベクトル演算部に設けら
れた選択手段で選択されてベクトルレジスタに直接格納
される。
ベクトルレジスタに格納されたデータに対し演算を行な
う場合、ベクトル演算部のベクトルレジスタに格納され
た要素データが、スカラー演算部に設けられた選択手段
で順次選択されてスカラー演算ユニットの演算器に直接
入力され、得られた演算結果はベクトル演算部に設けら
れた選択手段で選択されてベクトルレジスタに直接格納
される。
（実施例〕
第１図は本発明の実施例のブロック図であり、４個のベ
クトルパイプＰ１〜Ｐ４を備えたベクトル演算部１００
．１個のスカラー演算部５００．メインメモリー６００
及び制御部８００と含む。
クトルパイプＰ１〜Ｐ４を備えたベクトル演算部１００
．１個のスカラー演算部５００．メインメモリー６００
及び制御部８００と含む。
ベクトル演算部１００のベクトルパイプＰ１〜Ｐ４の各
々は、第１オペランド用のベクトルレジスタ１３０，２
３０，３３０，４３０と、第２オペランド用のへクトル
レジスタ１４０，２４０，３４０，４４０と、メインメ
モリー６００の出力、ベクトル演算ユニッ） １５０，
２５０，３５０゜４５０の出力またはスカラー演算ユニ
ット５７０ノ出力のうちから第１オペランド用のベクト
ルレジスタ１３０．２３０．３３０．４３０の入力を選
択する選択手段１１０゜２１０．３１０，４１０および
第２オペランド用のベクトルレジスタ１４０．２４０．
３４０．４４０の入力を選択する選択手段１２０，２２
０，３２０，４２０と、ベクトルレジスタ１３０゜１４
０、２３０．２４０．３３０．３４０．４４０．４３０
の出力データに対し演算を行なうベクトル演算ユニ７）
１５０，２５０，３５０゜４５０とから構成される。
々は、第１オペランド用のベクトルレジスタ１３０，２
３０，３３０，４３０と、第２オペランド用のへクトル
レジスタ１４０，２４０，３４０，４４０と、メインメ
モリー６００の出力、ベクトル演算ユニッ） １５０，
２５０，３５０゜４５０の出力またはスカラー演算ユニ
ット５７０ノ出力のうちから第１オペランド用のベクト
ルレジスタ１３０．２３０．３３０．４３０の入力を選
択する選択手段１１０゜２１０．３１０，４１０および
第２オペランド用のベクトルレジスタ１４０．２４０．
３４０．４４０の入力を選択する選択手段１２０，２２
０，３２０，４２０と、ベクトルレジスタ１３０゜１４
０、２３０．２４０．３３０．３４０．４４０．４３０
の出力データに対し演算を行なうベクトル演算ユニ７）
１５０，２５０，３５０゜４５０とから構成される。
このベクトル演算ユニット１５０，２５０，３５０．４
５０には各々複数種の演算器が設けられるが、本実施例
ではハードウェア量の嵩む演算器は含まれていない。
５０には各々複数種の演算器が設けられるが、本実施例
ではハードウェア量の嵩む演算器は含まれていない。
また、スカラー演算部５００は、第１オペランド用のス
カラーレジスタ５３０と、第２オペランド用のスカラー
レジスタ５４０と、メインメモリー６００の出力または
スカラー演算ユニット５７０の出カッうちから第１オペ
ランド用のスカラーレジスタ５３０の入力を選択する選
択手段５１０及び第２オペランド用のスカラーレジスタ
５４０の入力を選択する選択手段５２０と、スカラーレ
ジスタ５３０の出力またはベクトルレジスタ１３０．２
３０．３３０．４３０の出力のうちからスカラー演算ユ
ニット５７０の入力を選択する選択手段５５０と、スカ
ラーレジスタ５４０の出力またはベクトルレジスタ１４
０，２４０，３４０，４４０の出力のうちからスカラー
演算ユニット５７０の入力を選択する選択手段５６０と
、選択手段５５０，５６０で選択されたデータを演算す
るスカラー演算ユニット５７０とから構成される。この
スカラー演算ユニット５７０には複数種の演算器が設け
られるが、本実施例においては、ベクトルレジスタの出
力データに対しても演算を行なう演算器はパイプライン
方式の演算器が採用されている。
カラーレジスタ５３０と、第２オペランド用のスカラー
レジスタ５４０と、メインメモリー６００の出力または
スカラー演算ユニット５７０の出カッうちから第１オペ
ランド用のスカラーレジスタ５３０の入力を選択する選
択手段５１０及び第２オペランド用のスカラーレジスタ
５４０の入力を選択する選択手段５２０と、スカラーレ
ジスタ５３０の出力またはベクトルレジスタ１３０．２
３０．３３０．４３０の出力のうちからスカラー演算ユ
ニット５７０の入力を選択する選択手段５５０と、スカ
ラーレジスタ５４０の出力またはベクトルレジスタ１４
０，２４０，３４０，４４０の出力のうちからスカラー
演算ユニット５７０の入力を選択する選択手段５６０と
、選択手段５５０，５６０で選択されたデータを演算す
るスカラー演算ユニット５７０とから構成される。この
スカラー演算ユニット５７０には複数種の演算器が設け
られるが、本実施例においては、ベクトルレジスタの出
力データに対しても演算を行なう演算器はパイプライン
方式の演算器が採用されている。
制御部８００は、ベクトル演算部１００とスカラー演算
部５００とメインメモリー６００を制御するための各種
の信号を発生するもので、第５図の制御部７００に、ス
カラー演算ユニット５００の演算器を使用してベクトル
演算を行なわせる為の制御機能を付加したものである。
部５００とメインメモリー６００を制御するための各種
の信号を発生するもので、第５図の制御部７００に、ス
カラー演算ユニット５００の演算器を使用してベクトル
演算を行なわせる為の制御機能を付加したものである。
本実施例は上述したように、ベクトルレジスタ１３０、
１４０，２３０，２４０，３３０，３４０，４３０，４
４０の出力を選択手段５５０，５６０により直接にスカ
ラー演算ユニット５７０に入力でき、また、スカラー演
算ユニット５７０の演算結果を選択手段１１０，１２０
，２１０，２２０，３１０，３２０゜４１０．４２０に
より直接にベクトルレジスタ１３０，１４０゜２３０．
２４０，３３０，３４０，４３０．４４０に入力できる
ように構成した為、ベクトル演算命令により、ベクトル
レジスタに格納されたデータに対しスカラー演算ユニッ
ト５７０の演算器で演算を行なわせ、その演算結果を元
のベクトルレジスタに格納するといった演算が可能とな
る。
１４０，２３０，２４０，３３０，３４０，４３０，４
４０の出力を選択手段５５０，５６０により直接にスカ
ラー演算ユニット５７０に入力でき、また、スカラー演
算ユニット５７０の演算結果を選択手段１１０，１２０
，２１０，２２０，３１０，３２０゜４１０．４２０に
より直接にベクトルレジスタ１３０，１４０゜２３０．
２４０，３３０，３４０，４３０．４４０に入力できる
ように構成した為、ベクトル演算命令により、ベクトル
レジスタに格納されたデータに対しスカラー演算ユニッ
ト５７０の演算器で演算を行なわせ、その演算結果を元
のベクトルレジスタに格納するといった演算が可能とな
る。
第２図および第３図は、スカラー演算器５７０に設けら
れた演算器を使用してベクトルレジスタに格納されたデ
ータに対しベクトル演算を行なわせた際のタイムチャー
トであり、以下各図を参照して本実施例の演算装置の使
用例を説明する。なお、ここで例にあげるベクトル演算
は要素数が８で、演算結果を第１オペランド用のベクト
ルレジスタに書き込むものとする。また、ベクトルレジ
スタ１３０、１４０に要素０と４の第１オペランド（１
０） 。
れた演算器を使用してベクトルレジスタに格納されたデ
ータに対しベクトル演算を行なわせた際のタイムチャー
トであり、以下各図を参照して本実施例の演算装置の使
用例を説明する。なお、ここで例にあげるベクトル演算
は要素数が８で、演算結果を第１オペランド用のベクト
ルレジスタに書き込むものとする。また、ベクトルレジ
スタ１３０、１４０に要素０と４の第１オペランド（１
０） 。
（１４）と第２オペランド（２０）、 （２４）が格
納され、同様にベクトルレジスタ２３０，２４０に要素
ｌと５の第１オペランド（１１） 、 （１５）と第
２オペランド（２１）、（２５）、ベクトルレジスタ３
３０．３４０に要素２と６の第１オペランド（１２）、
（１６）と第２オペランド（２２）。
納され、同様にベクトルレジスタ２３０，２４０に要素
ｌと５の第１オペランド（１１） 、 （１５）と第
２オペランド（２１）、（２５）、ベクトルレジスタ３
３０．３４０に要素２と６の第１オペランド（１２）、
（１６）と第２オペランド（２２）。
（２６）、ベクトルレジスタ４３０．４４０に要素３と
７の第１オペランド（１３）、 （１７）と第２オペ
ランド（２３）、 （２７）が格納されているとする
。
７の第１オペランド（１３）、 （１７）と第２オペ
ランド（２３）、 （２７）が格納されているとする
。
ベクトル演算命令が来ると、制御部８００は、ベクトル
レジスタ１３０．１４０から要素０を取り出し、選択手
段５５０．５６０によってこの要素０のデータを選択さ
せ、スカラー演算ユニット５７０によって演算させる。
レジスタ１３０．１４０から要素０を取り出し、選択手
段５５０．５６０によってこの要素０のデータを選択さ
せ、スカラー演算ユニット５７０によって演算させる。
なお、使用する演算器は制御部８００から別途与えられ
る信号で指定される。次に制御部８００は、この要素Ｏ
の結果を選択手段１１０によって選択させ、ベクトルレ
ジスタ１３０に格納させる。
る信号で指定される。次に制御部８００は、この要素Ｏ
の結果を選択手段１１０によって選択させ、ベクトルレ
ジスタ１３０に格納させる。
スカラー演算ユニット５７０で使用する演算器がパイプ
ライン構成になっているとすると、制御部８００は、選
択手段５５０，５６０によって要素０のデータを選択さ
せた次のタイミングでベクトルレジスタ２３０．２４０
から要素１のデータを取り出して選択手段５５０，５６
０に選択させ、次のタイミングでベクトルレジスタ３３
０，３４０から要素２のデータを取り出して選択手段５
５０，５６０に選択させ、次のタイミングでベクトルレ
ジスタ４３０．４４０から要素３のデータを取り出して
選択手段５５０．５６０に選択させ、次のタイミングで
ベクトルレジスタ１３０．１４０から要素４のデータを
取り出して選択手段５５０，５６０で選択させ、以下順
次要素７までデータの取り出しと選択を制御する。
ライン構成になっているとすると、制御部８００は、選
択手段５５０，５６０によって要素０のデータを選択さ
せた次のタイミングでベクトルレジスタ２３０．２４０
から要素１のデータを取り出して選択手段５５０，５６
０に選択させ、次のタイミングでベクトルレジスタ３３
０，３４０から要素２のデータを取り出して選択手段５
５０，５６０に選択させ、次のタイミングでベクトルレ
ジスタ４３０．４４０から要素３のデータを取り出して
選択手段５５０．５６０に選択させ、次のタイミングで
ベクトルレジスタ１３０．１４０から要素４のデータを
取り出して選択手段５５０，５６０で選択させ、以下順
次要素７までデータの取り出しと選択を制御する。
選択手段５５０，５６０によって選択されたデータは、
スカラー演算ユニット５７０内の演算器によってパイプ
ライン処理されて次々に出力されるので、制御部８００
は、要素Ｏと４の演算結果は選択手段１１０を通してベ
クトルレジスタ１３０に、要素１と５の演算結果は選択
手段２１０を通してベクトルレジスタ２３０に、要素２
と６の演算結果は選択手段３１０を通してベクトルレジ
スタ３３０に、要素３と７の演算結果は選択手段４１０
を通してベクトルレジスタ４３０にそれぞれ格納させる
。
スカラー演算ユニット５７０内の演算器によってパイプ
ライン処理されて次々に出力されるので、制御部８００
は、要素Ｏと４の演算結果は選択手段１１０を通してベ
クトルレジスタ１３０に、要素１と５の演算結果は選択
手段２１０を通してベクトルレジスタ２３０に、要素２
と６の演算結果は選択手段３１０を通してベクトルレジ
スタ３３０に、要素３と７の演算結果は選択手段４１０
を通してベクトルレジスタ４３０にそれぞれ格納させる
。
尚、命令の与え方によって演算結果を第２オペランド用
ベクトルレジスタ１４０，２４０，３４０，４４０に格
納することもできることは勿論のことである。
ベクトルレジスタ１４０，２４０，３４０，４４０に格
納することもできることは勿論のことである。
この演算装置では、ベクトル演算器１５０，２５０，３
５０゜４５０にある演算器を用いたベクトル演算につい
ては従来と同様に行なえ、またスカラー演算のときはス
カラーレジスタ５３０，５４０の出力データを選択手段
５５０，５６０で選択してスカラー演算器５７０で演算
し、演算結果を選択手段５１０を通してスカラーレジス
タ５３０に格納するか又は選択手段５２０を通してスカ
ラーレジスタ５４０に格納するという動作が制御部８０
０で制御される。
５０゜４５０にある演算器を用いたベクトル演算につい
ては従来と同様に行なえ、またスカラー演算のときはス
カラーレジスタ５３０，５４０の出力データを選択手段
５５０，５６０で選択してスカラー演算器５７０で演算
し、演算結果を選択手段５１０を通してスカラーレジス
タ５３０に格納するか又は選択手段５２０を通してスカ
ラーレジスタ５４０に格納するという動作が制御部８０
０で制御される。
第４図は制御部８００の実施例の要部ブロック図であり
、命令制御部８０１と、ベクトル演算制御部８０２と、
スカラー演算制御部８０３とを含む。
、命令制御部８０１と、ベクトル演算制御部８０２と、
スカラー演算制御部８０３とを含む。
同図において、命令制御部８０１は、与えられた演算命
令を解読し、それが第１図のベクトル演算部１００のみ
を用いるベクトル演算命令或いはスカラー演算部５００
を用いるベクトル演算命令のときは必要な情報と共に制
御を解読部８１１に与え、スカラー演算部５００のみを
用いるスカラー演算命令のときは必要な情報と共に制御
をスカラー演算制御部８０３に渡す。スカラー演算制御
部８０３の制御は従来と同様であり、第１図の選択手段
５１０，５２０゜５５０ 、５６０の選択制御信号、ス
カラーレジスタ５３０゜５４０の書き込み、読出し制御
信号、スカラー演算ユニット５７０で使用する演算器の
指定および演算の開始、終了信号をそれぞれセレクタ８
０４を介してスカラー演算部５００に送出する。
令を解読し、それが第１図のベクトル演算部１００のみ
を用いるベクトル演算命令或いはスカラー演算部５００
を用いるベクトル演算命令のときは必要な情報と共に制
御を解読部８１１に与え、スカラー演算部５００のみを
用いるスカラー演算命令のときは必要な情報と共に制御
をスカラー演算制御部８０３に渡す。スカラー演算制御
部８０３の制御は従来と同様であり、第１図の選択手段
５１０，５２０゜５５０ 、５６０の選択制御信号、ス
カラーレジスタ５３０゜５４０の書き込み、読出し制御
信号、スカラー演算ユニット５７０で使用する演算器の
指定および演算の開始、終了信号をそれぞれセレクタ８
０４を介してスカラー演算部５００に送出する。
解読部８１１は、受信した情報がベクトル演算部１００
のみを用いるベクトル演算命令であるときは、ベクトル
長をベクトル長レジスタ８１１にセントした後、演算器
制御部８０６とタイミング制御部８０７を起動し、セレ
クタ８１０をタイミング制御部８０７側に切り換える。
のみを用いるベクトル演算命令であるときは、ベクトル
長をベクトル長レジスタ８１１にセントした後、演算器
制御部８０６とタイミング制御部８０７を起動し、セレ
クタ８１０をタイミング制御部８０７側に切り換える。
これにより、演算制御部８０６はベクトル演算部１００
の各演算器の開始、終了制御を開始し、タイミング制御
部８０７はベクトル演算部１００内の選択手段、ベクト
ルレジスタ等の制御を開始し、ベクトル演算部１００の
みを用いる従来と同様な制御が実行される。
の各演算器の開始、終了制御を開始し、タイミング制御
部８０７はベクトル演算部１００内の選択手段、ベクト
ルレジスタ等の制御を開始し、ベクトル演算部１００の
みを用いる従来と同様な制御が実行される。
一方、解読部８１１は、受信した情報が前述したスカラ
ー演算部５００の演算器を使用したベクトル演算命令で
あるときは、ベクトル長をベクトル長レジスタ８０５に
セントした後、演算器制御部８０９とタイミング制御部
８０８を起動し、セレクタ８１０をタイミング制御部８
０８側に切り換える。これにより、演算制御部８０９か
らスカラー演算制御部８０３に対しベクトル演算が使用
している演算器を使用しないよう通知が発せられると共
に、セレクタ８０４がベクトル演算制御部８０２側に切
換えられ、演算制御部８０９からセレクタ８０４を介し
てスカラー演算部５００の演算ユニッ） ５７０で使用
する演算器の指定および演算の開始、終了制御信号等が
送出され、また、タイミング制御部８０８からセレクタ
８１０を介してベクトル演算部１００にベクトルレジス
タの書込み、読出し制御信号１選択手段の選択信号等が
送出されると共にセレクタ８０４を介してスカラー演算
部５００の選択手段の選択信号が送出される。
ー演算部５００の演算器を使用したベクトル演算命令で
あるときは、ベクトル長をベクトル長レジスタ８０５に
セントした後、演算器制御部８０９とタイミング制御部
８０８を起動し、セレクタ８１０をタイミング制御部８
０８側に切り換える。これにより、演算制御部８０９か
らスカラー演算制御部８０３に対しベクトル演算が使用
している演算器を使用しないよう通知が発せられると共
に、セレクタ８０４がベクトル演算制御部８０２側に切
換えられ、演算制御部８０９からセレクタ８０４を介し
てスカラー演算部５００の演算ユニッ） ５７０で使用
する演算器の指定および演算の開始、終了制御信号等が
送出され、また、タイミング制御部８０８からセレクタ
８１０を介してベクトル演算部１００にベクトルレジス
タの書込み、読出し制御信号１選択手段の選択信号等が
送出されると共にセレクタ８０４を介してスカラー演算
部５００の選択手段の選択信号が送出される。
以上説明したように、本発明によれば、スカラー演算部
のスカラーレジスタの出力またはベクトルレジスタの出
力のうちからスカラー演算部の演算ユニットの入力を選
択する選択手段と、ベクトル演算ユニットの出力または
スカラー演算ユニットの出力のうちからベクトルレジス
タの入力を選択する選択手段とを設け、ベクトルレジス
タの出力を直接にスカラー演算ユニットに入力でき、ま
たスカラー演算ユニットの出力をベクトルレジスタに直
接入力できるように構成したため、スカラー演算ユニッ
トに設けられた演算器を使用してベクトルレジスタに格
納されたデータに対し演算を行なわせ、その結果をベク
トルレジスタに戻すといった演算を速やかに行なわせる
ことが可能となる効果がある。従って、ベクトル演算部
の各ベクトルパイプ内にハードウェア量の嵩む演算器を
個別に設けずにスカラー演算ユニットに設けておくよう
な構成にしても演算速度としては充分に実用的なものが
得られ、ハードウェア量の少ない演算装置が実現できる
利点がある。特に、実施例に示すようにスカラー演算ユ
ニットの演算器のうちベクトルレジスタの演算に使用す
る演算器を少なくともパイプライン方式の演算器構成と
すれば、より充分な性能を上げることができる。
のスカラーレジスタの出力またはベクトルレジスタの出
力のうちからスカラー演算部の演算ユニットの入力を選
択する選択手段と、ベクトル演算ユニットの出力または
スカラー演算ユニットの出力のうちからベクトルレジス
タの入力を選択する選択手段とを設け、ベクトルレジス
タの出力を直接にスカラー演算ユニットに入力でき、ま
たスカラー演算ユニットの出力をベクトルレジスタに直
接入力できるように構成したため、スカラー演算ユニッ
トに設けられた演算器を使用してベクトルレジスタに格
納されたデータに対し演算を行なわせ、その結果をベク
トルレジスタに戻すといった演算を速やかに行なわせる
ことが可能となる効果がある。従って、ベクトル演算部
の各ベクトルパイプ内にハードウェア量の嵩む演算器を
個別に設けずにスカラー演算ユニットに設けておくよう
な構成にしても演算速度としては充分に実用的なものが
得られ、ハードウェア量の少ない演算装置が実現できる
利点がある。特に、実施例に示すようにスカラー演算ユ
ニットの演算器のうちベクトルレジスタの演算に使用す
る演算器を少なくともパイプライン方式の演算器構成と
すれば、より充分な性能を上げることができる。
第１図は本発明の実施例のブロック図、第２図および第
３図は第１図に示した演算装置の動作の一例を説明する
ために用いるタイムチャート、 第４図は制御部８００の実施例のブロック図および、 第５図は従来の演算装置のプロ、り図である。 図において、１００はベクトル演算部、１１０．１２０
゜２１０．２２０，３１０，３２０，４１０，４２０，
５１０，５２０，５５０，５６０は選択手段、１３０．
１４０．２３０．２４０．３３０．３４０．４３０．４
４０はベクトルレジスタ、１５０，２５０，５５０，５
６０はベクトル演算ユニット、５００はスカラー演算部
、５３０，５４０はスカラーレジスタ、５７０はスカラ
ー演算ユニット、６００はメインメモリー、７００，８
００は制御部である。 １３０の出力 １ｏ１４ １Ｊ４０の出力 ｎ 第１図の動作説明図 第２図 ５７０の出力 ０１ ２３４５６７第１図の動
作説明図 第３図 手続補正書（自発） ６１．９．１０
３図は第１図に示した演算装置の動作の一例を説明する
ために用いるタイムチャート、 第４図は制御部８００の実施例のブロック図および、 第５図は従来の演算装置のプロ、り図である。 図において、１００はベクトル演算部、１１０．１２０
゜２１０．２２０，３１０，３２０，４１０，４２０，
５１０，５２０，５５０，５６０は選択手段、１３０．
１４０．２３０．２４０．３３０．３４０．４３０．４
４０はベクトルレジスタ、１５０，２５０，５５０，５
６０はベクトル演算ユニット、５００はスカラー演算部
、５３０，５４０はスカラーレジスタ、５７０はスカラ
ー演算ユニット、６００はメインメモリー、７００，８
００は制御部である。 １３０の出力 １ｏ１４ １Ｊ４０の出力 ｎ 第１図の動作説明図 第２図 ５７０の出力 ０１ ２３４５６７第１図の動
作説明図 第３図 手続補正書（自発） ６１．９．１０
Claims (1)
- 【特許請求の範囲】 複数のベクトルパイプを備えるベクトル演算部とスカラ
ー演算部と両者の演算部を制御する制御部とを含み、前
記ベクトル演算部における各ベクトルパイプは複数個の
要素データを格納する第１および第２オペランド用のベ
クトルレジスタと該ベクトルレジスタから出力された要
素データに対し演算を行なう演算ユニットとを含み、前
記スカラー演算部は第１および第２スカラーレジスタと
演算ユニットと該演算ユニットの出力から前記第１およ
び第２スカラーレジスタの入力を選択する選択手段とを
含む演算装置において、 前記ベクトル演算部の各ベクトルパイプに、自ベクトル
パイプ内の演算ユニットの出力または前記スカラー演算
部内の演算ユニットの出力のうちから自ベクトルパイプ
内の前記第１および第２オペランド用ベクトルレジスタ
へ入力するデータを選択する選択手段を設け、且つ、 前記スカラー演算部に、前記第１および第２スカラーレ
ジスタの出力または前記複数ベクトルパイプ内の第１お
よび第２オペランド用ベクトルレジスタの出力のうちか
ら前記スカラー演算部内の演算ユニットへ入力するデー
タを選択する選択手段を設けたことを特徴とする演算装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14095985A JPS622363A (ja) | 1985-06-27 | 1985-06-27 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14095985A JPS622363A (ja) | 1985-06-27 | 1985-06-27 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622363A true JPS622363A (ja) | 1987-01-08 |
Family
ID=15280793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14095985A Pending JPS622363A (ja) | 1985-06-27 | 1985-06-27 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0398163A (ja) * | 1989-09-11 | 1991-04-23 | Koufu Nippon Denki Kk | ベクトルデータ処理装置 |
| JP2008165279A (ja) * | 2006-12-27 | 2008-07-17 | Nec Computertechno Ltd | ベクトル演算装置及びその方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58181165A (ja) * | 1982-04-16 | 1983-10-22 | Hitachi Ltd | ベクトル演算プロセツサ |
| JPS59114677A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | ベクトル処理装置 |
-
1985
- 1985-06-27 JP JP14095985A patent/JPS622363A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58181165A (ja) * | 1982-04-16 | 1983-10-22 | Hitachi Ltd | ベクトル演算プロセツサ |
| JPS59114677A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | ベクトル処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0398163A (ja) * | 1989-09-11 | 1991-04-23 | Koufu Nippon Denki Kk | ベクトルデータ処理装置 |
| JP2008165279A (ja) * | 2006-12-27 | 2008-07-17 | Nec Computertechno Ltd | ベクトル演算装置及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02161524A (ja) | パイプラインコンピュータに使用する分岐システムとその動作方法 | |
| JPS6313215B2 (ja) | ||
| JPS6351287B2 (ja) | ||
| JP3237858B2 (ja) | 演算装置 | |
| JP3004108B2 (ja) | 情報処理装置 | |
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| JPH09237184A (ja) | 命令実行方法および命令実行装置 | |
| JPS622363A (ja) | 演算装置 | |
| JPS6265133A (ja) | 命令先取り装置 | |
| JPH1091432A (ja) | プログラム実行方法およびプログラム実行装置 | |
| JP2741717B2 (ja) | ベクトル処理装置 | |
| JPH0224721A (ja) | プログラム制御装置 | |
| JP2925842B2 (ja) | パイプライン処理装置 | |
| JPS60250438A (ja) | 情報処理装置 | |
| JP3088956B2 (ja) | 演算装置 | |
| JPH0218732B2 (ja) | ||
| JPH03222043A (ja) | マイクロプロセッサおよびそのプログラム開発装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JP2761324B2 (ja) | 高速演算処理方式 | |
| JPH04276827A (ja) | パイプライン処理装置 | |
| JPH0619705A (ja) | パイプライン制御方式 | |
| JPH0634205B2 (ja) | ベクトル演算処理装置 | |
| JPH0683624A (ja) | プロセッサの制御方法およびプロセッサ | |
| JPH02158847A (ja) | マイクロプロセツサ | |
| JPS63292232A (ja) | マイクロプログラム制御装置 |