JPS628530A - 電子装置の実装方法 - Google Patents
電子装置の実装方法Info
- Publication number
- JPS628530A JPS628530A JP60147838A JP14783885A JPS628530A JP S628530 A JPS628530 A JP S628530A JP 60147838 A JP60147838 A JP 60147838A JP 14783885 A JP14783885 A JP 14783885A JP S628530 A JPS628530 A JP S628530A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- circuit board
- element chip
- sealed
- powder resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子装置の実装方法に関し、特に半導体素子チ
ップを樹脂封止する方法に関する。
ップを樹脂封止する方法に関する。
従来、集積回路装置等の半導体素子チップを回路基板に
実装する方法として、回路基板に素子チップを固着しか
つ電気的接続を行った後、素子チップ等を直接成形内に
セットしてトランスファー成形により樹脂封止する方法
、或いは同様に素子チップを固着および電気接続した上
でチップを囲むように封止枠を取着し、その後この封止
枠内に熱硬化性樹脂を滴下して硬化させる枠ボフテング
方法、更には樹脂をスクリーン印刷する方法等が用いら
れている。
実装する方法として、回路基板に素子チップを固着しか
つ電気的接続を行った後、素子チップ等を直接成形内に
セットしてトランスファー成形により樹脂封止する方法
、或いは同様に素子チップを固着および電気接続した上
でチップを囲むように封止枠を取着し、その後この封止
枠内に熱硬化性樹脂を滴下して硬化させる枠ボフテング
方法、更には樹脂をスクリーン印刷する方法等が用いら
れている。
しかしながら、前者のトランスファー成形法では封止形
状が小さく出来ることから小型電子装置の封止法に通し
てい、るが、トランスファー成形機および成形型等の特
別な設備を必要とし、かつ成形型内への回路基板の搬入
、搬出等の工数が必要であり、しかも成形後にパリ取り
工程も必要とされる等、工数が多くかつ高価格になると
いう問題がある。
状が小さく出来ることから小型電子装置の封止法に通し
てい、るが、トランスファー成形機および成形型等の特
別な設備を必要とし、かつ成形型内への回路基板の搬入
、搬出等の工数が必要であり、しかも成形後にパリ取り
工程も必要とされる等、工数が多くかつ高価格になると
いう問題がある。
また、最後のスクリーン印刷法（特開昭５８−２０７６
４３号）では、スクリーン印刷時の圧力で電気的接続を
行っている金属細線が切断され或いは短絡され、更に素
子チップが損傷される等電子装置の信頼性が低下される
という問題がある。
４３号）では、スクリーン印刷時の圧力で電気的接続を
行っている金属細線が切断され或いは短絡され、更に素
子チップが損傷される等電子装置の信頼性が低下される
という問題がある。
このため、特別の設備を必要とせず、かつ電子装置の信
頼性を低下することが少ない枠ポツテング法が、安価で
かつ小型の電子装置に用いられている。例えば、第２図
（ａ）〜（ｃ）は従来のこの種の方法の一例であり、先
ず同図（ａ）のように、回路基板２１表面に半導体素子
チップ２２を固着した後、回路基板２１表面に設けた金
属薄膜配線２３と素子チップ２２とを金属細線２４で電
気的に接続する。そして、素子チップ２２等を液状樹脂
２５でプリコートした後、素子チップ２２等を囲むよう
に封止枠２６を取着する。
頼性を低下することが少ない枠ポツテング法が、安価で
かつ小型の電子装置に用いられている。例えば、第２図
（ａ）〜（ｃ）は従来のこの種の方法の一例であり、先
ず同図（ａ）のように、回路基板２１表面に半導体素子
チップ２２を固着した後、回路基板２１表面に設けた金
属薄膜配線２３と素子チップ２２とを金属細線２４で電
気的に接続する。そして、素子チップ２２等を液状樹脂
２５でプリコートした後、素子チップ２２等を囲むよう
に封止枠２６を取着する。
その上で、同図（ｂ）のように、この封止枠２６内に封
止用の液状樹脂２７を滴下し、同図（ｃ）のように封止
枠２６で周囲を規制した状態で液状樹脂を硬化させるこ
とにより、封止を完成している。
止用の液状樹脂２７を滴下し、同図（ｃ）のように封止
枠２６で周囲を規制した状態で液状樹脂を硬化させるこ
とにより、封止を完成している。
〔発明が解決しようとする問題点〕
上述した従来の枠ポツテング法では、前述のように特別
の設備を要せず、手軽に行えるという利点を有するもの
の、回路基板上に封止枠を取着するためのスペースが必
要とされるため、全体として封止寸法が大きくなり、例
えば電子腕時計のように特に小型化が要求される電子装
置の封止には適さないという問題がある。
の設備を要せず、手軽に行えるという利点を有するもの
の、回路基板上に封止枠を取着するためのスペースが必
要とされるため、全体として封止寸法が大きくなり、例
えば電子腕時計のように特に小型化が要求される電子装
置の封止には適さないという問題がある。
本発明の電子装置の封止方法は、封止形状を小さくしか
も簡単で安価に樹脂封止を行うために、素子チップを含
む回路基板上に熱硬化性の粉体樹脂を一様な厚さに堆積
する工程と、封止を行う回路基板箇所上の前記粉体樹脂
を選択的に加熱して溶融硬化させる工程と、残存する粉
体樹脂を除去する工程とを含む方法としている。
も簡単で安価に樹脂封止を行うために、素子チップを含
む回路基板上に熱硬化性の粉体樹脂を一様な厚さに堆積
する工程と、封止を行う回路基板箇所上の前記粉体樹脂
を選択的に加熱して溶融硬化させる工程と、残存する粉
体樹脂を除去する工程とを含む方法としている。
次に、本発明を図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明方法の一実施例を工程順
に説明する断面図であり、先ず、同図（ａ）のように、
セラミックやエポキシ等の絶縁性回路基板１上に半導体
素子チップ２を固着し、回路基板１表面に設けた金属薄
膜配線３と素子チップ２とをアルミニウムや金等の金属
細線４で電気的に接続する。そして、これら素子チン、
プ２や金属細線４を覆うように、液状樹脂５を滴下し、
所謂プリコートを形成している。その上で、回路基板１
の上面に粉体樹脂６を３００〜２０００μｍの一様な厚
さで堆積させる。この粉体樹脂６は、エポキシ検出樹脂
が主に使用でき、１５０〜２００℃付近で溶融し、その
後冷却すると固体となり硬化する熱硬化性のものが用い
られる。
に説明する断面図であり、先ず、同図（ａ）のように、
セラミックやエポキシ等の絶縁性回路基板１上に半導体
素子チップ２を固着し、回路基板１表面に設けた金属薄
膜配線３と素子チップ２とをアルミニウムや金等の金属
細線４で電気的に接続する。そして、これら素子チン、
プ２や金属細線４を覆うように、液状樹脂５を滴下し、
所謂プリコートを形成している。その上で、回路基板１
の上面に粉体樹脂６を３００〜２０００μｍの一様な厚
さで堆積させる。この粉体樹脂６は、エポキシ検出樹脂
が主に使用でき、１５０〜２００℃付近で溶融し、その
後冷却すると固体となり硬化する熱硬化性のものが用い
られる。
次いで、同図（ｂ）のように、封止を行う箇所、即ち素
子チップ２を含むできるだけ狭い領域上にレーザ光線や
赤外線等７を選択的に照射する。これにより、前記粉体
樹脂６は選択的に加熱されて溶融される。この時、溶融
した液状の樹脂８は、周辺に拡がろうとするが、前工程
で加熱されていない部分は樹脂６が粉体の状態に保たれ
ているので、溶融部分との境界の粉体樹脂が封止枠の役
目をしてその拡がりを防止する。
子チップ２を含むできるだけ狭い領域上にレーザ光線や
赤外線等７を選択的に照射する。これにより、前記粉体
樹脂６は選択的に加熱されて溶融される。この時、溶融
した液状の樹脂８は、周辺に拡がろうとするが、前工程
で加熱されていない部分は樹脂６が粉体の状態に保たれ
ているので、溶融部分との境界の粉体樹脂が封止枠の役
目をしてその拡がりを防止する。
しかる上で、樹脂８の硬化を待って残存する粉体樹脂５
を除去し、仕上げ加熱を行なえば、同図（ｃ）のように
、硬化された樹脂９による封止が完成される。
を除去し、仕上げ加熱を行なえば、同図（ｃ）のように
、硬化された樹脂９による封止が完成される。
したがって、この方法では粉体樹脂６に封止枠の機能を
持たせて液状とされた熱硬化性樹脂８の周辺への拡がり
を規制しているので、素子チップの周囲に別部材の封止
枠を取着する必要はなく、そのための工程および回路基
板１上のスペースは不要となる。また、粉体樹脂６に光
を選択的に照射する等して選択的な加熱を行うだけで自
己整合的に封止枠を構成でき、以下液状樹脂を滴下する
だけでよいので、特別な装置を必要とすることもない。
持たせて液状とされた熱硬化性樹脂８の周辺への拡がり
を規制しているので、素子チップの周囲に別部材の封止
枠を取着する必要はなく、そのための工程および回路基
板１上のスペースは不要となる。また、粉体樹脂６に光
を選択的に照射する等して選択的な加熱を行うだけで自
己整合的に封止枠を構成でき、以下液状樹脂を滴下する
だけでよいので、特別な装置を必要とすることもない。
これにより、小さな電子装置の封止を容易にかつ安価に
行うことができる。
行うことができる。
ここで、前記実施例では１個の素子チップを実装する場
合を説明したが、混成ｒｃのように、複数個のＩＣチッ
プ、抵抗、コンデンサ、コイル等を搭載した回路基板を
樹脂封止する場合にも同様に適用することができる。
合を説明したが、混成ｒｃのように、複数個のＩＣチッ
プ、抵抗、コンデンサ、コイル等を搭載した回路基板を
樹脂封止する場合にも同様に適用することができる。
以上説明したように本発明は、素子チップを含む回路基
板上に粉体樹脂を一様な厚さに堆積する工程と、封止を
行う回路基板箇所上の前記粉体樹脂を選択的に加熱して
溶融硬化させる工程と、残存する粉体樹脂を除去する工
程とを含んでいるので、粉体樹脂の封止枠機能によって
特別に封止枠を設けることなく液状樹脂の周辺への拡が
りを規制でき、特別な装置を要することなく、少ない工
程でかつ容易に樹脂封止を行うことができ、電子装置を
小型にかつ安価に封止−することができる。
板上に粉体樹脂を一様な厚さに堆積する工程と、封止を
行う回路基板箇所上の前記粉体樹脂を選択的に加熱して
溶融硬化させる工程と、残存する粉体樹脂を除去する工
程とを含んでいるので、粉体樹脂の封止枠機能によって
特別に封止枠を設けることなく液状樹脂の周辺への拡が
りを規制でき、特別な装置を要することなく、少ない工
程でかつ容易に樹脂封止を行うことができ、電子装置を
小型にかつ安価に封止−することができる。
第１図（ａ）〜（ｃ）は本発明方法を工程順に説明する
ための断面図、第２図（ａ）〜（Ｃ）は従来方法を工程
順に説明するための断面図である。 １．２１・・・回路基板、２．２２・・・半導体素子チ
ップ、３，２３・・・金属薄膜配線、４，２４・・・金
属細線、５，２５・・・プリコート、６・・・熱硬化性
の粉体樹脂、７・・・レーザ光線、８・・・溶融した液
状樹脂、９・・・硬化した樹脂、２６・・・封止枠、２
７・・・液状樹脂１図（ａ） 第１図（Ｃ）
ための断面図、第２図（ａ）〜（Ｃ）は従来方法を工程
順に説明するための断面図である。 １．２１・・・回路基板、２．２２・・・半導体素子チ
ップ、３，２３・・・金属薄膜配線、４，２４・・・金
属細線、５，２５・・・プリコート、６・・・熱硬化性
の粉体樹脂、７・・・レーザ光線、８・・・溶融した液
状樹脂、９・・・硬化した樹脂、２６・・・封止枠、２
７・・・液状樹脂１図（ａ） 第１図（Ｃ）
Claims (1)
- １、半導体素子チップを回路基板上に固着し所定の電気
的接続を行った上で、この素子チップ等を樹脂封止する
電子装置の実装方法において、前記素子チップを含む回
路基板上に熱硬化性の粉体樹脂を一様な厚さに堆積する
工程と、封止を行う回路基板箇所上の前記粉体樹脂を選
択的に加熱して溶融硬化させる工程と、残存する粉体樹
脂を除去する工程とを含むことを特徴とする電子装置の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147838A JPS628530A (ja) | 1985-07-04 | 1985-07-04 | 電子装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147838A JPS628530A (ja) | 1985-07-04 | 1985-07-04 | 電子装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628530A true JPS628530A (ja) | 1987-01-16 |
Family
ID=15439391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147838A Pending JPS628530A (ja) | 1985-07-04 | 1985-07-04 | 電子装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628530A (ja) |
-
1985
- 1985-07-04 JP JP60147838A patent/JPS628530A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5863815A (en) | Method of manufacturing semiconductor device | |
| US7517722B2 (en) | Method of producing a universal semiconductor housing with precrosslinked plastic embedding compounds | |
| JP3514101B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| US10867158B2 (en) | Process for making a fingerprint sensor package module and the fingerprint sensor package module made thereby | |
| KR20140095406A (ko) | 플립칩 부품의 수지 밀봉 방법 | |
| JPS628531A (ja) | 電子装置の実装方法 | |
| JPS628530A (ja) | 電子装置の実装方法 | |
| JPH07302808A (ja) | 電子部材のコーティング方法 | |
| JPH0290658A (ja) | 高密度実装回路装置 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JPS6230353A (ja) | 樹脂封止用回路基板 | |
| JPH03157959A (ja) | 実装構造及び製造方法 | |
| JPH0888464A (ja) | フリップチップ実装方法 | |
| JPH0350853A (ja) | 半導体装置の半田塗布方法 | |
| JPS6244851B2 (ja) | ||
| JP2606858B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01133328A (ja) | 半導体素子の封止方法 | |
| JPS62248228A (ja) | 混成集積回路の製造方法 | |
| JPH05109929A (ja) | 半導体の封止方法 | |
| JP3233990B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5891663A (ja) | 半導体装置およびその製造方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP2705566B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59144146A (ja) | 混成集積回路装置の製造方法 |