JPS6284918A - Machining condition detecting method and its device for electric discharge machine - Google Patents
Machining condition detecting method and its device for electric discharge machineInfo
- Publication number
- JPS6284918A JPS6284918A JP22279385A JP22279385A JPS6284918A JP S6284918 A JPS6284918 A JP S6284918A JP 22279385 A JP22279385 A JP 22279385A JP 22279385 A JP22279385 A JP 22279385A JP S6284918 A JPS6284918 A JP S6284918A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- machining
- discharge
- detection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔発明の分野〕
この発明はコンデンサ放電回路を有する放電加工装置の
加工状態検出方法及びその装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a machining state detection method and apparatus for an electrical discharge machining apparatus having a capacitor discharge circuit.
従来の、放電回路にコンデンサを有ざない形のいわゆる
非蓄勢式の放電加工装置では加工状態を有効に検出可能
な加工状態検出装置が備えられている。この例としては
、トランジスタスイッチ回路を介して極間に与えられる
パルス電圧を基準電位と比較し、極間電圧が所定の電位
にあることで放電状態の適否を検出するようにし、この
ようにして検出された検出信号に基いて加工用パルス電
源、間隙制御装置、加工液供給装置、その他の適応制御
装置を適正に制御するようにした例がある（特公昭４７
−５０２７７）。Conventional so-called non-storage electrical discharge machining apparatuses that do not have a capacitor in their discharge circuit are equipped with a machining state detection device that can effectively detect the machining state. As an example of this, the pulse voltage applied between the electrodes via a transistor switch circuit is compared with a reference potential, and the suitability of the discharge state is detected when the voltage between the electrodes is at a predetermined potential. There is an example in which a machining pulse power source, a gap control device, a machining fluid supply device, and other adaptive control devices are appropriately controlled based on the detected detection signal (Japanese Patent Publication No. 47
-50277).
しかし゛ながら、従来の、放電回路にコンデンサを有す
る形のいわゆる静電形や電磁型の蓄勢式の放電加工装置
では、加工状態を有効に検出できる加工状態検出方法及
びその装置が開発されていなかった。However, in conventional electrostatic or electromagnetic energy storage type electrical discharge machining equipment that has a capacitor in its discharge circuit, a machining state detection method and device that can effectively detect the machining state have not been developed. There wasn't.
蓄勢式の放電加工装置は、超合金の放電加工等で必要と
される例えば１５０Ａ程度の高出力のピーク電流を比較
的小規模安価な回路で得ることができる利点がある。従
って、この蓄勢式の放電加工装置に加工状態を有効に検
出できる加工状態検出装置を備えこの装置からの検出信
号に基いて放電加工装置を加工状態に応じて適正１１Ｊ
Ｉｆｔすることができるなら、＾範な被加工材料に高度
な放電加工を施すことができる蓄勢式の放電加工装置を
安価に提供することができるようになる。The energy storage type electric discharge machining apparatus has the advantage of being able to obtain a high output peak current of, for example, about 150 A, which is required in electric discharge machining of superalloys, etc., with a relatively small-scale and inexpensive circuit. Therefore, this energy storage type electrical discharge machining device is equipped with a machining state detection device that can effectively detect the machining state, and based on the detection signal from this device, the electrical discharge machining device is adjusted to an appropriate level according to the machining state.
If it is possible to perform electric discharge machining, it becomes possible to provide an energy-storage electric discharge machining device at a low cost that can perform advanced electric discharge machining on a wide variety of workpiece materials.
この発明は上記に鑑みて、蓄勢式の放電加工装置の加工
状態を有効に検出することができる放電加工装置の加工
状態検出方法及びその装置を提供することを目的とする
。In view of the above, an object of the present invention is to provide a machining state detection method and apparatus for an electric discharge machining apparatus that can effectively detect the machining state of an energy-storage type electric discharge machining apparatus.
上記目的を達成するために、この発明では、コンデンサ
放電回路を有する放電加工装置の極間電圧信号が所定の
降下をすることで正常放電の状態を検出するようにし、
他の状態の検出はこの正常放電が行なわれたのち前記コ
ンデンサが充電されるのを待って検出するようにした。In order to achieve the above object, the present invention detects a state of normal discharge when a voltage signal between electrodes of an electrical discharge machine having a capacitor discharge circuit drops by a predetermined value,
Other states are detected after waiting for the capacitor to be charged after this normal discharge.
又、放電加工装置の加工状態検出装置を、コンデンサ放
電回路を有する放電加工装置の極間電圧信号を基準電位
と比較する信号比較部と、前記極間電圧信号が所定の降
下をすることで正常放電の状態を検出する第１加工状態
検出部と、該検出部が正常放電の状態を検出したのち前
記コンデンサが充電するまでの開催の加工状態の検出を
禁止する検出禁止部と、該禁止部が検出禁止していない
ことを条件として前記信号比較部の比較結果に基いて他
の加工状態を検出する第２加工状態検出部と、を備えて
構成し、充電中は正常・放電以外の状態の検出を禁止す
ようにした。Further, the machining state detection device of the electric discharge machining apparatus includes a signal comparison section that compares the machining voltage signal of the electric discharge machining apparatus having a capacitor discharge circuit with a reference potential, and a signal comparison section that compares the machining voltage signal of the electric discharge machining apparatus having a capacitor discharge circuit with a reference potential. a first machining state detection section that detects a state of discharge; a detection prohibition section that prohibits detection of a machining state that continues until the capacitor is charged after the detection section detects a state of normal discharge; and the prohibition section. a second machining state detection section that detects another machining state based on the comparison result of the signal comparison section on the condition that detection is not prohibited; Detection is now prohibited.
以下、この発明の一実施例を説明する。 An embodiment of this invention will be described below.
第１図は静電型の蓄勢式放電加工装置の電気回路を示す
ブロック図、第２図は加工状態検出回路の回路図、第３
図は各部の信号状態を示すタイムチャート、第４図は異
常放電防止回路の回路図、第５図は情報出力回路の回路
図である。Figure 1 is a block diagram showing the electric circuit of an electrostatic discharge discharge machining device, Figure 2 is a circuit diagram of the machining state detection circuit, and Figure 3 is a circuit diagram of the machining state detection circuit.
The figure is a time chart showing signal states of various parts, FIG. 4 is a circuit diagram of the abnormal discharge prevention circuit, and FIG. 5 is a circuit diagram of the information output circuit.
第１図に示したように、放電加工装置１は放電加工を行
うための加工回路３と、この回路３と３つの端子Ｔ＋
＊ Ｔ２ 、Ｔ３を介して接続される加工状態検出回路
５と、該回路５と４つの端子Ｔ４ 。As shown in FIG. 1, the electric discharge machining apparatus 1 includes a machining circuit 3 for performing electric discharge machining, and this circuit 3 and three terminals T+.
* A processing state detection circuit 5 connected via T2 and T3, and the circuit 5 and four terminals T4.
Ｔｓ 、Ｔａ 、Ｔｙを介して接続される異常放電防止
回路７Ａ及び情報出力回路７Ｂと、で構成されている。It is composed of an abnormal discharge prevention circuit 7A and an information output circuit 7B connected via Ts, Ta, and Ty.
異常放電防止回路７Ａは、端子Ｔ８と接続され、端子Ｔ
８は前記ベースドライブ回路１７と接続されている。The abnormal discharge prevention circuit 7A is connected to the terminal T8, and the abnormal discharge prevention circuit 7A is connected to the terminal T8.
8 is connected to the base drive circuit 17.
加工回路３は対向電極（加工間隙）９、加工用直流電源
１１、限流抵抗１３、パワートランジスタ１５とで形成
される直列回路と、前記パワートランジスタ１５のベー
スと接続されるベースドライブ回路１７と、前記対向電
極９と並列に接続される蓄勢式電源ユニット１９と、で
構成されている。The processing circuit 3 includes a series circuit formed by a counter electrode (processing gap) 9, a processing DC power source 11, a current limiting resistor 13, and a power transistor 15, and a base drive circuit 17 connected to the base of the power transistor 15. , and an energy storage type power supply unit 19 connected in parallel with the counter electrode 9.
ベースドライブ回路１７は第３図（ｂ）に示したような
パルス状のベース電圧信号ＶＢを出力しこの信号が高レ
ベルにあるときパワートランジスタ１５を導通させる。The base drive circuit 17 outputs a pulsed base voltage signal VB as shown in FIG. 3(b), and makes the power transistor 15 conductive when this signal is at a high level.
電源ユニット１９はリレー（ＲＹｌ 〜ＲＹｎ ）及び
コンデンサ（Ｃ１〜Ｃｎ ）の直列回路をｎ個並列に接
続して構成され、ｎｌ’ｌｌｊのリレーＲＹ１〜ＲＹｎ
を切替制御することにより、その容量を変更可能としで
ある。そして、電源ユニット１９は前記ベースドライブ
回路１７のの動により直流電源１１から所定の電圧を受
けて所定の電気エネルギーを蓄積し、電極９の絶縁破壊
によって電極９間にエネルギーを一気に放出し、所定の
放電加工を行う。The power supply unit 19 is configured by connecting n series circuits of relays (RYl to RYn) and capacitors (C1 to Cn) in parallel, and the relays RY1 to RYn of nl'llj
The capacity can be changed by controlling switching. Then, the power supply unit 19 receives a predetermined voltage from the DC power supply 11 due to the operation of the base drive circuit 17, stores a predetermined electric energy, and releases the energy between the electrodes 9 all at once due to dielectric breakdown of the electrodes 9. Perform electrical discharge machining.
加工回路３の極間電圧Ｖｏ Ａ １１は前記端子ＴＩ＋
Ｔ２に与えられている。ベースドライブ回路１７から出
力されるベース電圧ＶＢはベース電圧信号Ｖａとして前
記端子Ｔ３に与えられている。The interelectrode voltage Vo A 11 of the processing circuit 3 is the terminal TI+
It is given to T2. The base voltage VB output from the base drive circuit 17 is applied to the terminal T3 as a base voltage signal Va.
第２図に示したように、加工状態検出回路５は信号比較
部２１と、第１加工状態検出部２３と、検出禁止部２５
と、第２加工状態検出部２７と、で構成されている。As shown in FIG. 2, the machining state detection circuit 5 includes a signal comparison section 21, a first machining state detection section 23, and a detection prohibition section 25.
and a second machining state detection section 27.
信号比較部２１は端子Ｔ＋ 、Ｔ２と接続される電圧レ
ベル変換器２９と、この変換器２９と接続される２つの
比較器３１．３３と、で構成されている。The signal comparison section 21 is composed of a voltage level converter 29 connected to terminals T+ and T2, and two comparators 31 and 33 connected to this converter 29.
電圧レベル変換器２９は、高インピーダンスを介して極
間電圧ＶＧＡＩ）を入力し、この極間電圧ＶＧＡｐに比
例すると共に、最大振幅でも比較器３１．３３の最大入
力範囲を越えない程度の極間電圧信号ＶＧを出力する。The voltage level converter 29 inputs a voltage between electrodes VGAI through a high impedance, and is proportional to the voltage between electrodes VGAp, and has a voltage level between electrodes such that even the maximum amplitude does not exceed the maximum input range of the comparators 31 and 33. Outputs voltage signal VG.
比較器３１．３３は入力された極間電圧信号ＶＧを、高
、低２レベルの基準電位Ｖ＋ 、Ｖ２でそれぞれ比較し
、極間電圧信号ＶＧが基準電位Ｖ＋ 、Ｖ２より大きい
ときハイレベルとなる比較結果信号Ｃ８１、Ｃ８２をそ
れぞれ出力する。Comparators 31 and 33 compare the input interpole voltage signal VG with two high and low levels of reference potentials V+ and V2, and become high level when the interpole voltage signal VG is greater than the reference potentials V+ and V2. Comparison result signals C81 and C82 are output, respectively.
第１加工状態検出部２３は正常放電の状態を検出するも
ので、図示の如く、インバータ３５と、単安定マルチバ
イブレータ３７と、３つのナントゲート３９．４１．４
３と、で構成されている。The first machining state detection unit 23 detects the state of normal discharge, and as shown in the figure, includes an inverter 35, a monostable multivibrator 37, and three Nant gates 39, 41, 4.
It consists of 3 and.
単安定マルチバイブレータ３７は高電位比較器３１の比
較結果信号Ｃ８１を入力し、極間電圧信号ＶＧが基準電
位Ｖ１以下となったとき比較結果信号Ｃ８１のローレベ
ル化によってトリガされ、第３図（ａ）、（Ｃ）に示し
たように予め設定された時間Ｔ１だけ放電予測信号Ｅｘ
ＳＰＫを出力する。時間Ｔ１は極間電圧が充電電位から
ほぼゼロ電位に達つするまでの時間として実験的に定め
たものである。なお、実際の放電時間はコンデンサ容量
を一定とすればほぼ一定となる。この放電子測信＠ＥＸ
ＳＰＫは、まもなく正常放電が行われるであろうこと
の予測をし、又、正常放電の終了時点を規制する信号と
なる。The monostable multivibrator 37 inputs the comparison result signal C81 of the high potential comparator 31, and is triggered by the comparison result signal C81 becoming low level when the inter-electrode voltage signal VG becomes lower than the reference potential V1. As shown in a) and (C), the discharge prediction signal Ex is applied for a preset time T1.
Output SPK. The time T1 is experimentally determined as the time required for the electrode-to-electrode voltage to reach approximately zero potential from the charging potential. Note that the actual discharge time is approximately constant if the capacitor capacity is constant. This emission measurement @EX
The SPK predicts that normal discharge will soon occur and serves as a signal that regulates the end point of normal discharge.
インバータ３５は低電位比較器３３の比較結果信号Ｃ８
２を入力し、これを反転する。The inverter 35 receives the comparison result signal C8 from the low potential comparator 33.
Enter 2 and invert it.
ナントゲート３９はその入力端子に単安定マルチバイブ
レータ３７の出力とインバータ３５の出力とを入力し、
両信号が共にハイレベルにあるときローレベルとなる信
号ＳＰを出力する。即ち、ナントゲート３９は第３図＜
Ｃ，）に示した放電予測信号ＥＸＳＰＫが高レベルにあ
って、極間電圧信号ｖＧが基準電位ｖ２以下となったと
き、放電が実際に開始されたことをローレベルで示す信
号ＳＰを出力する。The Nant gate 39 inputs the output of the monostable multivibrator 37 and the output of the inverter 35 to its input terminals,
It outputs a signal SP which becomes low level when both signals are at high level. That is, the Nantes gate 39 is as shown in FIG.
When the discharge prediction signal EXSPK shown in C,) is at a high level and the electrode-to-electrode voltage signal vG becomes equal to or lower than the reference potential v2, a signal SP indicating at a low level that discharge has actually started is output. .
ナントゲート４３はこの信号ＳＰを一入力端子に受けて
おり、この信号ＳＰのローレベル化に伴ってハイレベル
となる正常放電検出信号ＳＰＫを出力する。The Nant gate 43 receives this signal SP at one input terminal, and outputs a normal discharge detection signal SPK which becomes high level as this signal SP becomes low level.
ナントゲート４１は前記正常放電検出信号ＳＰＫと前記
放電予測信号Ｅｘ ＳＰＫとを入力し、両信号が共にハ
イレベルにあるときローレベルとなる信号を出力してお
り、放電予測信号Ｅｘ ＳＰＫがハイレベルにある間ナ
ントゲート４３にローレベルの信号を出力する。ナント
ゲート４３は、ローレベルの２人力信号が共にハイレベ
ル化されるとき、言い換えれば、放電予測信号Ｅｘ Ｓ
ＰＫがローレベル化されると共に比較結果信号Ｃ８２が
ハイレベル化されるときローレベル化されるようになる
。The Nant gate 41 inputs the normal discharge detection signal SPK and the discharge prediction signal Ex SPK, and outputs a signal that becomes low level when both signals are at high level, and the discharge prediction signal Ex SPK is at high level. A low level signal is output to the Nantes gate 43 during the period. In other words, the Nant gate 43 generates a discharge prediction signal Ex S when two low-level human power signals are both set to high level.
When PK is set to a low level and the comparison result signal C82 is set to a high level, it is set to a low level.
よって、第１加工状態検出部２３は第３図（ｄ ）に示
したような正常放電検出信号ＳＰＫを出力することにな
るが、この正常放電検出信号ＳＰＫの立上り点は、正常
放電の放電開始点を示し、又、立下り点は正常放電の放
電終了点を示すことになる。正常放電検出信号ＳＰＫは
前記端子Ｔ７から出力され、異常放電防止回路７Ａ及び
情報出力回路７Ｂで利用される。Therefore, the first machining state detection section 23 outputs the normal discharge detection signal SPK as shown in FIG. The falling point indicates the end point of normal discharge. The normal discharge detection signal SPK is output from the terminal T7 and is used by the abnormal discharge prevention circuit 7A and the information output circuit 7B.
検出禁止部２５はその他の加工状態の検出を所定条件で
禁止するもので、２つのナントゲート４５．４７と、プ
リセッタブルカウンタ４９と、３つのインバータ５１．
５３．５５と、で構成されている。The detection prohibition section 25 prohibits detection of other machining states under predetermined conditions, and includes two Nantes gates 45, 47, a presettable counter 49, and three inverters 51.
53.55.
ナントゲート４５はその入力端子に・ベース電圧信号Ｖ
Ｂと、プリセッタブルカウンタ４９の出力Ｑを入力して
いる。プリセッタブルカウンタ４９はプリセット入力端
子に前記正常放電検出信号ＳＰＫを入力し、他の入力端
子にナントゲート４５の出力を入力している。従って、
プリセッタブルカウンタ４９は正常放電検出信＠ＳＰＫ
の立上りに同期してベース電圧信号ＶＧの反転信号のパ
ルス数を計数し、この計数値が設定データと同じになる
までその出力をハイレベルとする信号を出力する。The Nant gate 45 has a base voltage signal V at its input terminal.
B and the output Q of the presettable counter 49 are input. The presettable counter 49 inputs the normal discharge detection signal SPK to a preset input terminal, and inputs the output of the Nant gate 45 to another input terminal. Therefore,
Presettable counter 49 receives normal discharge detection signal @SPK
The number of pulses of the inverted signal of the base voltage signal VG is counted in synchronization with the rise of the base voltage signal VG, and a signal is output that makes the output high level until the counted value becomes the same as the set data.
インバータ５３はプリセッタブルカウンタ４９の出力を
反転し、プリセッタブルカウンタ４９の出力Ｑがハイレ
ベルにある間その出力をローレベルとする。ナントゲー
ト４７は、その入力端子にインバータ５３の出力を入力
しているので、正常放電検出信号ＳＰＫの立上りに同期
して、プリセッタブルカウンタ４９のデータ設定で定ま
る所定時間ＴＴＡＢだけその出力をローレベルとするこ
とになる。一方、ナントゲート４７の他の入力端子には
インバータ５１からベース電圧信号ＶＢの反転信号が入
力されている。従ってナントゲート４７はプリセッタブ
ルカウンタ４９がハイレベルの信号を出力している間そ
の出力をハイレベル化し、それ以外はベース電圧信号Ｖ
Ｂを出力するようになる。The inverter 53 inverts the output of the presettable counter 49 and keeps the output low while the output Q of the presettable counter 49 is at a high level. Since the Nant gate 47 inputs the output of the inverter 53 to its input terminal, in synchronization with the rise of the normal discharge detection signal SPK, the output is kept at a low level for a predetermined time TTAB determined by the data setting of the presettable counter 49. This will be the case. On the other hand, an inverted signal of the base voltage signal VB is input from the inverter 51 to the other input terminal of the Nant gate 47. Therefore, the Nant gate 47 sets its output to high level while the presettable counter 49 is outputting a high level signal, and otherwise outputs the base voltage signal V.
B will be output.
インバータ５５はナントゲート４７から出力される信号
を反転して出力する。The inverter 55 inverts the signal output from the Nandt gate 47 and outputs it.
よって、検出禁止部２５は、第３図（ｅ ）に示したよ
うに、正常放電検出信号ＳＰＫの立ち上りに同期して所
定の時間（区間） ＴＴ Ａ Ｂだけ強制的にローレベ
ルとしたベース電圧信号の反転信号を出力する。以下、
この信号を検出禁止信号ＴＡＢと呼ぶ。検出禁止信号Ｔ
ＡＢは、以下説明される第２加工状態検出部２７に供給
され、その他の加工状態の検出の規制を行う役目を為す
。Therefore, as shown in FIG. 3(e), the detection prohibition unit 25 forcibly sets the base voltage to a low level for a predetermined time (section) TT A B in synchronization with the rise of the normal discharge detection signal SPK. Outputs the inverted signal. below,
This signal is called a detection prohibition signal TAB. Detection prohibition signal T
AB is supplied to a second machining state detection section 27, which will be explained below, and serves to regulate detection of other machining states.
第２加工状態検出部２７は極間電圧信号ＶＧが基準電位
■１より上にあるか（ＶＧ ＞Ｖ＋ ） 、中間にある
か（Ｖ＋ ≧ＶＧ＞Ｖ２）、あるいは基準電位Ｖ２以下
にあるか（ＶＧ≦Ｖ２ ）の加工状態を検出するもので
ある。第２加工状態検出部２７は単安定マルチバイブレ
ータ５７と、３つつのナントゲート５９．６１．６３と
、２つの７リツプ７０ツブ６５．６７と、３つつのイン
バータ６９．７１．７３、と３つつのアンドゲート７５
．７７．７９と、で構成されている。The second machining state detection unit 27 determines whether the machining voltage signal VG is above the reference potential ■1 (VG > V+), in the middle (V+ ≧VG > V2), or below the reference potential V2 ( This is to detect the machining state (VG≦V2). The second machining state detection section 27 includes a monostable multivibrator 57, three Nant gates 59, 61, 63, two 7-lip 70 knobs 65, 67, three inverters 69, 71, 73, and 3 Tsutsuno and Gate 75
．． It consists of 77.79.
単安定マルチバイブレータ５７はベース電圧信号ＶＢを
入力し、この信号■８の立上りに同期して僅か５０〜１
ＱＱｎｓｅｃの間口−レベルとなるパルス信＠Ｐを出力
する。The monostable multivibrator 57 inputs the base voltage signal VB, and synchronizes with the rise of this signal
A pulse signal @P having a frontage level of QQnsec is output.
ナントゲート５９は比較結果信号Ｃ８１とベース電圧信
号ＶＢとを入力し、比較結果信号Ｃ８１がハイレベルの
間ベース電圧信号ＶＢの反転信号を出力する。The Nant gate 59 inputs the comparison result signal C81 and the base voltage signal VB, and outputs an inverted signal of the base voltage signal VB while the comparison result signal C81 is at a high level.
フリップフロップ６５はセット端子Ｓにナントゲート５
９の出力を反転して入力し、リセット端子Ｒにマルチバ
イブレータ５７の出力を反転して入力している。従って
フリップフロップ６５は、比較結果信号Ｃ８１がハイレ
ベルにあることを条件としてベース電圧信号ＶＢのハイ
レベル信号でセットされ、次いでリセット端子に入力さ
れるハイレベルのパルス信号でリセットされて、リセッ
ト端子Ｒに次のパルスのハイレベル信号が入力されるま
での間その出力Ｑ１をハイレベルとする。The flip-flop 65 connects the set terminal S to the Nant gate 5.
The output of the multivibrator 57 is inverted and inputted to the reset terminal R. Therefore, the flip-flop 65 is set by a high level signal of the base voltage signal VB on the condition that the comparison result signal C81 is at a high level, and then reset by a high level pulse signal inputted to the reset terminal. The output Q1 is kept at high level until the next high level signal of the pulse is input to R.
そしてフリップフロップ６５はリセット端子Ｒに入力さ
れる次のパルスのハイレベル信号によってクリアされる
が、このときセット端子Ｓにハイレベルの信号が与えら
れていれば当該パルスのローレベル化に伴って直ちにセ
ットされその出力をハイレベルとする。このようにフリ
ップフロップ６５からハイレベルの信号が出力される作
用は比較結果信号Ｃ８１がハイレベルの間繰り返えされ
ることになる。そして、フリップ７０ツブ６５はセット
端子Ｓに与えられている信号がローレベルとなり、次い
でリセット端子に与えられる信号がハイレベルとなった
時点でその出力をローレベルとする。The flip-flop 65 is cleared by the next high-level signal of the pulse input to the reset terminal R. At this time, if a high-level signal is supplied to the set terminal S, the flip-flop 65 is cleared as the pulse becomes low level. It is set immediately and makes its output high level. This operation of outputting a high level signal from the flip-flop 65 is repeated while the comparison result signal C81 is at a high level. Then, the flip 70 knob 65 sets its output to low level when the signal applied to the set terminal S becomes low level, and then the signal applied to the reset terminal becomes high level.
アンドゲート７５は、その入力端子にフリップフロップ
６５の出力信号Ｑ１と前記検出禁止信号ＴＡＢとを入力
し、第３図＜ｒ ＞に示したように、両信号が、ハイレ
ベルにある間ハイレベルとなる高電位検出信号ＶＨＰを
端子Ｔ４出力する。The AND gate 75 inputs the output signal Q1 of the flip-flop 65 and the detection prohibition signal TAB to its input terminal, and as shown in FIG. A high potential detection signal VHP is outputted from the terminal T4.
ナントゲート６１は、低電位比較器３３の比較結果信号
Ｃ８２とベース電圧信号ＶＢとを入力し、前記ナントゲ
ート５９と同様に、比較結果信号Ｃ８２がハイレベルに
ある間、言い換えれば、極間電圧信号ＶＧが基準電位ｖ
２より大きい間ベース電圧信号ＶＢの反転信号を出力す
る。The Nant gate 61 inputs the comparison result signal C82 of the low potential comparator 33 and the base voltage signal VB, and similarly to the Nant gate 59, while the comparison result signal C82 is at a high level, in other words, the voltage between electrodes is Signal VG is reference potential v
2, an inverted signal of the base voltage signal VB is output.
フリップフロップ６７は、前記フリップフロップ６５と
同様に、単安定マルチバイブレータ５７から出力される
パルス信号に基いて比較結果信号Ｃ８２がハイレベルに
ある間、言い換えれば、極間電圧信号ｖＧが基準電位ｖ
２より大きくなった時点から極間電圧信号ＶＧが基準電
位Ｖ２以下となり次いで単安定マルチバイブレータ５７
から次のローレベルのパルス信号が出力されるまでの間
、パルス毎の微小時間を除いてハイレベルとなる信号Ｑ
２を出力する。Similar to the flip-flop 65, the flip-flop 67 operates based on the pulse signal output from the monostable multivibrator 57 while the comparison result signal C82 is at a high level.
2, the interelectrode voltage signal VG becomes lower than the reference potential V2, and then the monostable multivibrator 57
The signal Q that remains high level except for a minute time between pulses until the next low level pulse signal is output.
Outputs 2.
インバータ７１はこの信号Ｑ２を反転し、極間電圧信号
ＶＧが基準電位ｖ２より大きくない、即ち、基準電位■
２以下であることをハイレベルで表わす信号を出力する
。The inverter 71 inverts this signal Q2 so that the electrode-to-electrode voltage signal VG is not greater than the reference potential v2, that is, the reference potential ■
A signal indicating at a high level that the value is 2 or less is output.
ナントゲート７９は、インバータ７１から出力された信
号と前記検出禁止信号ＴＡＢとを入力し、第３図（ｇ）
に示したように、両信号がハイレベルのときハイレベル
となる低電位検出信号ＶＬＰを端子Ｔ６に出力する。The Nant gate 79 inputs the signal output from the inverter 71 and the detection prohibition signal TAB, and performs the processing as shown in FIG. 3(g).
As shown in FIG. 3, the low potential detection signal VLP, which becomes high level when both signals are high level, is output to the terminal T6.
インバータ６９はフリップフロップ６５の出力信号Ｑ１
を反転する。ナントゲート６３はこの反転信号とフリッ
プフロップ６７の出力信号Ｑ２とを入力し、両信号がハ
イレベルにあるときローレベルとなる信号を出力する。The inverter 69 outputs the output signal Q1 of the flip-flop 65.
Invert. The Nant gate 63 inputs this inverted signal and the output signal Q2 of the flip-flop 67, and outputs a signal that becomes low level when both signals are at high level.
従って、ナントゲート６３は、極間電圧信号ＶＧが基準
電位Ｖ１以下で、かつ、基準電位ｖ２より大きいとき、
即ち、極間電圧信＠ＶＧが中間電位にあるときローレベ
ルとなる信号を出力する。Therefore, when the interelectrode voltage signal VG is below the reference potential V1 and greater than the reference potential V2, the Nant gate 63
That is, it outputs a signal that becomes low level when the electrode-to-electrode voltage signal @VG is at an intermediate potential.
インバータ７３はナントゲート６３の出力信号を反転し
、極Ｉｉａ！電圧信号ＶＧが中間電位にあるときハイレ
ベルとなる信号を出力する。ナントゲート７７はインバ
ータ７３の出力信号と前記検出禁止信号ＴＡＢとを入力
しており、第３図（ｈ）に示したように、両信号がハイ
レベルにあるときハイレベルとなる中間電位信号ＶＭＰ
を端子Ｔ５に出力する。The inverter 73 inverts the output signal of the Nandt gate 63 and outputs the pole Iia! A signal that becomes high level when the voltage signal VG is at an intermediate potential is output. The Nant gate 77 inputs the output signal of the inverter 73 and the detection prohibition signal TAB, and as shown in FIG. 3(h), the intermediate potential signal VMP becomes high level when both signals are at high level.
is output to terminal T5.
以上により、第２図に示した加工状態検出回路５は、４
種の検出信号ＳＰＫ、ＶＨＰ、ＶＭ Ｐ。As described above, the machining state detection circuit 5 shown in FIG.
Seed detection signals SPK, VHP, VM P.
ＶＬＰを出力するようになる。これら検出信号の内容を
要約すると次のようになる。VLP will be output. The contents of these detection signals can be summarized as follows.
■ 正常放電検出信号ＳＰＫ
この検出信号ＳＰＫは、第３図（ｄ ）に示したように
、極間電圧信号ＶＧが基準電位■２以下になった時に同
期して立上がり、所定の時間Ｔ１又は極間電圧信号Ｖａ
が基準電位Ｖ２より大きくなる時に同期して立ち下がる
信号であり、正常放電１回につき時間Ｔ２だけ１回ハイ
レベルとなる信号である。■ Normal discharge detection signal SPK As shown in Fig. 3(d), this detection signal SPK rises synchronously when the electrode-to-electrode voltage signal VG becomes less than the reference potential ■2, and is activated for a predetermined time T1 or voltage signal Va
This is a signal that falls synchronously when V becomes higher than the reference potential V2, and becomes high level once for a time T2 per normal discharge.
■ 高電位検出信号ＶＨＰ
この検出信号ｖＨＰは、第３図（ｆ ）に示したように
、極間電圧信号ＶＧが基準電位Ｖ１より大きいとき、即
ち、ＶＧ＞Ｖｌ のとき、充電時間ＴＴＡ［３を除いて
出力されるパルス状の信号である。■ High potential detection signal VHP As shown in FIG. 3(f), this detection signal vHP is generated during charging time TTA [3 This is a pulse-like signal that is output except for.
パルス波形はベース電圧信号ｖ８の波形を反転した形で
ある。つまり、ベース電圧信号Ｖａを時シ１信号とする
ならば、高電位検出信号ＶＨＰも時計信号となる。The pulse waveform is an inverted version of the waveform of the base voltage signal v8. In other words, if the base voltage signal Va is a clock signal, the high potential detection signal VHP is also a clock signal.
■ 中間電位検出信号ＶＭＰ
この検出信ＱＶＭＰは、第３図（ｈ ）に示したように
、極間電圧信号ＶＧが中間電位にあるとき、即ち、Ｖｌ
≧ＶＧ ＞Ｖ２ （７）＋！：キ、充？ＩｆＲ間Ｔｒ
ＡＢを除いてで出力されるパルス状の信号である。■ Intermediate potential detection signal VMP This detection signal QVMP is generated when the voltage between electrodes VG is at an intermediate potential, that is, Vl
≧VG >V2 (7)+! : Ki, Mitsuru? IfR inter-Tr
This is a pulse-like signal that is output except for AB.
パルス波形の内容は高電位検出信号ＶＨＰと同様である
。The contents of the pulse waveform are similar to the high potential detection signal VHP.
■ 低電位 出：ｃ″ＶＬＰ
この検出信号は、第３図（ａ ）に示したように、極間
電圧信＠ｖＧが基準電位ｖ２以下の時、即ち、ＶＧ≦ｖ
２のとき充電時間ＴＴ Ａ Ｂを除いて出力されるパル
ス状の信号である。パルス波形の内容は検出信号ＶＨＰ
、ＶＭＰと同様である。■ Low potential output: c″VLP As shown in Figure 3 (a), this detection signal is generated when the electrode voltage signal @vG is below the reference potential v2, that is, VG≦v
2, it is a pulse-like signal that is output except for the charging time TT A B. The content of the pulse waveform is the detection signal VHP
, similar to VMP.
第４図に示したように、異常放電防止回路７Ａは、オア
ゲート８１と、プリセットカウンタ８３と、単安定マル
チバイブレータ８５とで構成されている。As shown in FIG. 4, the abnormal discharge prevention circuit 7A includes an OR gate 81, a preset counter 83, and a monostable multivibrator 85.
オアゲート８１は高電位及び中間電位の検出信号並びに
正常放電の検出信＠ＶＨＰ、ＶＭ Ｐ、ＳＰＫをそれぞ
れ入力し、これら入力信号のいずれかにハイレベルの信
号が現われたときハイレベルの信号を出力する。The OR gate 81 inputs high potential and intermediate potential detection signals and normal discharge detection signals @VHP, VM P, and SPK, respectively, and outputs a high level signal when a high level signal appears in any of these input signals. do.
プリセットカウンタ８３は、プリセット端子ＰＥを前記
オアゲートと接続し、クロック入力端子ＧＫを端子Ｔ６
と接続し、データ設定端子ＰＤをデータ入力用の端子Ｔ
ＩＯに接続し、プリセット端子ＰＥにハイレベルの信号
が現われたとき、設定データをプリセットし、その優、
クロック入力端子ＣＫに入力されるパルス数を計数し、
計数値が設定データを越えた時ハイレベルとなるカウン
トオーバ信号Ｃ○を出力する。The preset counter 83 connects the preset terminal PE to the OR gate, and connects the clock input terminal GK to the terminal T6.
and connect the data setting terminal PD to the data input terminal T.
Connect to IO, and when a high level signal appears on preset terminal PE, preset the setting data, and
Count the number of pulses input to the clock input terminal CK,
When the count value exceeds the set data, a count over signal C○ which becomes high level is output.
単安定マルチバイブレータ８５は、前記カウントオーバ
ー信号ＣＯを入力し、この信号ＣＯがハイレベルとなっ
たとき所定時間だけハイレベルとなる中断信号ＩＮＴを
出力する。中断信＠ＩＮＴはベース電圧Ｖ［３を一時的
にローレベル化させるための信号である。The monostable multivibrator 85 inputs the count over signal CO, and outputs an interrupt signal INT that becomes high level for a predetermined time when this signal CO becomes high level. The interrupt signal @INT is a signal for temporarily setting the base voltage V[3 to a low level.
以上により、異常放電防止回路７Ａは、加工状態が継続
して短絡状態にあるとき、言い換えれば、加工に有害な
電流が与えられそうになったとき単安定マルチバイブレ
ータ８５から中断信号ＩＮＴを出力するようになる。そ
して、この中断信号■ＮＴが出力された場合にはベース
ドライブ回路１７は一時的にパワートランジスタ１５を
オフするようになり、コンデンサＣ１〜Ｃｎへの充電が
一時中断されるようになる。As described above, the abnormal discharge prevention circuit 7A outputs the interruption signal INT from the monostable multivibrator 85 when the machining state continues and is in a short circuit state, in other words, when a harmful current is about to be applied to the machining process. It becomes like this. When this interruption signal NT is output, the base drive circuit 17 temporarily turns off the power transistor 15, and the charging of the capacitors C1 to Cn is temporarily interrupted.
かくして、異常放電防止回路７Ａは放電加工に有害な電
流を有効に除去できるので、加工面積の変化に対応して
最適電流密度とすることが可能であり、電極や加工製品
に損傷を与えることがない。In this way, the abnormal discharge prevention circuit 7A can effectively remove the current harmful to electric discharge machining, so it is possible to set the optimum current density in response to changes in the machining area, thereby preventing damage to the electrode or the machined product. do not have.
又、この結果加工面積が極端に小さくなることのあるい
わゆる喰い付き部の加工や貫通加工の抜は隔部での加工
仕上げを良好とする。Furthermore, machining of so-called bite portions and through-machining, which may result in an extremely small machining area, improves machining and finishing at the separation portions.
第５図に示したように、情報出力回路７Ｂは、４つつの
カウンタ８７．８９．９１．９３と、マイクロプロセッ
サ９５と、処理プログラムを格納したメモリ９７と、割
り込みタイマ９９と、で構成されている。情報出力回路
７Ｂは、前記検出信号ＶＨＰ、ＶＭＰ、ＶＬ Ｐ、ＳＰ
Ｋを入力し、無放電状態、電極汚染状態、短絡状態、正
常放電状態を使用に便なる形で出力するものである。As shown in FIG. 5, the information output circuit 7B is composed of four counters 87, 89, 91, 93, a microprocessor 95, a memory 97 storing a processing program, and an interrupt timer 99. ing. The information output circuit 7B outputs the detection signals VHP, VMP, VLP, SP
K is input, and the non-discharge state, electrode contamination state, short circuit state, and normal discharge state are outputted in a form convenient for use.
各カウンタ８７〜９３は情報源として前記加工状態検出
信号ＶＨＰ、ＶＭ Ｐ、ＶＬ Ｐ、ＳＰＫをそれぞれ入
力し、所定時間Ｔ内に入力される信号のパルス数をそれ
ぞれ計数する。カウンタ８７〜９３の計数値はそれぞれ
ｎ＋ 、ｎ２．ｎ３．Ｎであるとする。なお、カウンタ
９３に入力されるパルスは正常放電１回に対し１回であ
るが（第３図（ｄ ）参照）、伯のカウンタ８７．８９
．９１に入力されるパルス数は極間電圧信号ＶＧが所定
電位の領域に入ったとき一気に１又は複数個入力される
態様である（第３図（ｆン、（９）、（ｈ＞参照）。Each of the counters 87 to 93 inputs the machining state detection signals VHP, VMP, VLP, and SPK as information sources, and counts the number of pulses of the signals input within a predetermined time T, respectively. The count values of counters 87 to 93 are n+, n2. n3. Suppose that N. Note that the pulse input to the counter 93 is once per normal discharge (see Fig. 3(d)), but the pulse input to the counter 93 is 87.89.
．． The number of pulses input to 91 is such that one or more pulses are input at once when the interelectrode voltage signal VG enters a predetermined potential region (see Fig. 3, (9), (h)). .
マイクロプロセッサ９５は所定時間Ｔ毎にカウンタ８７
〜９３の計数を読み込み、メモリ９７に格納されている
プログラムに基いて以下１〜■の処理を行う。The microprocessor 95 controls the counter 87 at every predetermined time T.
93 is read, and the following processes 1 to 2 are performed based on the program stored in the memory 97.
マイクブロセッリ９５はタイマＴからの割込み信号に基
いてカウンタ９３の内容を読込み、次式で計数値の標準
に対する割合「％５ＰＫＪを演算する。Microbroselli 95 reads the contents of counter 93 based on the interrupt signal from timer T, and calculates the ratio of the counted value to the standard ``%5PKJ'' using the following equation.
％５ＰＫ＝ （Ｎ／Ｎｓ ＸＩ ００）・・・・・・（
１）ここにＮは計数値、ＮＳは理想状態における標準値
である。%5PK= (N/Ns XI 00)・・・・・・(
1) Here, N is a count value and NS is a standard value in an ideal state.
理想状態における標準値ＮＳは計測時間Ｔを１回の充放
電サイクルＴＣで割ることでＮＳ ＝Ｔ／Ｔｃとして求
められる。ここに、充放電サイクルＴｃは、コンデンサ
の容量をＣ、コンデンサ充電用の限流抵抗値をＲ１ベー
ス電圧ＶＢのオン時間をＴｏｎ、同じくオフ時間を７Ｏ
ＦＦ、コンデンサ充電時定数の補正値をＡ１正常放電１
回当りの標準放電時間をＴｄｉｓとすれば次式で求まる
。The standard value NS in an ideal state is obtained by dividing the measurement time T by one charge/discharge cycle TC as NS = T/Tc. Here, the charge/discharge cycle Tc is defined by the capacitance of the capacitor being C, the current limiting resistance value for capacitor charging being R1, the on time of the base voltage VB being Ton, and the off time being 7O.
FF, capacitor charging time constant correction value A1 normal discharge 1
If the standard discharge time per discharge is Tdis, it can be determined by the following formula.
ＴＯ＝Ａ−Ｃ−Ｒ・（ＴＯｎ 十ＴＯＦＦ）／Ｔｏへ＋
ＴｄｉＳ ・・・（２）右辺第１項
はＡ＝１のとき極間電圧Ｖｏ Ａ １１を所定電圧の６
３％まで充電するのに要する時間を示す。本例では、無
負荷電圧１００ボルト、高電位のＩＩ電位を６０ボルト
として、Ａ＝１．４とした。このとき、（２）式の右辺
第１項は無負荷電圧の約７５％まで充電するのに要する
時間を表わしている。放電時間ＴｄｉＳは、コンデンサ
容ＲＣと放電回路のインピーダンスにより定まる値であ
る。TO=A-C-R・(TOn 10TOFF)/To +
TdiS ... (2) The first term on the right side is the voltage between electrodes Vo A 11 when A=1 is set to 6 of the predetermined voltage.
Shows the time required to charge to 3%. In this example, the no-load voltage was 100 volts, the high potential II potential was 60 volts, and A=1.4. At this time, the first term on the right side of equation (2) represents the time required to charge to approximately 75% of the no-load voltage. The discharge time TdiS is a value determined by the capacitor capacity RC and the impedance of the discharge circuit.
この値は予めメモリ内に格納しておいて、コンデンサ０
１〜Ｃｎの組み合わせに応じて所定の値を読出すように
するのが良い。This value is stored in memory in advance, and the capacitor 0
It is preferable to read a predetermined value according to the combination of 1 to Cn.
マイクロプロセッサ９５は、上記（１）式で求められた
値「％５ＰＫＪが１００より大きい値場合には、これを
１００とし、求めた値を一時記憶する。If the value "%5PKJ" determined by the above equation (1) is larger than 100, the microprocessor 95 sets it to 100 and temporarily stores the determined value.
マイクロプロセッサ８５はタイマ９９からの割込み信号
に基いてカウンタ８７．８９．９１の内容を読込み、次
式を演算する。The microprocessor 85 reads the contents of the counters 87, 89, and 91 based on the interrupt signal from the timer 99, and calculates the following equation.
ｎ ＝ｎ １ ＋ｎ、 ２＋ｎ ３ ・
・・（３）％０ＰＮ＝ （ｎ １／ｎ ＞（１００−％
５ＰＫ）・・・・・・（４）
％ＰＯＬ＝ （ｎ ２／ｎ ）（１００−％５ＰＫ）・
・・・・・（５）
％５ＨＴ＝ （ｎ ３／ｎ ）（１００−％５ＰＫ）・
・・・・・（６）
ここに「％○ＰＮＪは無放電状態の割合を表わしており
、［％ＰＯＬＪは汚染状態の割合を表わしており、［％
５ＨＴＪは短絡状態の割合を表わしている。n = n 1 + n, 2 + n 3 ・
...(3)%0PN=(n 1/n >(100-%
5PK)...(4) %POL= (n2/n)(100-%5PK)・
・・・・・・(5) %5HT= (n 3/n ) (100-%5PK)・
・・・・・・(6) Here, “%○PNJ represents the percentage of no discharge state, [%POLJ represents the percentage of contaminated state, [%○PNJ]
5HTJ represents the percentage of short circuit state.
■、データ出力処理
マイクロプロセッサ９５は以上の如くして求めｌａｒ％
５ＰＫＪ、「％○ＰＮＪ、「％ＰｏＬ」、「％５ＨＴＪ
を所定の装置に出力する。所定の装置とは図示しない表
示装置や間隙制御装置、加工液制御装置、その他の適応
制御装置等である。■The data output processing microprocessor 95 calculates lar% as described above.
5PKJ, “%○PNJ,” “%PoL”, “%5HTJ
output to a predetermined device. The predetermined devices include a display device, a gap control device, a machining fluid control device, and other adaptive control devices (not shown).
表示装置の例で言えば、正常放電、無放電、汚染、短絡
の順でｉｏｏ、ｏ、ｏ、ｏとか、８０゜１０．５．５と
か、或いは６０．１０．１０．２０とかのごとく表示す
ることができるのでオペレータはこれら表示を見て加工
状態を適確に捉えることが可能となる。In the example of a display device, normal discharge, no discharge, contamination, and short circuit are displayed in the order of ioo, o, o, o, 80°10.5.5, or 60.10.10.20. Therefore, the operator can accurately grasp the machining status by looking at these displays.
又、間隙制御装置の例で云えば「％０ＰＮＪに基いて、
例えばこの値が小さければ間隙を縮め加工速度を速める
ようにすること等が可能である。Also, in the example of a gap control device, ``Based on %0PNJ,
For example, if this value is small, it is possible to shorten the gap and increase the processing speed.
更に、「％ＰＯＬＪに繕いてベースドライブ回路１７を
制御し、［％ＰＯＬＪが所定の小さな値となるまでの間
加工途中に微小時間放電中断部分を挿入すること等が可
能である。Furthermore, it is possible to control the base drive circuit 17 by repairing %POLJ, and to insert a minute discharge interruption portion in the middle of machining until %POLJ reaches a predetermined small value.
又更に、「％５ＨＴＪに基いて異常放電防止回路７Ａで
行なったと同様の一時中断制御も可能である。Furthermore, temporary interruption control similar to that performed by the abnormal discharge prevention circuit 7A based on "%5HTJ" is also possible.
以上の通り、この発明によれば、蓄勢式の放電加工装置
の加工状態を有効に検出でき、異常放電防止回路やその
他の回路に正確な加工状態の検出情報を提供することが
可能となる。As described above, according to the present invention, it is possible to effectively detect the machining state of an energy storage type electrical discharge machining device, and to provide accurate machining state detection information to the abnormal discharge prevention circuit and other circuits. .
図面はいずれも実施例を示し、第１図は放電加工装置の
電気回路を示す全体図、第２図は加工状態検出回路の回
路図、第３図は加工状態検出回路の各部の信号状態を示
ずタイムチャート、第４図は異常放電防止回路の回路図
、第５図は情報出力回路の回路図である。
１・・・放電加工装置
３・・・加工回路
５・・・加工状態検出回路
７Ａ・・・異常放電防止回路
７Ｂ・・・情報出力回路
２１・・・信号比較部
２３・・・第１加工状態検出部
２５・・・検出禁止部
２７・・・第２加工状態検出部
■Ｇ・・・極間電圧信号
ＶＢ・・・ベース電圧信号
ＥＸ ＳＰＫ・・・放電予測信号
ＳＰＫ・・・正常放電検出信号
ＴＡＢ・・・検出禁止信号
ＶＨＰ・・・高電位検出信号
ＶＭＰ・・・中間電位検出信号
ＶＬＰ・・・低電位検出信号
［ＮＴ・・・中断信号
％ＳＰＫ・・・放電データ
％ＯＰＮ・・・無放電データ
％ＰＯＬ・・・汚染データ
％ＳＨＴ・・・短絡データ
手わ■有ｌｊＪ］云着］く自発）
昭和６１年 ５月ノＺ日
特許庁長官 宇 賀 道 部 殿１、事件の表示
特願昭第６０−２２２７９３舅２、発明の名称
放電加工装置の加工状態検出方法及びその装置３、
補正をする者
事件との関係 特許出願人
住所〈居所） 神奈川県伊勢原市石田２００番地氏名（
名称） 株式会社 ア マ ダ
代表者 天１）満開
４、代理人
住 所 〒１０５東京都港区虎ノ門１丁目２番３
＠虎ノ門第−ビル５階
電話 東京（５０４） ３０７５番（代）５、補正の対
象
明細書全文。
６、補正の内容
別紙の通り。
７、添付書類の目録
全文訂正明ＩＩＩ書
１通以 上
明 ｉｎ ３
１、発明の名称
放電加工装置のｈｎ工状態検出方法及びその装置２、特
許請求の範囲
（１） コンデンサ放電回路を有１°る放電加工装置
の（耐量電圧信号を基準電位で比較することにより正常
放電及びその他の加工状態を検出するようにした放電加
工装置の加工状態検出方法において、前記極間電圧信号
が所定の降下をすることで正常放電の状態を検出するよ
うにし、他の状態の検出はこの正常放電が行なわれたの
ち前記コンデンサが充電されるのを待って検出するよう
にしたことを特徴とする放電加工装置の加工状態検出方
法。
（２） コンデンサ放電回路を有する放電加工装置の
ｉｉ間電圧信号を基準電位と比較する信号比較部と、前
記極間電圧信号が所定の降下をすることでＩＥ ’７１
’＋゛放電の状態を検出する第１加二［状態検出部と、
該検出部が正常放電の状態を検出したのち前記コンデン
サが充電するまでの開催の加工状態の検出を禁止する検
出禁止部と、該禁止部が検出禁止していないことを条件
として前記信号比較部の比較結果に基いて他の加工状態
を検出する第２加工状態検出部と、を備えて構成される
放電加工装置の加工状態検出装置。
３、発明の詳細な説明
〔発明の分野〕
この発明はコンデンサ放電回路を有する放電加工装２の
加工状態検出方法及びその装置に関する。
〔従来技術の説明〕
従来の、放電回路にコンデンサを有さない形のいわゆる
非蓄勢式の放電加工装置では加工状態を有効に検出可能
な加工状態検出装置が備えられている。この例としては
、トランジスタスイッチ回路を介して極間に与えられる
パルス電圧を基準電位と比較し、極間電圧が所定の電位
にあることで放電状態の適否を検出するようにし、この
Ｊ：うにして検出された検出信号に基いて加工用パルス
電源、間隙制御装置、加工液供給装置、その他の適応制
御装置を適正に制御するようにした例がある（特公昭４
７−５０２７７）。
しかしながら、従来の、放電回路にコンデンサを右Ｊる
形のいわゆる静電形や電磁型の蓄勢式のｈＩｉ電加工装
置では、加工状態を有効に検出できる加工状態検出方法
及びその装置が開発されていなかった。
蓄勢式の放電加工装置は、超硬合金の放電加工等で必要
とされる例えば１５０Ａ程度の高出力のピーク電流を比
較的小規模安価な回路で得る゛ことができる利点がある
。従って、この蓄勢式の放電加工装置に加工状態を有効
に検出できる加工状態検出装置を備えこの′＆置からの
検出信号に基いて放電加工装置を加工状態に応じて適正
制御することができるなら、高屈な被加工材料に高石な
放電加工を施すことができる蓄勢式の放電加工装置を安
１１１ｉに促成り゛ることができるようになる。
〔発明の目的〕
この発明は上記に鑑みて、蓄勢式の放電加工装置の加工
状態を有効に検出することができる放電加工装置の加工
状態検出方法及びその装置を提供することを目的とする
。
〔発明の（■要〕
上記目的を達成するために、この発明では、コンデンリ
放電回路を有する放電加工装置の（恒量電圧信号が所定
の時下をすることで正常放電の状態を検出するようにし
、他の状態の検出はこの］）常放雷が行なわれたのら前
記コンデンＩすが充電されるのを待って検出づるように
した。
又、放電加工装置の加工状態検出装置を、コンデンナ放
電回路を右する放電加工装置の極間電圧信号を基準電位
と比較する信号比較部と、前記極間電圧信号が所定の降
下をすることで正常放電の状態を検出する第１加工状態
検出部と、該検出部が正常放電の状態を検出したのち前
記コンデンサが充電するまでの開催の加工状態の検出を
禁止する検出楚止部と、該禁止部が検出禁止していない
ことを条イ１として前記信号比較部の比較結果に基いて
他の加工状態を検出する第２加工状態検出部と、を備え
て構成し、充電中は正常放電以外の状態の検出を禁止す
ようにした。
〔実施例の説明〕
以下、この発明の一実施例を３２明する。
第１図は静電をのＭ例式放電加工装置の電気回路を示ず
ブロック図、第２図は加工状態検出回路の回路図、第３
図は各部の信号状態を示１゛タイムヂャート、第４図は
異常放電防止回路の回路図、第５図は情報出力回路の回
路図である。
第１図に示したように、放電加工装置１は放電加工を行
うための加工回路３と、この回路３と３つの端子Ｔ＋
、Ｔ２ 、Ｔ３を介して接続される加工状態検出回路５
と、該回路５と４つの端子Ｔ４゜Ｔｓ 、Ｔｓ 、−Ｔ
ｙを介して接続される異常放電防止回路７Ａ及び情報出
力回路７Ｂと、で（に成されている。異常放電防止回路
７Ａは、端子Ｔ８と接続され、端子Ｔ８は前記ベースド
ライブ回路１７と接続されている。
加工回路３は対向電極（加工間隙）９、加工用直流電源
１１、限流抵抗１３、パワートランジスタ１５とで形成
される直列回路と、１１ｊ１記パワートランジスタ１５
のベースと接続されるベースドライブ回路１７と、前記
対向電極９と並列に接続される蓄勢式電源ユニット１９
と、で構成されている。
ベースドライブ回路１７は第３図（ｂ）に示したような
パルス状のベース電圧信号Ｖ［３を出力しこの信号が高
レベルにあるときパワートランジスタ１５を導通さμる
。電源ユニツ１〜１９はリレー（ＲＹＩ〜ＲＹｎ ）及
びコンデンナ（Ｃ１〜Ｏｎ）の直列回路をｎｆｌ′ｌｉ
ｌ並列に接続して構成され、ｎ個のリレーＲＹＩ〜ＲＹ
ｎを切替側υ１１７１ることにより、その容Ｇを変更可
能としである。そして、電源ユニット１つは前記ベース
ドライブ回路１７の作動により直流電源１１から所定の
？Ｒ圧を受けて所定の電気エネルギーを蓄積し、電極９
の絶縁破壊によって電極９間にエネルギーを一気に放出
し、所定のｆｉＪｉ電加工を行う。
加工回路３の極間電圧ＶＧ Ａ ｐは前記端子Ｔ＋ 。
Ｔ２に与えられている。ベースドライブ回路１７から出
力されるベース電圧Ｖｅはベース電圧信号Ｖｎとして前
記端子Ｔ３に与えられている。
第２図に示したように、加工状態検出回路５は信号比較
部２１と、第１加工状態検出部２３と、検出禁止部２５
と、第２加工状態検出部２７と、でｔ１°４成されてい
る。
信号比較部２１は端子下１．Ｔ２と接続される電圧レベ
ル変換器２つと、この変換器２９と接続される２つの比
較器３１．３３と、で構成されている。
電圧レベル変換器２９は、高インピーダンスを介して極
間電圧ＶＧ Ａ １１を入力し、この極間電圧Ｖ Ｇ
Ａ ｐに比例ツると共に、最大振幅でも比較器３１．３
３の最大入力範囲を越えない程度の極間電圧信号ＶＯを
出力する。比較器３１．３３は入力された極間電圧信号
ＶＧを、高、低２レベルの基準電位Ｖ＋ 、Ｖ２でそれ
ぞれ比較し、極間電圧信号ｖＧが基準電位Ｖ＋ 、Ｖ２
より大きいときハイレベルとなる比較結果信号Ｃ８１、
Ｃ８２をそれぞれ出力する。
第１加工状態検出部２３は正常放電の状態を検出づるも
ので、図示の如く、インバータ３５と、単安定マルチバ
イブレータ３７と、３つのナントゲート３９．４１．４
３と、で偶成されている。
単安定マルチバイブレーク３７は高電位比較器３１の比
較結果信号Ｃ８１を入力し、極間電圧信号Ｖ○が基準電
位ｖ１以下となったとぎ比較結果信ｑｃｓｉの立下がり
によってトリガされ、第３図（ａ）、（Ｃ）に示したよ
うに予め設定された時間Ｔまたけ放電予測信号Ｅｘ Ｓ
ＰＫを出力する。
時間Ｔ＋ は正常放電によって極間電圧が充電電位から
ほぼピロ電位に達つするまでの時間として実験的に定め
たものである。なお、実際の放電時間はコンデンナ容量
を一定とすればほぼ一定となる。
インバータ３５は低電位比較器３３の比較結果信号Ｃ８
２を入力し、これを反転する。
ナントゲート３９はその入力端子に単安定マルチバイブ
レータ３７の出力とインバータ３５の出力とを入力し、
両信号が共にハイレベルにあるときローレベルとなる信
号ＳＰを出力する。即ち、ナントゲート３９は第３図（
Ｃ）に示した放電予測信号Ｅｘ ＳＰＫが高レベルにあ
って、極間電圧信号ＶＧが基準電位Ｖ２以下となったと
き、ｔＩｉ電が実際に開始されたことをローレベルで示
す信号ＳＰを出力り°る。
ナントゲート４３はこの信号ＳＰを一入力端子に受けて
Ｊ３つ、この信号ＳＰのローレベル化に伴ってハイレベ
ルとなる正常放電検出信号ＳＰＫを出力する。
ナントゲート４１は前記正常放電検出信号ＳＰＫと前記
放電予測信号Ｅｘ ＳＰＫとを入力し、両信号が共にハ
イレベルにあるときローレベルとなる信号を出力してお
り、放電予測信号Ｅｘ ＳＰＫがハイレベルにある間ナ
ントゲート４３にローレベルの信号を出力する。ナント
ゲート４３は、ローレベルの２人力信号が共にハイレベ
ル化されるとぎ、言い換えれば、放電予測信号ＥＸ Ｓ
ＰＫがローレベル化されると共に比較結束信号Ｃ８２が
ハイレベル化されるときローレベル化されるようになる
。
よって、第１加工状態検出部２３は第３図（ｄ ）に示
したような正常放電検出（Ｍ 舅Ｓ Ｐ Ｋを出力する
ことになる。正常放電検出信号ＳＰＫは前記端子Ｔ７か
ら出力され、異常放電防止回路７△及び情報出力回路７
Ｂで利用される。
検出禁止部２５はその他の加工状態の検出を所定条件で
禁止するもので、２つのナントゲート４５．４７と、プ
リセッタブルカウンタ４９と、３つのインバータ５１，
５３．５５と、で＋ｉｌＸ成されている。
ナントゲート４５はその入力端子にベース電圧信号ＶＢ
と、プリセッタブルカウンタ４９の出力Ｑを入力してい
る。プリセッタブルカウンタ４９はプリセット入力端子
に前記正常放電検出１８号ＳＰＫを入力し、他の入力端
子にナントゲート／Ｉ５の出力を入力している。従って
、プリセッタブルカウンタ４９は正常放電検出信号ＳＰ
Ｋの立」−りに同期してベース電圧信号ＶＧの反転信８
のパルス数の計数を開始し、この計数値が設定データと
同じになるまでその出力をハイレベルと１６信号を出力
する。
インバータ５３はプリセッタブルカウンタ４９の出力を
反転し、ブリセッタブルカｒクンタ４９の出力Ｑがハイ
レベルにある間その出力をローレベルとする。ナントゲ
ート４７は、その入力端子にインバータ５３の出力を入
力しているので、正常放電検出信号ＳＰＫの立上りに同
期して、プリセッタブルカウンタ４９のデータ設定で定
まる所定時間ＴＴＡＢだ１ノその入力をローレベルとす
ることになる。一方、ナントゲート４７の他の入力端子
にはインバータ５１からベース電圧信＠ＶＢの反転信号
が入力されている。従ってナントゲート４７はプリセッ
タブルカウンタ４９がハイレベルの信号を出力している
間その出力をハイレベル化し、それ以外はベース電圧信
号ＶＢを出力するようになる。
インバータ５５はナントゲート４７から出力される信号
を反転して出力する。
よって、検出禁止部２５は、第３図＜ｅ ＞に示したよ
うに、正常放電検出信号ＳＰＫの立ち上りに同期して所
定の時間（区間） ＴＴ Ａ Ｂだけ強制的にローレベ
ルとしたベース電圧信号の反転信号を出力する。以下、
この信号を検出禁止部＠ＴＡＢと呼ぶ。検出禁止信号Ｔ
ＡＢは、以下説明される第２加工状態検出部２７に供給
され、その曲の加工状ｒぷの検出のノ々制を行う役［］
を為す。
第２加工状態検出部２７は極間電圧信号ＶＧが基準電位
Ｖ１より上にあるか（ＶＧ ＞Ｖｌ ） 、中間にある
か（Ｖｌ ≧ＶＣ＞Ｖ２）、あるいは基準電位Ｖ２以下
にあるか（ＶＣ≦Ｖ２ ）の加工状態を検出するもので
ある。第２加工状態検出部２７は単安定マルチバイブレ
ータ５７と、３つつのナントゲート５つ、６１，６３と
、２つの負論理入力フリップフロップ６５．６７と、３
つつのインバータ６つ、７１．７３、と３つつのアンド
ゲート７５．７７．７９と、で構成されている。
単安定マルチバイブレータ５７はベース電圧信号ｖ６を
入力し、この信号Ｖｎの立上りにＥｒＩ ＪｉｌＪ Ｌ
ｔて僅か５０〜１００ ｎ５ｅｃの間口−レベルとなる
パルス信号Ｐを出力する。
ナントゲート５つは比較結果信号Ｃ８１とベース電圧信
号ＶＢとを入力し、比較結果信号Ｃ３Ｉがハイレベルか
つベース電圧信ＱＶｓがハイレベルのときローレベルの
パルスを出力する。
フリップフ［１ツブ６５はヒツト端子Ｓにナントゲート
５９の出ツノを入力し、リセット端子Ｒにマルチバイブ
レータ５７の出力を入力している。従ってフリップフロ
ップ６５は、比較結果信号Ｃ８１がハイレベルにあるこ
とを条件としてベース電圧信号ＶＢのハイレベル信号で
セットされ、リセット端子Ｒに次のパルスのローレベル
信号が入力されるまでの間その出力ＱＩをハイレベルと
する。
そしてフリップフロップ６５はリセット端子Ｒに入力さ
れる次のパルスのローレベル信号によってクリアされる
が、このときセット端子Ｓにローレベルの信号が与えら
れていればリセットはされずその出力をハイレベルとす
る。このようにフリップ７０ツブ６５からハイレベルの
信号が出力される作用は比較結果信号Ｃ８１がハイレベ
ルの間繰り返えされることになる。イして、フリップ７
０ツブ６５はセット端子Ｓに与えられている信号がハイ
レベルとなり、次いでリセット端子に与えられる信号が
ローレベルとなった時点でその出力をローレベルとする
。
アンドゲート７５は、その入力端子にフリップフロップ
６５の出力信号Ｑ＋ と前記検出禁止信号ＴＡＢとを入
力し、第３図（［）に示したように、両信号が、ハイレ
ベルにある間ハイレベルとなる高電位検出信ｇＶＨｐを
端子Ｔ４出力する。
ナントゲート６１は、低電位比較器３３の比較結果信号
Ｃ８２とベース電圧信ＱＶＢとを入力し、前記ナントゲ
ート５９と同様に、比較結果１５号Ｃ８２がハイレベル
にある間、言い換えれば、極間電圧信ＲＶ Ｇが基準電
位Ｖ２より大きい間ベース電圧信号ＶＢの反転信号を出
力する。
フリップフロップ６７は、前記フリップフロップ６５と
同様に、単安定マルチバイブレーク５７から出力される
パルス信号に基いて比較績＋Ａ信号Ｃ８２がハイレベル
にある間、言い換えれば、極間電圧信号Ｖａが基準電位
ｖ２より大きくなったｆｆ１点から極間電圧信号ＶＧが
基準電位Ｖ２以下どなり次いで甲安定マルチバイブレー
タ５７から次のローレベルのパルス信号が出力されるま
での間、ハイレベルとなる信号Ｑ２を出力する。
インバータ７１はこの信号Ｑ２を反転し、極間電圧信号
ＶＧが基準電位Ｖ２より大きくない、即プう、基準電位
ｖ２以下であることをハイレベルで表わＶ信号を出力す
る。
アンドゲート７９は、インバータ７１から出力された信
号と前記検出禁止信号ＴＡＢとを入力し、第３図（ｇ＞
に示したように、両信号がハイレベルのときハイレベル
となる低電位検出信号ＶＬＰを端子Ｔ６に出力する。
インバータ６９はフリップフロップ６５の出力信号Ｑ１
を反転りる。ナントゲート６３はこの反転信号とフリッ
プフロップ６７の出力信号Ｑ２とを入力し、両信号がハ
イレベルにあるときローレベルとなる信号を出力する。
従って、ナントゲート６３は、極間電圧信号ｖＧが基準
電位Ｖ１以下で、かつ、基準電位■２より大きいとき、
即ち、極間電圧信号ＶＧが中間電位にあるときローレベ
ルとなる信号を出力する。
インバータ７３はナントゲート６３の出力信号を反転し
、極間電圧信号ＶＧが中間電位にあるときハイレベルと
なる信号を出力する。アンドゲート７７はインバータ７
３の出力信号と前記演出禁止信号ＴＡＢとを入力してＪ
３す、第３図（１））に示したように、両信号がハイレ
ベルにあるときハイレベルとなる中間電位信号ＶＭＰを
端子Ｔ５に出力する。
以上により、第２図に示した加工状態検出回路５は、４
種の検出信号ＳＰＫ、ＶＨＰ、ＶＭ Ｐ、ＶＬＰを出力
するようになる。これら検出信号の内容を要約すると次
のようになる。
■ 正常を毘合１に曇ＳＰＫ
この検出信号ＳＰＫは、第３図（ｄ ）に示したように
、極間電圧信号ＶＧが’Ｊ Ｇ ＞ ’Ｊ １の状態か
らＶＧが低下して、Ｖ、＞ＶＧとなった瞬間から所定の
時間Ｔ１以内にＶ２ ＞Ｖａとなったときハイレベルと
なり、Ｔ１経過後ローレベルとなる信号であり、正常放
電１回につき時間Ｔ２だけ１回ハイレベルどなる信号で
ある。
■ °・ 中舌丹 Ｈ
この検出信号Ｖ＋＋Ｐは、第３図（ｆ）に示したように
、極間電圧信号ＶＧが基準電位ｖ１より大きいとき、即
ら、ＶＣ＞ Ｖ ＋のとぎ、充電時間ＴＴＡＢを除いて
出力されるパルス状の信号である。
パルス波形はベース電圧信Ｑ Ｖ Ｂの波形を反転した
形である。
■ 中６ヴ尖’−””ＶＭＰ
この検出信号ＶＭＰは、第３図（［１）に示したように
、極間電圧信号ＶＧが中間電位にあるとき、即ち、Ｖ＋
≧ＶＧ＞Ｖ２のとぎ、充電時間ＴＴ八Ｂを除いてで出
力されるパルス状の信号である。
パルス波形の内容は高電位検出信号Ｖ）ＩＰと同様であ
る。
■ イ氏ＬＬ！宇１２７ＶＩ−Ｐ
この検出信号は、第３図（９）に示したように、極間電
圧信号ＶＧが基準電位Ｖ２以下の時、即ち、Ｖａ≦ｖ２
のとき充電時間ＴＴＡＢを除いて出力されるパルス状の
信号である。パルス波形の内容は検出信号ＶＨＰ、ＶＭ
Ｐと同様である。
第４図に示したように、異渚放電防止回路７Ａは、オア
ゲート８１と、プリセットカウンタ８３と、単安定マル
チバイブレータ８５とで構成されている。
オアゲート８１は高電位及び中間電位の検出信号並びに
正常放電の検出１ｚ号Ｖｕ Ｐ、ＶＭ Ｐ、ＳＰＫをそ
れぞれ入力し、これら入力信号のいずれかにハイレベル
の信号が現われたときハイレベルの信号を出力する。
プリセットカウンタ８３は、プリセット端子ＰＥを前記
オアゲートと接続し、クロック入力端子ＣＫを端子Ｔ６
と接続し、データ設定端子ＰＤをデータ入力用の端子Ｔ
ｏｏに接続し、プリセット端子ＰＥにハイレベルの信号
が現われたとき、設定データをプリセットし、その後、
クロック入力端子ＯＫに入力されるパルス数を計数し、
計？ｌｉ ＩＫｉが設定データを越えた時ハイレベルと
なるカウントオーバー号ＣＯを出力する。
ｄｉ安定マルチバイブレーク８５は、前記カウントオー
バー１８ 号Ｃ○を入力し、この１５号Ｃ○がハイレベ
ルとなったことにより１〜リガされ所定時間だけハイレ
ベルとなる中断信ｑｒＮＴを出力する。
中断信号ｒＮＴはベース電圧ＶＢを一時的にローレベル
化させるためのｆｉｉ号である。
以上により、只常放電防止回路７Ａは、加工状態が継続
して短絡状態にあるとき、言い換えれば、加工に有害イ
２電流が与えられそうになったとき単安定マルチバイブ
レータ８５から中断信号ＩＮＴを出力するようになる。
そして、この中所信Ｑ ＩＮＴが出力された場合にはベ
ースドライブ回路１７は一時的にパワートランジスタ１
５をオフするようになり、コン１ンサＣ１〜Ｑｎへの充
電が一時中所されるようになる。
かくして、毘常放電防止回路７△【よ放電加工に有害な
電流を有効に除去できるので、加工面積の変化に対応し
て最適電流密度とすることが可能であり、電極や加工製
品に豹１０を与えることがない。
又、この結果加工面積が極端に小さくなることのあるい
わゆる喰い付き部の加工や貫通加工の汲は陥部での加工
安定性を良好とする。
第５図に示したように、情報出力回路７Ｂは、４つつの
カウンタ８７．８９．９１．９３と、マイクロプロセッ
サ９５ど、処理プログラムを格納したメ七り９７と、；
１２１り込みタイマ９９と、て（１１１成されている。
情報出力回路７Ｂは、前記険出色号Ｖｌ−ＩＰ、Ｖ１７
ＩＰ、ＶＬ Ｐ、ＳＰＫを入力し、無ｒｉ！！電状態、
電極汚染状態、短絡状態、正常放電状態を使用に便なる
形で出力するものである。
各カウンタ８７〜９３は情報源として前記加工状態検出
信号Ｖ）ＩＰ、Ｖｘ＋ Ｐ、Ｖｌ−Ｐ、ＳＰｔ＜をそれ
ぞれ入力し、所定時間Ｔ内に入力される信号のパルス数
をそれぞれ計数する。カウンタ８７〜９３の３を数値は
それぞれｎｌ、ｎ２．ｎ３．Ｎであるとする。なお、カ
ウンタ９３に入力されるパルスは正常放電１回に対し１
回であるが（第３図（ｄ ）参照）、他のカウンタ８７
．８９．９１に入力されるパルス数は極間電圧信号ＶＧ
が所定電位の領域に入ったとき一気に１又は複数個入力
される態様である（第３図（ｆ）、（ｏ）、（ｈ）参照
）。
マイクロプロセッサ９５は所定時間Ｔ毎にカウンタ８７
〜９３の計数を読み込み、メモリ９７に格納されている
プログラムに基いて以下工〜■の処理を行う。
マイクプロレッサ９５はタイマＴからの割込み信号に基
いてカウンタ９３の内容を読込み、次式で計数値の標準
に対する割合「％５ＰＫＪを演σする。
％５ＰＫ＝ （Ｎ／Ｎｓ Ｘ１００）−・−・・・（＋
）ここにＮは計数値、Ｎｓは理想状態における標準値で
ある。
理想状態における標準値Ｎｓは計測時間Ｔを１回の充放
電サイクルＴｃで割ることでＮ５＝Ｔ／Ｔｏとして求め
られる。ここに、充放電サイクルｌ”ｃは、コンデンサ
の容ＲをＣ１コンデンぢ充電用の限流抵抗値をＲ、ベー
ス電圧Ｖ［３のオン時間をＴｏｎ、同じ（オフ時間をＴ
ＯＦＦ、コンデンサ充電時定数の補正値を△、正常放電
１回当りの標ｔ￥放電時間を７−ｄｉｓとすれば次式で
求まる。
７’ｃ ＝Ａ−ｃ−Ｒ−（Ｔｏｎ −１−ＴＯＦＦ
＞＋ＴｄｉＳ ・・・（２）右
辺第１項はＡ＝１のとき極間電圧Ｖａ Ａ Ｏを所定電
圧の６３％まで充電するのに要する時間を示す。本例で
は、無負荷電圧１００ポル１−１高電位の基準電位を６
０ボルトとして、Ａ＝１．４とシタ。このとき、（２）
式の右辺第１項は無負荷電圧の約７５％まで充電するの
に要する時間を表わしている。放電時間ＴｄｉＳは、コ
ンデンサ容量Ｃと放電回路のインピーダンスにより定ま
る値である。
この直は予めメモリ内に格納しておいて、コンデンサＣ
１〜Ｃｎの組み合わせに応じて所定の１直を読出すよう
にするのが良い。
マイクロプロＣフサ９５は、上記（１）式で求められた
圃「％５ＰＫＪが１００より大ぎい値場合には、これを
１００とし、求めた伯を一８５記憶７る。
マイクロプロセッサ８５はタイマ９９からのにｊ込み信
号に阜いてカウンタ８７．８９．９１の内容を読込み、
次式を演算する。
ｎ ＝ｎ ｌ＋ｎ ２＋ｎ ３ ・・・
（１）％０ＰＮ＝ （ｎ １／ｎ ＞（１００−％５Ｐ
Ｋ）・・・・・・（４）
％ＰＯＬ＝ （ｎ ２／ｎ ）（１００−％５ＰＫ）・
・・・・・（５）
％５ｌ−ｌＴ＝ （ｎ ３／ｎ ）（１００−％５ＰＫ
）・・・・・・（６）
ここに「％０ＰＮＪは無放電状態の割合を表わしてａ３
す、「％ＰＯＬＪは汚染状態の割合を表わしてＪ３す、
［％５ＨＴＪは短絡状態の割合を表わしている。
■、デニーｒ比Ｊ〔４濯−
マイクロプロセッサ９５は以上の如くして求めｌご １
直 ［％ ５ＰＫＪ 、 「 ％ ０ＰＮＪ
、 「 ％ ＰＯＬＪ 、［％５ＨＴＪ
を所定の装置に出力する。所定の装置とは図示しない表
示装置や間隙制御装置、加工液制御装置、その他の適応
制御装置等である。
表示装置の例で言えば、正常放電、無放電、汚染、短絡
の順で１００．Ｏ，Ｏ，Ｏとか、８０゜１０．５．５と
か、或いは６０，１０．１０．２０とかのごとく表示す
ることができるのでオペレータはこれら表示を見て加工
状態を適確に捉えることが可能となる。
又、間隙制御装置の例で云えば［％０ＰＮＪに基いて、
例えばこの値が小さければ間隙を縮め加工速度を速める
ようにすること等が可能である。
更に、［％ＰＯＬＪに基いてベースドライブ回路１７を
制御し、「％ＰＯＬＪが所定の小さな値となるまでの間
加工途中に微小時間放電中断部分を挿入すること等が可
能である。
又更に、［％５ＨＴＪに閃いて異常放電防止回路７Ａで
行なったと同様の一時中断制御も可能である。
〔発明の効果〕
以上の通り、この発明によれば、蓄勢式の放電加工装置
の加工状態を有効に検出でき、異常放電防止回路やその
他の回路に正確な加工状態の検出情報を提供することが
可能となる。
４、図面の簡１１ｉイτ説明
図面はいずれも実施例を示し、第１図は放電加工装置の
電気回路を示す全体図、第２図は加工状態検出回路の回
路図、第３図は加工状態検出回路の各部の信号状態を示
すタイムチｐ −ト、第４図は異常放電防止回路の回路
図、第５図は情報出力回路の回路図である。
１・・・放電加工装置
３・・・加工回路
５・・・加工状態検出回路
７Ａ・・・異常放電防止回路
７Ｂ・・・情報出力回路
２１・・・信号比較部
２３・・・第１加工状態検出部
２５・・・検出禁止部
２７・・・第２加工状態検出部
ＶＧ・・・極間電圧信号
ＶＢ・・・ベース電圧信号
ＥＸＳＰＫ・・・放電予測信号
ＳＰＫ・・・正常放電検出信号
ＴＡＢ・・・検出禁止信号
ＶＩＰ・・・高電位検出信号
ＶＭＰ・・・中間電位検出信号
ＶＬＰ・・・低電位検出信号
ＩＮＴ・・・中断信号
％ＳＰＫ・・・放電データ
％○ＰＮ・・・無放電データ
％［）○し・・・汚染データ
％Ｓ ｉ−Ｉ Ｔ・・・短絡データ
１さぜ：ＩＬ’−１’：ｒ”＋The drawings all show examples, and Fig. 1 is an overall diagram showing the electric circuit of the electrical discharge machining device, Fig. 2 is a circuit diagram of the machining state detection circuit, and Fig. 3 shows the signal status of each part of the machining state detection circuit. 4 is a circuit diagram of the abnormal discharge prevention circuit, and FIG. 5 is a circuit diagram of the information output circuit. 1... Electric discharge machining device 3... Machining circuit 5... Machining state detection circuit 7A... Abnormal discharge prevention circuit 7B... Information output circuit 21... Signal comparison section 23... First machining State detection section 25...Detection prohibition section 27...Second machining state detection section G...Map voltage signal VB...Base voltage signal EX SPK...Discharge prediction signal SPK...Normal discharge Detection signal TAB...Detection prohibition signal VHP...High potential detection signal VMP...Intermediate potential detection signal VLP...Low potential detection signal [NT...Interruption signal %SPK...Discharge data %OPN. ...Non-discharge data %POL...Contamination data %SHT...Short-circuit data Hand ■ArjJ]Commission] May 1986, Director General of the Patent Office Uga Michibe 1, Incident Indication of Patent Application No. 60-222793 (in-law 2), title of the invention
Machining state detection method and device for electric discharge machining equipment 3,
Relationship with the case of the person making the amendment Patent applicant address (residence) 200 Ishida, Isehara City, Kanagawa Prefecture Name (
Name) AMADA Co., Ltd. Representative: Ten 1) Mankai 4, Agent address: 1-2-3 Toranomon, Minato-ku, Tokyo 105
@Toranomon Dai- Building 5th Floor Telephone: Tokyo (504) 3075 (Main) 5, Full text of the specification subject to amendment. 6. Details of the amendments are as shown in the attached sheet. 7. Complete list of attached documents, correction letter III
1 or more copies clear in 3 1. Title of the invention: Method and device for detecting machining status of electrical discharge machining equipment 2. Claims (1) In a machining state detection method for an electrical discharge machining apparatus, which detects normal discharge and other machining states by comparing with a reference potential, a state of normal discharge is detected when the voltage signal between the electrodes drops by a predetermined value. A method for detecting a machining state of an electric discharge machining apparatus, characterized in that the other states are detected after waiting for the capacitor to be charged after this normal discharge has occurred. (2) Capacitor A signal comparison unit that compares a voltage signal between electrodes ii and a reference potential of an electric discharge machining apparatus having a discharge circuit, and a signal comparison unit that compares a voltage signal between electrodes with a reference potential, and a signal comparison unit that compares a voltage signal between electrodes with a reference potential,
'+' A first and second state detection unit that detects the state of discharge;
a detection prohibition section that prohibits detection of a machining state that occurs after the detection section detects a state of normal discharge until the capacitor is charged; and a signal comparison section that prohibits detection on the condition that the prohibition section does not prohibit detection. A machining state detection device for an electrical discharge machining apparatus, comprising: a second machining state detection section that detects another machining state based on a comparison result of the above. 3. Detailed Description of the Invention [Field of the Invention] The present invention relates to a machining state detection method and apparatus for an electrical discharge machining device 2 having a capacitor discharge circuit. [Description of the Prior Art] Conventional so-called non-storage electrical discharge machining apparatuses that do not have a capacitor in the discharge circuit are equipped with a machining state detection device that can effectively detect the machining state. As an example of this, the pulse voltage applied between the electrodes via a transistor switch circuit is compared with a reference potential, and the suitability of the discharge state is detected when the voltage between the electrodes is at a predetermined potential. There is an example in which a machining pulse power source, a gap control device, a machining fluid supply device, and other adaptive control devices are appropriately controlled based on the detection signal detected by the
7-50277). However, in conventional electrostatic or electromagnetic storage type hIi electrical machining equipment that uses a capacitor in the discharge circuit, a machining state detection method and device that can effectively detect the machining state have not been developed. It wasn't. The energy storage type electric discharge machining apparatus has the advantage of being able to obtain a high output peak current of, for example, about 150 A, which is required in electric discharge machining of cemented carbide, etc., with a relatively small-scale and inexpensive circuit. Therefore, the energy storage type electrical discharge machining device is equipped with a machining state detection device that can effectively detect the machining state, and the electrical discharge machining device can be appropriately controlled according to the machining state based on the detection signal from this '& position. If so, it becomes possible to easily and easily construct a storage-type electric discharge machining apparatus that can perform high-quality electric discharge machining on a high-strength workpiece material. [Object of the Invention] In view of the above, an object of the present invention is to provide a machining state detection method and device for an electric discharge machining device that can effectively detect the machining state of an energy storage type electric discharge machining device. . [Summary of the Invention] In order to achieve the above object, the present invention detects a normal discharge state when a constant voltage signal (of an electrical discharge machining apparatus having a condenser discharge circuit drops at a predetermined time). , other conditions can be detected using this method]) After a regular lightning discharge has occurred, detection is performed after waiting for the capacitor I to be charged. a signal comparison section that compares a voltage signal between machining points of an electric discharge machining device that controls a discharge circuit with a reference potential; and a first machining state detection section that detects a state of normal discharge when the voltage signal between machining holes drops by a predetermined value. and a detection blocking part that prohibits the detection of the machining state after the detection part detects a state of normal discharge until the capacitor is charged, and the provision that the prohibition part does not prohibit detection. and a second machining state detection section that detects another machining state based on the comparison result of the signal comparison section, and the detection of states other than normal discharge is prohibited during charging. DESCRIPTION OF EMBODIMENTS] An embodiment of the present invention will be explained below. Fig. 1 is a block diagram (not showing the electric circuit) of an M-type electric discharge machining apparatus for electrostatic discharge, and Fig. 2 is a block diagram of a machining state detection circuit. Circuit diagram, 3rd
The figure shows a time chart showing the signal status of each part, FIG. 4 is a circuit diagram of the abnormal discharge prevention circuit, and FIG. 5 is a circuit diagram of the information output circuit. As shown in FIG. 1, the electric discharge machining apparatus 1 includes a machining circuit 3 for performing electric discharge machining, and this circuit 3 and three terminals T+.
, T2, and a machining state detection circuit 5 connected via T3.
and the circuit 5 and the four terminals T4゜Ts, Ts, -T
The abnormal discharge prevention circuit 7A and the information output circuit 7B are connected through y. The abnormal discharge prevention circuit 7A is connected to the terminal T8, and the terminal T8 is connected to the base drive circuit 17. The processing circuit 3 includes a series circuit formed by a counter electrode (processing gap) 9, a processing DC power source 11, a current limiting resistor 13, a power transistor 15, and a power transistor 15 described in 11j1.
a base drive circuit 17 connected to the base of the battery, and a storage type power supply unit 19 connected in parallel to the counter electrode 9.
It consists of and. The base drive circuit 17 outputs a pulsed base voltage signal V[3 as shown in FIG. 3(b), and when this signal is at a high level, the power transistor 15 is rendered conductive. Power supply units 1 to 19 are nfl'li series circuits of relays (RYI to RYn) and capacitors (C1 to On).
l Consisting of n relays RYI to RY connected in parallel
By changing n to the switching side υ1171, its capacity G can be changed. Then, one power supply unit receives a predetermined voltage from the DC power supply 11 by the operation of the base drive circuit 17. A predetermined electrical energy is accumulated in response to R pressure, and the electrode 9
Due to the dielectric breakdown, energy is released between the electrodes 9 at once, and predetermined fiJi electrical processing is performed. The voltage VG A p between the electrodes of the processing circuit 3 is the terminal T+. It is given to T2. The base voltage Ve output from the base drive circuit 17 is applied to the terminal T3 as a base voltage signal Vn. As shown in FIG. 2, the machining state detection circuit 5 includes a signal comparison section 21, a first machining state detection section 23, and a detection prohibition section 25.
and the second machining state detection section 27, t1°4 is formed. The signal comparison section 21 is connected to the lower terminal 1. It consists of two voltage level converters connected to T2 and two comparators 31 and 33 connected to this converter 29. The voltage level converter 29 inputs the voltage between electrodes VG A 11 via a high impedance, and converts the voltage between electrodes VG
The comparator 31.3 increases proportionally to A p and even at maximum amplitude.
A voltage signal VO between electrodes that does not exceed the maximum input range of No. 3 is output. Comparators 31 and 33 compare the input interpole voltage signal VG with two high and low levels of reference potentials V+ and V2, respectively, so that the interpole voltage signal vG is equal to the reference potentials V+ and V2.
a comparison result signal C81 which becomes high level when the
C82 respectively. The first machining state detection section 23 detects the state of normal discharge, and as shown in the figure, an inverter 35, a monostable multivibrator 37, and three Nant gates 39, 41, 4.
It is combined with 3. The monostable multi-bi break 37 inputs the comparison result signal C81 of the high potential comparator 31, and is triggered by the fall of the comparison result signal qcsi when the inter-electrode voltage signal V○ becomes lower than the reference potential v1. As shown in a) and (C), the discharge prediction signal Ex S over a preset time T
Output PK. The time T+ is experimentally determined as the time required for the voltage between the electrodes to reach approximately the pyropotential from the charging potential due to normal discharge. Note that the actual discharge time is approximately constant if the capacitance of the capacitor is constant. The inverter 35 receives the comparison result signal C8 from the low potential comparator 33.
Enter 2 and invert it. The Nant gate 39 inputs the output of the monostable multivibrator 37 and the output of the inverter 35 to its input terminals,
It outputs a signal SP which becomes low level when both signals are at high level. That is, the Nantes gate 39 is shown in FIG.
When the discharge prediction signal Ex SPK shown in C) is at a high level and the interelectrode voltage signal VG becomes equal to or lower than the reference potential V2, a signal SP indicating at a low level that the tIi discharge has actually started is output. ri°ru. The Nant gate 43 receives this signal SP at one input terminal and outputs three J3 normal discharge detection signals SPK which become high level as this signal SP becomes low level. The Nant gate 41 inputs the normal discharge detection signal SPK and the discharge prediction signal Ex SPK, and outputs a signal that becomes low level when both signals are at high level, and the discharge prediction signal Ex SPK is at high level. A low level signal is output to the Nantes gate 43 during the period. The Nant gate 43 is activated when two low-level human input signals are both set to high level, in other words, the discharge prediction signal EXS
When PK is set to low level and the comparison cohesion signal C82 is set to high level, it is set to low level. Therefore, the first machining state detection section 23 outputs a normal discharge detection signal (MSPK) as shown in FIG. 3(d).The normal discharge detection signal SPK is output from the terminal T7, Abnormal discharge prevention circuit 7△ and information output circuit 7
Used in B. The detection prohibition section 25 prohibits detection of other machining states under predetermined conditions, and includes two Nantes gates 45, 47, a presettable counter 49, three inverters 51,
53.55, +ilX is formed. The Nant gate 45 has a base voltage signal VB at its input terminal.
and the output Q of the presettable counter 49 is input. The presettable counter 49 inputs the normal discharge detection No. 18 SPK to the preset input terminal, and inputs the output of the Nant gate/I5 to the other input terminal. Therefore, the presettable counter 49 receives the normal discharge detection signal SP.
The inverted signal 8 of the base voltage signal VG is synchronized with the rise of K.
It starts counting the number of pulses, and outputs 16 signals with its output at high level until the counted value becomes the same as the setting data. The inverter 53 inverts the output of the presettable counter 49 and makes the output low while the output Q of the presettable counter 49 is at a high level. Since the Nant gate 47 inputs the output of the inverter 53 to its input terminal, in synchronization with the rising edge of the normal discharge detection signal SPK, the Nant gate 47 inputs its input for a predetermined period of time determined by the data setting of the presettable counter 49. It will be set to low level. On the other hand, an inverted signal of the base voltage signal @VB is input from the inverter 51 to the other input terminal of the Nant gate 47. Therefore, the Nant gate 47 makes its output high while the presettable counter 49 is outputting a high level signal, and otherwise outputs the base voltage signal VB. The inverter 55 inverts the signal output from the Nandt gate 47 and outputs it. Therefore, as shown in FIG. 3<e>, the detection prohibition unit 25 forcibly sets the base voltage to a low level for a predetermined time (section) TT A B in synchronization with the rise of the normal discharge detection signal SPK. Outputs the inverted signal. below,
This signal is called a detection prohibition unit @TAB. Detection prohibition signal T
AB is supplied to the second machining state detection section 27, which will be explained below, and serves to control the detection of the machining state rp of the song.
to do. The second machining state detection unit 27 determines whether the machining voltage signal VG is above the reference potential V1 (VG > Vl), in the middle (Vl ≧VC>V2), or below the reference potential V2 (VC ≦V2) is detected. The second machining state detection unit 27 includes a monostable multivibrator 57, five Nant gates 61, 63, two negative logic input flip-flops 65, 67,
It consists of six inverters, 71.73, and three AND gates, 75.77.79. The monostable multivibrator 57 inputs the base voltage signal v6, and at the rising edge of this signal Vn ErI JilJ L
A pulse signal P having a width level of only 50 to 100 n5ec is output. The five Nant gates input the comparison result signal C81 and the base voltage signal VB, and output a low level pulse when the comparison result signal C3I is at a high level and the base voltage signal QVs is at a high level. The flip-flop [1 knob 65 inputs the output of the Nant gate 59 to the hit terminal S, and inputs the output of the multivibrator 57 to the reset terminal R. Therefore, the flip-flop 65 is set by the high level signal of the base voltage signal VB on the condition that the comparison result signal C81 is at a high level, and remains unchanged until the next pulse low level signal is input to the reset terminal R. Set the output QI to high level. The flip-flop 65 is cleared by the next pulse low level signal input to the reset terminal R, but at this time, if a low level signal is given to the set terminal S, the flip flop 65 is not reset and its output is set to high level. shall be. The operation of outputting a high level signal from the flip 70 knob 65 in this manner is repeated while the comparison result signal C81 is at a high level. flip 7
The output of the 0-tube 65 becomes low level when the signal applied to the set terminal S becomes high level, and then the signal applied to the reset terminal becomes low level. The AND gate 75 inputs the output signal Q+ of the flip-flop 65 and the detection prohibition signal TAB to its input terminal, and as shown in FIG. A high potential detection signal gVHp is outputted from the terminal T4. The Nant gate 61 inputs the comparison result signal C82 of the low potential comparator 33 and the base voltage signal QVB, and similarly to the Nant gate 59, while the comparison result No. 15 C82 is at a high level, in other words, the While the voltage signal RV G is greater than the reference potential V2, an inverted signal of the base voltage signal VB is output. Similar to the flip-flop 65, the flip-flop 67 operates based on the pulse signal output from the monostable multi-bi break 57 while the comparison result +A signal C82 is at a high level, in other words, the inter-electrode voltage signal Va is at the reference potential. From point ff1, which is greater than v2, the interelectrode voltage signal VG goes below the reference potential V2, and then the high level signal Q2 is output until the next low level pulse signal is output from the instep stable multivibrator 57. . The inverter 71 inverts this signal Q2 and outputs a V signal indicating at a high level that the electrode-to-electrode voltage signal VG is not greater than the reference potential V2, that is, is less than or equal to the reference potential V2. The AND gate 79 inputs the signal output from the inverter 71 and the detection prohibition signal TAB,
As shown in FIG. 3, the low potential detection signal VLP, which becomes high level when both signals are high level, is output to the terminal T6. The inverter 69 outputs the output signal Q1 of the flip-flop 65.
Reverse it. The Nant gate 63 inputs this inverted signal and the output signal Q2 of the flip-flop 67, and outputs a signal that becomes low level when both signals are at high level. Therefore, when the interelectrode voltage signal vG is less than the reference potential V1 and greater than the reference potential ■2, the Nant gate 63
That is, it outputs a signal that becomes low level when the electrode-to-electrode voltage signal VG is at an intermediate potential. The inverter 73 inverts the output signal of the Nandt gate 63 and outputs a signal that becomes high level when the voltage between electrodes VG is at an intermediate potential. AND gate 77 is inverter 7
Input the output signal of 3 and the production prohibition signal TAB and press J.
3. As shown in FIG. 3(1)), the intermediate potential signal VMP, which is at high level when both signals are at high level, is output to terminal T5. As described above, the machining state detection circuit 5 shown in FIG.
The seed detection signals SPK, VHP, VMP, and VLP are output. The contents of these detection signals can be summarized as follows. ■ Cloudy SPK when normal is 1. As shown in Fig. 3(d), this detection signal SPK is caused by a decrease in VG from the state where the inter-electrode voltage signal VG is 'J G >'J 1, It is a signal that becomes high level when V2 > Va within a predetermined time T1 from the moment it becomes >VG, and becomes low level after T1, and is a signal that goes high level once for time T2 per normal discharge. It is. ■ °・ Nakatonan H As shown in Fig. 3(f), this detection signal V++P is detected when the interelectrode voltage signal VG is larger than the reference potential v1, that is, when VC > V +, the charging time This is a pulse-like signal that is output except for TTAB. The pulse waveform is an inverted version of the waveform of the base voltage signal QVB. ■ Middle 6th peak '-''VMP This detection signal VMP, as shown in FIG.
This is a pulse-like signal that is output when ≧VG>V2, excluding the charging time TT8B. The content of the pulse waveform is the same as that of the high potential detection signal V)IP. ■ Mr. Lee LL! U127VI-P As shown in FIG. 3 (9), this detection signal is activated when the interelectrode voltage signal VG is below the reference potential V2, that is, Va≦v2.
This is a pulse-like signal that is output except for the charging time TTAB. The content of the pulse waveform is the detection signal VHP, VM
Same as P. As shown in FIG. 4, the abnormal shore discharge prevention circuit 7A is composed of an OR gate 81, a preset counter 83, and a monostable multivibrator 85. The OR gate 81 inputs the high potential and intermediate potential detection signals and normal discharge detection No. 1z Vu P, VM P, and SPK, respectively, and outputs a high level signal when a high level signal appears in any of these input signals. Output. The preset counter 83 connects the preset terminal PE to the OR gate, and connects the clock input terminal CK to the terminal T6.
and connect the data setting terminal PD to the data input terminal T.
oo, and when a high level signal appears on the preset terminal PE, preset the setting data, and then
Count the number of pulses input to the clock input terminal OK,
Total? When li IKi exceeds the set data, outputs a count over signal CO which becomes high level. The di stable multi-bye break 85 inputs the count over No. 18 C○, and outputs an interruption signal qrNT which is triggered from 1 to 1 when this No. 15 C○ becomes high level and becomes high level for a predetermined time. The interrupt signal rNT is a fii signal for temporarily bringing the base voltage VB to a low level. As described above, the normal discharge prevention circuit 7A receives the interrupt signal INT from the monostable multivibrator 85 when the machining state continues and is in a short circuit state, in other words, when a harmful current is about to be applied to the machining process. It will start outputting. Then, when this intermediate signal Q INT is output, the base drive circuit 17 temporarily switches to the power transistor 1.
5 is turned off, and charging of the capacitors C1 to Qn is temporarily suspended. In this way, the continuous discharge prevention circuit 7△[Y] can effectively remove the current harmful to electric discharge machining, so it is possible to set the optimum current density in response to changes in the machining area, and it is possible to prevent the electrodes and processed products from Never give up. Furthermore, machining of so-called bite portions and through-hole machining, which may result in an extremely small machining area, improves machining stability in recessed portions. As shown in FIG. 5, the information output circuit 7B includes four counters 87, 89, 91, 93, a microprocessor 95, and a memory 97 storing a processing program;
121 read-in timer 99 and te (111) are configured.The information output circuit 7B is connected to the
Enter your IP, VL P, and SPK, and it's free! ! electric condition,
It outputs the electrode contamination state, short circuit state, and normal discharge state in a convenient format. Each of the counters 87 to 93 inputs the processing state detection signals V) IP, Vx+P, Vl-P, and SPt< as information sources, and counts the number of pulses of the signals input within a predetermined time T. The numerical values of 3 in counters 87 to 93 are nl, n2. n3. Suppose that N. Note that the pulse input to the counter 93 is 1 per normal discharge.
(see FIG. 3(d)), but the other counter 87
．． The number of pulses input to 89.91 is the electrode voltage signal VG.
In this mode, one or more signals are input at once when the voltage enters a predetermined potential region (see FIGS. 3(f), (o), and (h)). The microprocessor 95 controls the counter 87 at every predetermined time T.
93 is read, and the following steps 2 to 3 are performed based on the program stored in the memory 97. The microphone processor 95 reads the contents of the counter 93 based on the interrupt signal from the timer T, and calculates the ratio of the counted value to the standard "%5PKJ" using the following formula. %5PK= (N/Ns X100) - - ...(+
) Here, N is a count value and Ns is a standard value in an ideal state. The standard value Ns in the ideal state is obtained by dividing the measurement time T by one charge/discharge cycle Tc as N5=T/To. Here, the charging/discharging cycle l''c is defined as the capacitor capacity R is C1, the current limiting resistance value for capacitor charging is R, the on time of the base voltage V [3 is Ton, and the same (off time is T).
If OFF, the correction value of the capacitor charging time constant is Δ, and the standard t\discharge time per normal discharge is 7-dis, it can be found by the following equation. 7'c = A-c-R-(Ton -1-TOFF
>+TdiS...(2) The first term on the right side indicates the time required to charge the electrode-to-electrode voltage Va AO to 63% of the predetermined voltage when A=1. In this example, the reference potential of the no-load voltage 100pol 1-1 high potential is set to 6
Assuming 0 volts, A=1.4. At this time, (2)
The first term on the right side of the equation represents the time required to charge to approximately 75% of the no-load voltage. The discharge time TdiS is a value determined by the capacitor capacitance C and the impedance of the discharge circuit. This direct voltage is stored in memory in advance, and the capacitor C
It is preferable to read out a predetermined one shift according to the combination of 1 to Cn. If the field value ``%5PKJ'' determined by the above equation (1) is larger than 100, the microprocessor C fuser 95 sets it to 100 and stores the calculated value. Based on the input signal from 99, read the contents of counter 87.89.91,
Compute the following equation. n=n l+n 2+n 3...
(1)%0PN=(n 1/n >(100-%5P
K)・・・・・・(4) %POL= (n2/n)(100-%5PK)・
...(5) %5l-lT= (n3/n)(100-%5PK
)・・・・・・(6) Here, “%0PNJ represents the percentage of non-discharge state, a3
``%POLJ represents the percentage of contamination.
[%5HTJ represents the percentage of short circuit state. ■, Denny r ratio J [4 washes - The microprocessor 95 is determined as above.1
Direct [%5PKJ, "%0PNJ
, “%POLJ, [%5HTJ
output to a predetermined device. The predetermined devices include a display device, a gap control device, a machining fluid control device, and other adaptive control devices (not shown). Taking the example of a display device, the order of normal discharge, no discharge, contamination, and short circuit is 100. O, O, O, 80°10.5.5, or 60,10.10.20 can be displayed, so the operator can accurately grasp the machining status by looking at these displays. becomes. Also, in the example of a gap control device, [based on %0PNJ,
For example, if this value is small, it is possible to shorten the gap and increase the processing speed. Furthermore, it is possible to control the base drive circuit 17 based on %POLJ and insert a minute discharge interruption part in the middle of machining until %POLJ reaches a predetermined small value. [Temporary interruption control similar to that performed by the abnormal discharge prevention circuit 7A in response to %5HTJ is also possible. [Effects of the Invention] As described above, according to the present invention, the machining state of the energy storage type electric discharge machining device can be controlled. It can be detected effectively and it is possible to provide accurate detection information of the machining state to the abnormal discharge prevention circuit and other circuits.4. The figure is an overall diagram showing the electrical circuit of the electric discharge machining device, Figure 2 is a circuit diagram of the machining state detection circuit, Figure 3 is a time chart showing the signal status of each part of the machining state detection circuit, and Figure 4 is an abnormality. A circuit diagram of the discharge prevention circuit, and FIG. 5 is a circuit diagram of the information output circuit. 1... Electric discharge machining device 3... Machining circuit 5... Machining state detection circuit 7A... Abnormal discharge prevention circuit 7B . . . Information output circuit 21 . . . Signal comparison section 23 . . . First machining state detection section 25 . . . ...Base voltage signal EXSPK...Discharge prediction signal SPK...Normal discharge detection signal TAB...Detection prohibition signal VIP...High potential detection signal VMP...Intermediate potential detection signal VLP...Low potential detection Signal INT...Interruption signal %SPK...Discharge data %○PN...No discharge data %[)○...Contamination data %S i-I T...Short circuit data 1 Saze:IL'-1':r”+
Claims (2)
電圧信号を基準電位で比較することにより正常放電及び
その他の加工状態を検出するようにした放電加工装置の
加工状態検出方法において、前記極間電圧信号が所定の
降下をすることで正常放電の状態を検出するようにし、
他の状態の検出はこの正常放電が行なわれたのち前記コ
ンデンサが充電されるのを待って検出するようにしたこ
とを特徴とする放電加工装置の加工状態検出方法。(1) In a machining state detection method for an electrical discharge machining device, in which a normal discharge and other machining states are detected by comparing a machining voltage signal of the electrical discharge machining device having a capacitor discharge circuit with a reference potential, A normal discharge state is detected when the voltage signal drops by a predetermined value.
A method for detecting a machining state of an electrical discharge machining apparatus, characterized in that other states are detected after waiting for the capacitor to be charged after normal discharge.
電圧信号を基準電位と比較する信号比較部と、前記極間
電圧信号が所定の降下をすることで正常放電の状態を検
出する第１加工状態検出部と、該検出部が正常放電の状
態を検出したのち前記コンデンサが充電するまでの間他
の加工状態の検出を禁止する検出禁止部と、該禁止部が
検出禁止していないことを条件として前記信号比較部の
比較結果に基いて他の加工状態を検出する第２加工状態
検出部と、を備えて構成される放電加工装置の加工状態
検出装置。(2) A signal comparison unit that compares an inter-electrode voltage signal of an electric discharge machining device having a capacitor discharge circuit with a reference potential, and a first process that detects a normal discharge state when the inter-electrode voltage signal drops by a predetermined value. a state detection section; a detection prohibition section that prohibits detection of other machining states after the detection section detects a normal discharge state until the capacitor is charged; and a detection prohibition section that prohibits detection of other processing conditions until the capacitor is charged; A machining state detection device for an electric discharge machining apparatus, comprising: a second machining state detection section that detects another machining state based on a comparison result of the signal comparison section as a condition.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22279385A JPS6284918A (en) | 1985-10-08 | 1985-10-08 | Machining condition detecting method and its device for electric discharge machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22279385A JPS6284918A (en) | 1985-10-08 | 1985-10-08 | Machining condition detecting method and its device for electric discharge machine |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284918A true JPS6284918A (en) | 1987-04-18 |
Family
ID=16787982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22279385A Pending JPS6284918A (en) | 1985-10-08 | 1985-10-08 | Machining condition detecting method and its device for electric discharge machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284918A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342732B1 (en) | 1998-09-18 | 2002-01-29 | Tdk Corporation | Chip-type multilayer electronic part |
| WO2008026323A1 (en) * | 2006-08-31 | 2008-03-06 | Sodick Co., Ltd. | Electric discharge machining device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56163835A (en) * | 1980-05-23 | 1981-12-16 | Hitachi Seiko Ltd | Detecting device for electric discharge machining state |
| JPS57189724A (en) * | 1981-05-18 | 1982-11-22 | Hitachi Seiko Ltd | Electric discharge machining condition detector |
| JPS5847293A (en) * | 1981-09-17 | 1983-03-18 | 石川島播磨重工業株式会社 | Structure of seal bellows unit of reactor container diaphragm floor and its fixing method |
-
1985
- 1985-10-08 JP JP22279385A patent/JPS6284918A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56163835A (en) * | 1980-05-23 | 1981-12-16 | Hitachi Seiko Ltd | Detecting device for electric discharge machining state |
| JPS57189724A (en) * | 1981-05-18 | 1982-11-22 | Hitachi Seiko Ltd | Electric discharge machining condition detector |
| JPS5847293A (en) * | 1981-09-17 | 1983-03-18 | 石川島播磨重工業株式会社 | Structure of seal bellows unit of reactor container diaphragm floor and its fixing method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342732B1 (en) | 1998-09-18 | 2002-01-29 | Tdk Corporation | Chip-type multilayer electronic part |
| WO2008026323A1 (en) * | 2006-08-31 | 2008-03-06 | Sodick Co., Ltd. | Electric discharge machining device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930700966A (en) | Arc sorting regulator | |
| US8222557B2 (en) | Electric discharge detection method and electric discharge machining apparatus | |
| JPWO2012033120A1 (en) | Power supply control circuit and power interruption detection method | |
| JPH07255174A (en) | Ac/dc converter for multi-specification alternating current | |
| JPS6284918A (en) | Machining condition detecting method and its device for electric discharge machine | |
| JPH0160376B2 (en) | ||
| JP4840955B2 (en) | Static eliminator | |
| JPS6284919A (en) | Machining condition detecting method and its device for electric discharge machine | |
| JPH0564032B2 (en) | ||
| JP6362252B2 (en) | Lead-acid battery charging / discharging device | |
| JPS6284917A (en) | Abnormal discharge preventing method and its device for electric discharge machine | |
| JP3173955B2 (en) | Fuse blow detection circuit of power supply unit for discharge | |
| US3428901A (en) | Condition detecting apparatus,including capacitor in series with sensor means,for short circuit protection | |
| JP2903896B2 (en) | Power supply with refresh request function | |
| JP3222308B2 (en) | Electric signal delay circuit | |
| KR940025160A (en) | Electrical signal delay circuit | |
| US3895211A (en) | Electrostatic welding apparatus | |
| JP3055206B2 (en) | Ozone generation tube damage detection circuit | |
| JPH027770B2 (en) | ||
| JPS61159326A (en) | Method of obtaining excellent machining surface on electrical discharge machining | |
| JPS5969226A (en) | Method of preventing generation of arc in spark erosion pro-cess | |
| SU866720A2 (en) | Pulse shaper | |
| SU481134A1 (en) | Proximity AC switch | |
| JP2714652B2 (en) | Inverter type resistance welding power supply | |
| KR830002786B1 (en) | Power source circuit for electric discharge machine |