JPS6276907A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、例えば単一１’源のマイクアンプや磁気ヘ
ッドアンプ等に用いる増幅回路に関する。

［発明の技術的背景とその問題点１ マイクアンプ等は、マイク等から出力される極めて低レ
ベルの信号を増幅するのでローノイズのものが求められ
る。

第９図は、このような従来の増幅回路の一例を示すもの
で、オペアンプＡ４を用いた単一電源の反転増幅回路で
構成されている。第９図中符号Ｒ１１は入力抵抗、Ｒ１
２はフィードバック抵抗で、入力抵抗Ｒ＋１に入力コン
デンサＣを介してマイクＭ、ＩＣが接続されている。Ｒ
Ｉ３、ＲＩ４はバイアス電圧設定用の抵抗で、通常、電
源電圧Ｖｄｄの１／２の電圧がバイアス電圧点ａにバイ
アス電圧として設定される。　　゛ この増幅回路の電圧ゲインは（Ｒ１１＋ＲＩ２）／Ｒｕ
である。

しかしながら、この増幅回路では、電源電圧Ｖｄｄにノ
イズが乗ると、バイアス電圧点ａからほぼ１／２レベル
のノイズがオペアンプＡ４に入力し、これが（Ｒ＋Ｉ　
＋ＲＩ２　）　／Ｒ１＋倍されて出力される。このため
電源電圧Ｖｄｄに乗ったノイズによってはＳ／Ｎが悪化
するという問題点があった。

これを防止するためには、電源を高級な安定化電源とす
る等の対策が必要であり、装置がコスト高になってしま
う。

これに対し、第１０図に示すようにマイクＭＩＣ等の信
号源の基準電位も、バイアス電圧点ａに接続したものが
ある。この増幅回路では、電源電圧Ｖｄｄにノイズが乗
ったとしても、オペアンプＡ４の出力には、バイアス電
圧点ａに現われる１／２レベルのノイズと、同レベルの
ノイズが含まれるだけなので、前記第９図に示したもの
のようにＳ／Ｎは悪化しない。

しかしながら上記のものは、マイクＭＩＣのアース線（
ａ点）と、ＧＮＤ電位との間に、バイアス電圧と等しい
電位差があるので、通常ＧＮＤｉｌｆｆ位である増幅回
路の筐体と、マイクＭＩＣのアース線が接触をすると電
圧ショートを生じてしまうという問題がある。またマイ
クＭ■Ｃは、人間が手でつかんで使用することが多いの
でバイアス点ａのインピーダンスが高いと、このバイア
ス電圧点ａに大きな誘導性のノイズが発生し、これがオ
ペアンプＡ４に入力して前記のものと同様にＳ／Ｎが悪
化するという問題点があった。

第１１図に示す増幅回路は、上記第１０図のもののＳ／
Ｎが悪化する点をさらに改善したちので、バイアス抵抗
ＲＩ３、Ｒ＋＜によるバイアス電圧の発生点と、バイア
ス電圧点ａとの間に、他のオペアンプＡ５で構成したボ
ルテージホロワを接続して、バイアス電圧点ａを低イン
ピーダンス化しものである。

しかしながらこのものも、前記第１０図に示したものと
同様にマイクＭＩＣのアース線と、ＧＮＤ電位との間に
バイアス電圧と等しい電位差が生じているので、マイク
ＭＩＣのアース線と増幅回路の筐体との間で電圧ショー
トを起すおそれがあるという前記と同様の問題点があっ
た。また低インピーダンス化用のオペアンプＡ５は、大
電流で駆動力の大きいものとする必要があるので、消費
電力が増大するとともに、ＩＣチップのサイズが大きく
なってしまうという難点があった。

［発明の目的］ この発明は上記事情に基づいてなされたもので、電源ノ
イズによるＳ／Ｎの悪化がなく、増幅回路の筐体とマイ
ク等の信号源のアース線が接触しても電圧ショート等の
事故の発生がなく、さらにはバイアス電圧点を低インピ
ーダンス化するための消費電力の比較的大きいオペアン
プは不要とした増幅回路を提供することを目的とする。

［発明の概要］ この発明は上記目的を達成するために、入力電圧により
電流値が制御される第１の電流源回路と、帰還入力端子
を備えていて帰還入力の電位で電流値が制御される第２
の電流源回路とにより、入力段差動回路を構成し、第２
の電流源回路には、フィードバック回路により出力電圧
を所要値に減衰した帰還電圧を帰遠しで第２の電流源回
路の第２の電流の値を出力電圧に応じて可変し、さらに
第１の電流源回路の第１の電流を、カレントミラー等の
制御手段によって第２の電流と同値となるように制御す
ることにより、電圧ゲインはフィードバック回路の特性
のみに依存させて、電源電圧の影響を受けないようにし
たものである。

［発明の効果］ この発明によれば、入力電圧により電流源が制御される
第１の電流源回路と、出力電圧を所要値に減衰した帰還
電圧により電流値が可変される第２の電流源回路とを入
力段に配設し、第１の電流源回路の第１の電流をこの可
変された第２の電流源回路の第２の電流と、常に同値と
なるように制御手段で制御して、電圧ゲインは電源電圧
等の電圧の影響を受けないようにしたので、電源電圧等
の電圧にノイズが乗ってもＳ／Ｎの悪化することがなく
、またマイク等の信号源のアース線は、増幅回路側のバ
イアス電位等の電位に浮上らせる必要がないので、増幅
回路の筐体とマイク等の信号源のアース線が接触しても
電圧ショート等の事故の生じることがなく、さらにはバ
イアス電圧点を低インピーダンス化するための消費電力
の比較的大きいオペアンプは不要となるという利点があ
る。

［第１実施例コ 以下この発明の実施例を第１図および第２図の（Ａ）（
Ｂ）に基づいて説明する。この実施例はマイクアンプに
適用されている。

まず構成を説明すると、第１図中符号１は第１の電流源
回路で、デプレッション形のｎＭＯｓトランジスタＱ１
が備えられている。ＭＯＳトランジスタＱ１のゲートに
は、マイクＩＶＩＩＣが信号入力端子３を介して接続さ
れ、ソースは第１の基準電位Ｖｓｓに接続されている。

第１の電流源回路１は、ＭＯＳトランジスタＱ１により
、入力端子３から入力する入力信＠ｖｉの電位と、第１
の基準電位■ＳＳとの差電圧に応じて第１の電流１１の
値が制御される。

一方、符＠２はＲ２の電流源回路で、デプレッション形
のｎＭＯＳトランジスタＱ２が備えられている。ＭＯＳ
トランジスタＱ２のゲートには、帰還入力端子４が設け
られ、ソースには、第２の基準電位Ｖｒｅｆの入力端子
５が接続されている。

第２の電流源回路２は、ＭｏＳトランジスタＱ２により
、後述のフィードバック回路９を介して入力する帰還入
力の電位と第２の基準電位Ｖｒｅｆとの差電圧に応じて
第２の電流Ｉ２の値がＩＩＪＩＩＩされる。

上記の第１の電流源回路１と、第２の電流源回路２によ
り入力段の差動回路が構成されている。

差動回路の構成素子である前記のペアトランジスタＱ冨
、Ｑ２は、Ｗ／Ｌ（Ｗはゲート幅、Ｌはゲート長）が等
しく、同一特性を有するものが用いられている。

また差動回路の能動負荷として、１対のＤＭＯＳトラン
ジスタＱ３　、Ｑ４で構成されたカレントミラー回路６
が接続されている。このカレントミラー回路６により第
２の電流Ｉ２と第１の電流■ｌとを同値に制御する制御
手段が構成されている。

第７の電流源回路１には、第１の電流値に応じた駆動用
信号の出力端子１ａが設けられ、この出力端子１ａが出
力手段７を構成するｐＭＯ８トランジスタＱ５のゲート
に接続されている。出力手段７は、上記ｐＭＯ８ｔ−ラ
ンジスタＱ５と、ｎＭＯＳトランジスタＱ６および定電
圧源ｖｂで形成された定電流源とからなるソースホロワ
反転増幅器で構成されている。

８ａはソースホロワ出力手段７の出力端子で、出力端子
の他方８ｂは第２の基準電位’Ｊｒｅｆに保持されてい
る。

また出力端子８ａは、フィードバック回路９を介して第
２の電流源回路２の帰還入力端子４に接続されている。

フィードバック回路９は２個の抵抗Ｒ＋　、Ｒ２により
構成され、その中間接続点が、帰還入力端子４辷接続さ
れ、抵抗Ｒ＋の他端は、第２の基準電位Ｖｒｅｆの入力
端子５に接続されている。出力端子ＶＯの電位と第２の
基準電位Ｖｒｅｆとの差電圧がフィードバック回路９に
よりＲ＋　／　（Ｒ１＋Ｒ２）の比に減衰され、この減
衰された電圧が帰還電圧としてＭＯＳトランジスタＱ２
のゲートに帰還される。

次に作用を説明する。

入力端子３に信号入力が無く、定常状態にあるとき、第
２の電流源回路２の第２の電流■２は、電源電圧Ｖｄｄ
に応じた所定の電流値に規定され、また第１の電流源回
路１の第１の電流■１は、カレントミラー回路６の作用
によりｌ２＝ｒ’＋　となるように制御される。したが
って雨雪流源回路１．２における両ＭＯＳトランジスタ
Ｑ＋　、Ｑ２のゲート・ソース間電圧ＶｇＳも等しい値
に制御されている。

一方、ソースホロワ出力手段７は、そのゲインが十分大
に設定されているものとすれば、ＭＯＳトランジスタＱ
５のゲート電位は、はぼＶｄｄ−Ｖｔｈ（ＶｔｈはＱ５
のしきい値電圧）で一定となっている。

次いで入力端子３に、マイクＭＩＧからの出力Ｖｉの電
圧が入力すると、ＭＯＳトランジスタＱ１の相互コンダ
クタンスｇｍにより、第１の電流■１は入力電圧のレベ
ルに応じた電流値に増大する。第１の電流■１の増大に
より、出力手段７におけるＭＯＳトランジスタＱ５のゲ
ート電位が低下し、これによりソースホロワ出力手段７
の電流が増加して、出力電圧Ｖｏの電位が上昇する。

出力電圧ＶＯが上昇すると、この出力電圧Ｖ。

の電位と第２の基準電位ｖｒｅｔ’の差電圧が、所定比
率Ｒ＋　／　（Ｒ１＋Ｒ２）に減衰され、この減衰電圧
が、ＭＯＳトランジスタＱ２のゲートに帰還電圧として
帰還される。

この帰還電圧によりＭＯＳトランジスタＱ２が駆動され
、第２の電流Ｉ２が、帰還伍、即ち出力電圧Ｖｏの増大
分に応じた電流レベルまで増大する。

第２の電流Ｉ２が増大すると、カレントミラー回路６の
作用により、第１の電流１＋　は、Ｉ＋＝■２となるよ
うに制御され、この同値の電流状態で安定する。

この安定状態では、前記のように、雨雪流源回路１．２
における両ＭＯＳトランジスタＱ＋、Ｑ２のゲート・ソ
ース間電圧Ｖｇｓも等しくなる。

したがってＭＯＳトランジスタＱ２のゲー１−の電位と
、第２の基準電位Ｖｒｅｆとの間の電位差は、入力電圧
ｖｉの値と等しくなる。

このため出力端子８ａ、８ｂ間に現われる出力電圧Ｖｏ
と、入力電圧Ｖｉとの関係は Ｖ　ｉ　＝Ｖｏ　　−Ｒ＋　／　（Ｒ１＋Ｒ２）　　　
　−（＋）となり、電圧ゲインＧは、 Ｇ＝Ｖｏ　／Ｖ　ｉ　＝　（Ｒ１＋Ｒ２）　／Ｒ１・＝
（２）となる。

このようにして、この発明に係わる増幅回路の電圧ゲイ
ンＧは、フィードバック回路９の特性のみにより決めら
れる。

したがって第１の基準電位Ｖｓｓと、電源電圧Ｖｄｄ、
または第２の基準電位Ｖｒｅｆ等との間にノイズが乗っ
たとしても、前記（２）式の電圧ゲインＧの表式には、
これらの電圧値を含んでいないので、出力電圧ＶＯには
、ノイズの影響が現われることはない。

ただし第２の基準電位Ｖｒｅｆにノイズが乗ると、出力
電圧Ｖｏは、この第２の基準電位ｖｒｅｆを基準として
いるので、電圧ゲインが１の状態で、ノイズが出力電圧
Ｖｏに含まれることになる。

しかしマイク等からの入力電圧Ｖ１に対しては、これが
大きな電圧ゲインで増幅されて出力に現われるので、十
分良好なＳ／Ｎをとることができ、ノイズの影響は無視
することができる。

したがって、当該実施例に係わるマイクアンプの後段に
接続される第２段目以降のアンプについても、第８図に
示すように第２の基準電位ｖｒｅｆを基準の電位として
増幅を行なえば、十分高いＳ／Ｎとすることができる。

またこの実施例のようにマイクアンプとして適用した場
合、マイクのＧＮＤ端子を、第２の基準電位Ｖｓｓの電
位点に直接接続することができる。

したがって前記第１０図および第１１図の従来例で述べ
たような、当該増幅回路の筐体とマイクＭＩＣとのショ
ート事故等は生じない。

第２図の（Ａ）、（８）は、それぞれ第２の基準電位Ｖ
ｒｅｆの発生回路の例を示している。同図（Ａ）は、電
源電圧Ｖｄｄと第１の基準電位ＶＳＳ間の電圧Ｖｄｄ−
Ｖｓｓを２個の抵抗Ｒ３、Ｒ４で分圧したもので、簡単
な回路構成とすることができる。

一方、第２図（Ｂ）は、上記の抵抗分割式の基準電位発
生回路に、さらにオペアンプＡ＋　を用いたボルテージ
ホロワ回路を接続して、基準電位発生回路の出力インピ
ーダンスを低下させたものである。オペアンプはＩＣ内
部等の第２の基準電位Ｖｒｅ　ｆを固定するだけの駆動
力を有するものであれば十分であるため、第２図（Ｂ）
のような基準電位発生回路を用いても、当該増幅回路を
組込んだ半導体チップの面積、および消費電力の増大の
程度はごく僅かである。

［第２実施例］ 第３図には、この発明の第２実施例を示す。なお第３図
Ｊ３よび後述の第４図〜第７図において前記第１図にお
ける回路素子等と同一ないし均等のものは、前記と同一
符号を以って示し重複した説明を省略する。

この実施例は、第１の電流源回路１、および第２の電流
源回路２に、それぞれ負荷抵抗Ｒｓ　、ＲＯを接続し、
当該回路１．２におＣノる各出力点１ａ、２ａをオペア
ンプＡ２の００両入力端子にそれぞれ接続し、このオペ
アンプＡ２から出力電圧Ｖｏを出力させるようにしたも
のである。

負荷抵抗Ｒ５、−Ｒ６は同一の抵抗値を有するものが用
いられる。

オペアンプＡ２における再入力端子■θのイマジナリシ
ョー１への原理から、第７の電流Ｉ＋　と第２の電流■
２とが同値になるように制御される。

したがって、この実施例では、オペアンプＡ２により第
１の電流１１と第２の電流Ｉ２とを同値に制御する制御
手段、および出力手段が構成されて、回路構成の簡易化
が図られる。

層幅回路の電圧ゲインＧが、フィードバック回路９の特
性のみによって決められ出力電圧Ｖｏがノイズの影響を
受けなくなる等の作用は前記第１実施例のものとほぼ同
様である。

［第３実施例］ 第４図には、この発明の第３実施例を示す。

この実施例は、第１、第２の両型流源回路１．２で第１
の差動回路Ｄ１が構成され、新たにＭＯＳトランジスタ
Ｑ７を備えた第３の電流源回路１１と、Ｍｏ８　トラン
ジスタＱ８を備えた第４の電流源回路１２とが配設され
、この第３、第４の両型流源回路１１．１２で第２の差
動回路Ｄ２が構成されている。カレントミラー回路６は
、第１、第２の両差初回路Ｄ＋　、Ｄ２に対する共通の
能動負荷とされている。４個のＭＯＳトランジスタＱ１
、Ｑ２、Ｑ７、Ｑ８はＷ／Ｌが等しく同一特性を有する
ものが用いられている。Ｍｏ８　トランジスタＱ９、Ｑ
ｌｏは、それぞれ定電圧源Ｖｄとともに定電流源を構成
している。

第１の差動回路Ｄ１における第１、第２の電流１＋　、
１２は、入力電圧Ｖｉの電位と、第１の基準電位Ｖｓｓ
との差電圧により制御され、第２の差動回路Ｄ２におけ
る第３、第４の電流Ｉ３、Ｉ４は、フィードバック回路
９を介して入力する帰還電圧の電位と、第２の基準電位
Ｖｒｅ’ｒ’との差電圧によって制御される。

またソースホロワ出力手段７におけるＭＯＳトランジス
タＱ５のゲートは、第１の差動回路０１における第１の
電流１１と、第２の差動回路Ｄ２における第３の電流Ｉ
３との和の電流１＋＋１＋に対応した信号により駆動さ
れる。

作用を説明すると、入力電圧ｖ１＝０で定常状態にある
とき、第１〜第４の電流■１〜■４は、ＩＩ　＝１２　
＝１３＝＋４で、且つ、カレントミラー回路６の作用に
より、 ＩＩ　＋Ｉ３　＝Ｉ２　＋１４　　　　　　　　　・・
・（３）が成立する。

また第１、第２の電流源回路１．２における両ＭＯＳト
ランジスタＱ＋　、Ｑ２の両ゲート間の電位差はＯＶで
あり、これにしたがって第３、第４の電流源回路１１．
１２における両ＭＯＳトランジスタＱ７、Ｑ８の両ゲー
ト間の電位差も０■である。

入力端子３に、あるレベルの電圧Ｖｉが入力すると、第
１の差動回路Ｄ１におけるＭｌの電流１１と、第２の電
流■２とはアンバランスになり、一方が増加すると、他
方は等しい最だけ減少する。

そして第１、第２の電流Ｉ＋　、１２の変化に伴ない、
カレントミラー回路６の作用で再び前記（３）式の関係
が満たされるので、上記第１、第２の電流１＋　、１２
の変化分に等しい量だけ、第２の差動回路Ｄ２における
第３、第４の電流１３、Ｉ４が変化する。即ち第１の電
流りがΔＩ増加すると、第３の電流Ｉ３がΔ■だけ減少
する。

これを各ＭＯ８ｔ−ランジスタＱ＋　、Ｑ２　、Ｑ７、
Ｑ８のゲート電圧の変化で云えば、第１の差動回路Ｄ１
においてＭＯＳトランジスタＱ１のゲート電圧に対しＱ
２のゲート電圧がΔＶ高くなったとき、第２の差動回路
Ｄ２においても、ＭｏＳトランジスタＱ４のゲート電圧
に対しＱ３のゲート電圧がΔＶだけ高くなる。

このようにして、いま入力電圧Ｖ１が十電圧であるとす
ると、これによりＭｏＳトランジスタＱ胃が駆動されて
第１の電流■１が減少し、第２の電流■２が増加する。

第１の電ＦＩ＋が減少すると、これに応じてソースホロ
ワ出力手段７におけるＭｏ５　Ｉ−ランジスタＱ９のド
レイン電流が減少し、出力電圧Ｖｏの電位が増大する。

出力電圧Ｖｏが増加すると、これに対応した帰還電圧が
フィードバック回路を介して第４の電流源回路における
ＭＯＳトランジスタＱ８のゲートに帰還され、第４の電
流■４の減少と第３の電流Ｉ３の増加をもたらす。而し
て第１のＮＮＢの減少分と、第３の電流ｒ３増加分とが
等しくなり、また第２の電流■２の増加分と第４の電流
Ｉ４の減少分が等しくなると前記（３）式の関係が満た
されて、その状態で安定する。このとき前記したように
第１の差動回路ＤＩにおける両ＭＯＳトランジスタＱ１
、Ｑ２のゲート間の電位差は、第２の差動回路Ｄ２にＪ
３ける両ＭＯ８ｔ−ランジスタＱ７、Ｑ８のゲート間の
電位差と等しくなる。

而して前記第１実施例の場合と同様に出力電圧ｖＯのｖ
ｉ（第２の基準電位に対する出力端子８ａの電圧値）は
、入力電圧ｖ１の値と等しくなり、この実施例において
も前記第１実施例における（１）、（２）両式が゛成立
する。

したがって電ｍ電圧Ｖｄｄ等にノイズが乗っても、出力
電圧Ｖｏはノイズの影響を受けることがない等の、前記
第１実施例のものと全く同様の効果がこの実施例におい
ても（ｑられる。

［第４実施例］ 第５図にはこの発明の第４実施例を示す。この実施例は
、前記第１実施例（第１図）に対する第２実施例（第３
図）の関係と全く同様の関係で、前記第３実施例におけ
るカレントミラー６およびソースホロワ出力手段７に代
えて、この両者の礪能を併せ有するオペアンプＡ２を配
設したものである。

作用、効果は前記第３実施例におけるものと、はぼ同様
である。

［第５実施例］ 第６図にはこの発明の第５実施例を示す。この実施例は
、前記第３実施例（第４図）において、入力端子３を接
続するＭＯＳトランジスタを、第１の差動回路Ｄ＋　に
おけるＭＯＳトランジスタＱ１のゲートに代えて、これ
とベアトランジスタを構成している他のＭＯＳトランジ
スタＱ２のゲートに接続したものである。その他の構成
は、前記第３実施例のものと同様である。

結果だけを述べるとこの実施例においては、電圧ゲイン
Ｇを表わす前記（２）式がその符号のみ異なって次のよ
うに表わされる。

Ｇ＝Ｖｏ　　／Ｖ　　ｉ　　＝　　−（Ｒ１＋Ｒ２）　
　／Ｒ１−（４）（４）式から、この実施例においても
、電源電圧Ｖｄｄ等にノイズが乗っても、出力電圧Ｖｏ
はノイズの影響を受けることがない等の前記第３実施例
のものと同様の効果が１ｑられる。

［第６実施例］ 第７図にはこの発明の第６実施例を示ず。

この実施例は、前記第３実施例（第４図）における第１
、第２の差動回路Ｄ１、Ｄ２の各電流源回路１．２．１
１．１２と第１の基準電位ＶＳＳとの間に、定電圧源ｖ
ｂτとＭＯ８ｈラントランジスタＮＱＩ２からなる定電
流源を配設し、またカレントミラー６の各線路にはＭＯ
ＳトランジスタＱＩ３、Ｃｈ４のゲート接地回路を配設
して、前記（３）式の成立精度を一層高めたものである
。

２個のＭＯＳトランジスタＱｌ＋、Ｑ１０はＷ／Ｌが等
しく、しきい値電圧ｖｔｈ等が同一のものが用いられて
いる。

安定状態にあるとぎ、各電流の間に次のような式が成立
する。

１１　＋１３　＋１７÷１５ Ｅ２＋Ｉ４　＋Ｉ８　＝ｒｓ　　　　　　　　　・・・
（４）１７＝Ｉａ　　　　　　　　　　　　　　　・・
・（５）Ｉ５＝１６　　　　　　　　　　　　　　　・
・・（６）したがって上記（４）、（５）、（６）式か
ら前記（３）式が成立し、さらに前記（２）式が成立し
て、この実施例のものも、電ｍｉ電圧Ｖｄｄ等にノイズ
が乗っても、出力電圧Ｖｏは、ノイズの影響を受けるこ
とがない等の前記第３実施例のものと同様の効果が得ら
れる。

なお上述の各実施例において各素子はＭＯＳトランジス
タ（ＭＯＳＦＥＴ）で示したが、ＪＦＥ下、バイポーラ
トランジスタ等のその他の素子を用いることもできる。

またフィードバック回路は、２個の抵抗で構成したが、
Ｃ，Ｒ，Ｌ等を含むその池の素子で構成することもでき
る。

【図面の簡単な説明】

第１図はこの発明に係る増幅回路の第１実施例を示す回
路図、第２図は同上実施例に適用する第２の基準電位発
生回路の例を示す回路図、第３図はこの発明の第２実施
例を示す回路図、第４図はこの発明の第３実施例を示す
回路図、第５図はこの発明の第４実施例を示す回路図、
第６図はこの発明の第５実施例を示す回路図、第７図は
この発明の第６実施例を示す回路図、第８図はこの発明
に係る増幅回路の後段に接続する増幅回路の一例を示す
回路図、第９図は従来の増幅回路を示す回路図、第１０
図および第１１図はそれぞれ他の従来例を示す路図であ
る。 １：第１の電流源回路、 ２：第２の電流源回路、 ３：入力端子、 ４：帰還入力端子、 ５：第２の基準電位の入力端子、 ６：カレントミラー回路（制御手段）、７：出力手段、 ８ａ、８ｂ：出力端子、 ９：フィードバック回路。 Ｍ臥弁理士三好保男 ■ｄｄＶｄｄ Ｖｄｄ　　　　　　　　　　　　　　Ｖｄｄ’第２図（
Ａ）　　　　　　　　第２図旧ンＶｄｄＶｄｄ　　　　
　　　　　ＶｄｄＶｄｄ第４図 第０図 ＶＣｌｄ 竿 よ（ＥＮＤ 第９図 第１０図 第１１図 手続補正書く自発） 昭和６０年／ユ月　３日

Claims (2)

【特許請求の範囲】
1. （１）入力信号の電位と第１の基準電位との差電圧によ
   り電流値が制御される第１の電流源回路と、 帰還入力端子が備えられ帰還入力の電位と第２の基準電
   位との差電圧により電流値が制御される第２の電流源回
   路と、 前記第１の電流源回路の第１の電流に応じた信号で駆動
   され、該第１の電流に応じた出力電圧を出力する出力手
   段と、 前記出力電圧に応じた帰還電圧を前記帰還入力端子に帰
   還し、前記第２の電流源回路における第２の電流を出力
   電圧に応じて可変するフィードバック回路と、 前記第１の電流を第２の電流と同値に制御する制御手段
   とを有することを特徴とする増幅回路。
2. （２）前記第１の電流源回路の出力点と第２の電流源回
   路の出力点がオペアンプの両入力端子にそれぞれ接続さ
   れ、該オペアンプから出力電圧が出力されて、当該オペ
   アンプにより第１の電流と第２の電流とを同値に制御す
   る制御手段、および出力手段を構成したことを特徴とす
   る特許請求の範囲第１項記載の増幅回路。