JPWO2006062172A1 - 半導体集積回路、および半導体装置、および光ディスク記録装置 - Google Patents
半導体集積回路、および半導体装置、および光ディスク記録装置 Download PDFInfo
- Publication number
- JPWO2006062172A1 JPWO2006062172A1 JP2006546758A JP2006546758A JPWO2006062172A1 JP WO2006062172 A1 JPWO2006062172 A1 JP WO2006062172A1 JP 2006546758 A JP2006546758 A JP 2006546758A JP 2006546758 A JP2006546758 A JP 2006546758A JP WO2006062172 A1 JPWO2006062172 A1 JP WO2006062172A1
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal processing
- semiconductor integrated
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
- G11B7/1263—Power control during transducing, e.g. by monitoring
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/0045—Recording
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Optical Head (AREA)
- Electronic Switches (AREA)
- Optical Recording Or Reproduction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
サンプルホールド回路の出力と他の信号処理回路の出力とを選択して動作する部分が複数箇所に存在する半導体集積回路においてその出力信号の歪みを低減することを目的とする。この半導体集積回路は、コンデンサ5が出力に接続されたサンプルホールド回路1と、他の信号処理回路であるローパスフィルタ10と、サンプルホールド回路1の出力とローパスフィルタ10の出力とを選択して出力するアナログスイッチ20と、アナログスイッチ20の出力を入力とするバッファ回路30と、バッファ回路の後段に設けられ、少なくとも第1および第2の抵抗とを有する増幅器と、を備える。
Description
本発明は、光ディスク記録装置に用いられ、並列に設けられた信号処理回路からの出力を選択スイッチにより選択して出力する箇所を有する半導体集積回路、およびそれを備える半導体装置、およびそれを備えた光ディスク記録装置にに関するものである。
信号処理回路の1つであるサンプルホールド回路は、出力部分に電荷を蓄積するためのコンデンサが接続されているため、バッファ回路を介して後段の負荷回路と接続される。すなわち、サンプルホールド回路は、バッファ回路を介さずに後段の負荷回路に接続すると、コンデンサに蓄積された電荷が後段の負荷回路に流れてしまい、ホールド機能を果たしにくくなってしまう。また、ローパスフィルタなどの信号処理回路にあっても、後段の負荷回路の入力インピーダンスの影響を避けるため、バッファ回路を介して後段の負荷回路と接続される。
光ディスク装置に用いられる半導体集積回路では、サンプルホールド回路の出力と他の信号処理回路の出力とを選択して動作する部分が複数箇所に存在する(例えば特許文献1)。このような例としては、図4に示すような、バッファ回路30aを介したサンプルホールド回路1からの出力と、バッファ回路30bを介したローパスフィルタ10からの出力とをアナログスイッチ20で選択し、その出力を抵抗R101、オペアンプ60、抵抗R102からなる反転増幅器により増幅して出力する部分を有する半導体集積回路がある。
本願発明者は、図4に示すような半導体集積回路では、オペアンプ60の出力の振幅が小さい場合に出力信号に歪みが生じる問題に直面し、以下のように考察した。
クロック信号CLK2がハイであるとき、アナログスイッチ20はバッファ回路30aを介したサンプルホールド回路1からの出力をオペアンプ60に出力するような選択状態である。オペアンプ60の出力から抵抗R102,R101を経て流れる電流をi、オペアンプ60からの出力電圧をVOUT、バッファ回路30aを介したサンプルホールド回路1の出力電圧をVSHO、オペアンプ60の増幅率を決定する抵抗R101,R102の抵抗値をそれぞれR101,R102、アナログスイッチ20のオン抵抗をRSW、オペアンプ60に入力されるリファレンス電圧をVrefとすると、以下の式が成立する。
式1,式2を変形し、次の式が得られる。
式3は、オペアンプ60の出力がアナログスイッチ20のオン抵抗RSWのために所望の出力からずれ、そして歪むことを示している。特に、アナログスイッチ20のオン抵抗RSWは入力される電圧が中間付近にあると大きく変動するため、オペアンプ60の出力の振幅が小さい場合はオペアンプ60の出力信号の歪みは相対的に大きくなるのである。
本発明は、以上の事由に鑑み、サンプルホールド回路の出力と他の信号処理回路の出力とを選択して動作する部分が複数箇所に存在する半導体集積回路においてその出力信号の歪みを低減することを目的とする。
請求項1に記載の発明は、第1のコンデンサを有し、第1のコンデンサが出力部分に接続された第1の信号処理回路と、
前記第一の信号処理回路と並列して設けられた第2の信号処理回路と、
前記第1の信号処理回路の出力と前記第2の信号処理回路の出力とを選択して出力する選択スイッチと、
前記選択スイッチの出力が入力されるバッファ回路と、
前記バッファ回路の後段に設けられ、少なくとも第1および第2の抵抗とを有する増幅器と、を備えることを特徴とする半導体集積回路である。
前記第一の信号処理回路と並列して設けられた第2の信号処理回路と、
前記第1の信号処理回路の出力と前記第2の信号処理回路の出力とを選択して出力する選択スイッチと、
前記選択スイッチの出力が入力されるバッファ回路と、
前記バッファ回路の後段に設けられ、少なくとも第1および第2の抵抗とを有する増幅器と、を備えることを特徴とする半導体集積回路である。
請求項2に記載の発明は、請求項1に記載の半導体集積回路において、前記第2の信号処理回路はさらに第2のコンデンサを有し、前記第2のコンデンサが出力部分に接続されていることを特徴とする半導体集積回路である。
請求項3に記載の発明は、請求項1または2に記載の半導体集積回路において、前記第1の信号処理回路はサンプルホールド回路であることを特徴とする半導体集積回路である。
請求項4に記載の発明は、請求項1ないし3のいずれかに記載の半導体集積回路において、前記選択スイッチはアナログスイッチであることを特徴とする半導体集積回路である。
請求項5に記載の発明は、請求項1ないし4のいずれかに記載の半導体集積回路において、前記第2の信号処理回路はローパスフィルタであることを特徴とする半導体集積回路である。
請求項6に記載の発明は、光ディスクからの反射光を測定したフォトダイオードからの検出電流が電圧に変換され、前記変換された電圧が入力されるサンプルホールド回路及びローパスフィルタと、
前記サンプルホールド回路の出力と前記ローパスフィルタの出力とを選択して出力する選択スイッチと、
前記選択スイッチの出力が入力されるバッファ回路と、
前記バッファ回路の後段に設けられ、少なくとも第1および第2の抵抗とを有する増幅器と、を備え、
前記サンプルホールド回路と前記ローパスフィルタとは並列して設けられ、前記光ディスクへの書き込み速度に応じて前記選択スイッチの制御が行われることを特徴とする半導体集積回路である。
前記サンプルホールド回路の出力と前記ローパスフィルタの出力とを選択して出力する選択スイッチと、
前記選択スイッチの出力が入力されるバッファ回路と、
前記バッファ回路の後段に設けられ、少なくとも第1および第2の抵抗とを有する増幅器と、を備え、
前記サンプルホールド回路と前記ローパスフィルタとは並列して設けられ、前記光ディスクへの書き込み速度に応じて前記選択スイッチの制御が行われることを特徴とする半導体集積回路である。
請求項7に記載の発明は、請求項1ないし請求項6のいずれかに記載の半導体集積回路を備えることを特徴とする半導体装置である。
請求項8に記載の発明は、請求項7記載の半導体装置を備え、光ディスクへの書き込みを行う際にレーザのパワーを測定するフォトダイオードからの出力に応じて前記レーザパワーの最適値を設定し、前記設定された最適値と、前記光ディスクからの反射光を測定したフォトダイオードで測定された測定値とを、比較して前記レーザダイオードの射出光の強度を調整することを特徴とする光ディスク記録装置である。
本発明の半導体集積回路およびそれを備える半導体装置は、サンプルホールド回路(第1の信号処理回路)の出力と他の信号処理回路(第2の信号処理回路)の出力とを選択して動作する部分において、第1の信号処理回路の出力が先ず選択スイッチにより選択され、次にバッファ回路を経て出力されるので、出力信号の歪みを低減することができる。
1 サンプルホールド回路(第1の信号処理回路)、 5 第1のコンデンサ、 10 ローパスフィルタ(第2の信号処理回路)、 12 第2のコンデンサ、 20 アナログスイッチ(選択スイッチ)、 30 バッファ回路、 60 反転増幅器を構成するオペアンプ、 R1,R2 反転増幅器を構成する抵抗、 120 レーザダイオード、 124 フォトダイオード(射出光測定)、 128 CPU、 130 フォトダイオード(反射光測定)、 134 サンプルホールド回路、 136 ローパスフィルタ、 138 アナログスイッチ(選択スイッチ)、 VDD 電源電位、 GND 接地電位。
以下、本発明を実施するための最良の形態について説明する。図1は本発明に係る半導体装置を用いた光ディスク記録装置、図2は図1の光ディスク記録装置の動作を説明するためのタイミングチャート、図3は本発明に係る半導体集積回路およびそれを備える半導体装置の実施形態の回路図である。
図1に示す光ディスク記録装置の構成を述べる。同図において120はレーザダイオード、122は光ディスク記録装置に装填された光ディスク、124はレーザダイオードの射出光を測定するフォトダイオード、125はリード信号処理部、126はリードパワー調整回路、128は全体の動作を制御するCPUである。130は光ディスク122からの反射光を測定するフォトダイオード、132は反射光モニタ用フォトダイオードからの電流を電圧へと変換するI/V変換回路である。134、136はそれぞれ並列して設けられたサンプルホールド回路とローパスフィルタであり、それらの出力はアナログスイッチ138、およびゲイン調整回路140を通してコンパレータ142へと出力され、ライトパワー調整回路144へと伝達される。
図1に示す光ディスク記録装置の動作について、133に示す部位を中心に説明する。サンプルホールド回路134は、CPU128からのCLK1に基づいて、レーザダイオード120が駆動されるごとにサンプル動作とホールド動作を繰り返す。そして反射光モニタ用フォトダイオード130を経てI/V変換回路132から出力されるパルス毎の大きさのピーク値を保持し、反射光の大きさを示す指標とする動作を行う。図2(A)では、時間の経過と共に反射光を測定するフォトダイオード130での検出電流が大きくなっており、それを変換した電圧をCLK1のパルスのタイミングでホールドしている。そしてホールドした値を後段のゲイン調整回路140に伝達しVoutとして反射光の大きさを示す指標としている。
また、図1のローパスフィルタ136は、反射光モニタ用フォトダイオード130から出力されるパルスに対して積分を行い、この検出された積分値を反射光の大きさを示す指標とする。この方法によると、反射光モニタ用フォトダイオード130から出力されるパルスの粗密によって反射光の大きさを示す指標が決定されてしまいそうであるが、光ディスク122に書き込まれるデータにはEFM変調(Eight to Fourteen Modulation)がなされており、ある一定の区間ではI/V変換回路132で検出するパルスの粗密区間が等しくなるよう調整されているので、そういった問題は起こらない。図2(B)では、時間の経過ともに反射光モニタ用フォトダイオード130での検出電流が大きくなっており、それにつれてローパスフィルタ136で検出された積分値も大きくなっている。そして検出された積分値を後段のゲイン調整回路140に伝達し、Voutとして反射光の大きさを示す指標としている。
なお、図1のサンプルホールド回路134は主に低倍速書き込み時に選択され、ローパスフィルタ136は主に高倍速書き込み時に選択される。その理由は、サンプルホールド回路134を経た値の方がより正確な指標となるのだが、高倍速書き込み時においてはサンプルホールド回路134を用いる際に、図1と図2に示すCLK1も同じく高倍速で動作することになり、このCLK1に入力されるパルスを形成するのが困難となるからである。また上記理由から、同じ倍速の書き込み時においてはサンプルホールド回路134とローパスフィルタ136とが切り替えられることは一般的に行われない。
図1のゲイン調整回路140では、装填される光ディスク122の種類(例えばCD−R、CD−RW)が切り替えられた場合や、サンプルホールド回路134とローパスフィルタ136とが択一的に選択された際において、コンパレータ142への入力電圧Voutを微調整するために用いられる。
コンパレータ142では、CPU128からレーザダイオード120を駆動して書き込みを行うための最適値Vrefと、ゲイン調整回路140を経て出力される反射光を測定したフォトダイオード130からの信号とが比較され、帰還を経て、レーザダイオード120のレーザパワーをCPU128からの値Vrefと同じにすべく比較が行われる。
次に図1に示す鎖線部133について、図3を用いて詳細に説明する。同図において1は第1の信号処理回路であるサンプルホールド回路であり、P型MOSトランジスタ2、N型MOSトランジスタ3、インバータ4により構成されるアナログスイッチと、第1のコンデンサであるコンデンサ5と、から構成されている。コンデンサ5は、接地電位とサンプルホールド回路1の出力部分との間に接続されている。このサンプルホールド回路1は、クロック信号CLK1により、入力信号IN1をサンプルするサンプル状態になるか出力を保持するホールド状態になるかを決定する。サンプルホールド回路1からの出力は選択スイッチであるアナログスイッチ20に入力される。
10は第2の信号処理回路であるローパスフィルタであり、入力信号IN2が入力される抵抗11と、出力と接地電位との間に接続された第2のコンデンサであるコンデンサ12と、により構成されている。コンデンサ12は、ローパスフィルタ10の出力部分と接地電位との間に接続されている。このローパスフィルタ10も、その出力がアナログスイッチ20に入力される。
アナログスイッチ20は、P型MOSトランジスタ21,24、N型MOSトランジスタ22,25、インバータ23,26から構成されている。このアナログスイッチ20は、クロック信号CLK2の状態により、サンプルホールド回路1とローパスフィルタ10のいずれかの出力を選択してバッファ回路30に出力する。
バッファ回路30は、P型MOSトランジスタ31,32を入力トランジスタとする。P型MOSトランジスタ31,32のソースは互いに接続されてPNP型トランジスタ40のコレクタに接続される。P型MOSトランジスタ31,32のドレインはそれぞれ互いにミラー結合されるNPN型トランジスタ33,34のコレクタに接続される。NPN型トランジスタ34のコレクタはNPN型トランジスタ35のベースに接続され、NPN型トランジスタ35のコレクタはPNP型トランジスタ41のコレクタとNPN型トランジスタ36のベースに接続され、NPN型トランジスタ36のエミッタはNPN型トランジスタ38のコレクタへ接続される。NPN型トランジスタ36のエミッタは、バッファ回路30の出力部分となる。NPN型トランジスタ38にはミラー結合されるNPN型トランジスタ37が接続され、NPN型トランジスタ37のコレクタにはPNP型トランジスタ42のコレクタが接続される。PNP型トランジスタ40,41,42のベースは共通に接続され、PNP型トランジスタ39のベースとPNP型トランジスタ43のエミッタに接続される。PNP型トランジスタ39のコレクタとPNP型トランジスタ43のベースは互いに接続され、定電流源53を介して接地電位に接続される。PNP型トランジスタ43のコレクタは接地電位に接続される。PNP型トランジスタ39,40,41,42のエミッタはそれぞれ抵抗44,45,46,47を介して電源電位に接続される。NPN型トランジスタ33,34,35,37,38のエミッタはそれぞれ抵抗48,49,50,51,52を介して接地電位に接続される。そして、このバッファ回路30の出力は抵抗R1を介してオペアンプ60に入力される。
オペアンプ60は、PNP型トランジスタ61,62を入力トランジスタとし、それぞれのトランジスタにはリファレンス電圧Vrefとバッファ回路30の出力が入力される。PNP型トランジスタ61,62のエミッタは互いに接続されてPNP型トランジスタ73のコレクタに接続される。PNP型トランジスタ61,62のコレクタには互いにミラー結合されるNPN型トランジスタ64,63のコレクタがそれぞれ接続される。NPN型トランジスタ64のコレクタはNPN型トランジスタ65のベースに接続され、NPN型トランジスタ65のエミッタはNPN型トランジスタ67のコレクタに接続される。
NPN型トランジスタ67にはNPN型トランジスタ66がミラー結合されており、NPN型トランジスタ66のコレクタにはPNP型トランジスタ74のコレクタが接続される。NPN型トランジスタ67のコレクタはNPN型トランジスタ68のベースに接続され、NPN型トランジスタ68のコレクタにはPNP型トランジスタ70のコレクタが接続される。NPN型トランジスタ68のコレクタは、オペアンプ60の出力部分となる。PNP型トランジスタ70にはPNP型トランジスタ69がミラー結合されており、PNP型トランジスタ69のコレクタは定電流源71を介して接地電位に接続される。PNP型トランジスタ73,74のベースは共通に接続され、PNP型トランジスタ72のベースとPNP型トランジスタ75のエミッタに接続される。PNP型トランジスタ72のコレクタとPNP型トランジスタ75のベースは互いに接続され、定電流源87を介して接地電位に接続される。PNP型トランジスタ75のコレクタは接地電位に接続される。PNP型トランジスタ72,73,74,65,69,70のエミッタはそれぞれ抵抗76,77,78,79,80,81を介して電源電位VDDに接続される。NPN型トランジスタ63,64,66,67のエミッタはそれぞれ抵抗82,83,84,85を介して接地電位に接続される。そして、このオペアンプ60の出力は抵抗R2を介して入力に帰還されるものであり、したがって、抵抗R1、オペアンプ60、及び抵抗R2は反転増幅器を形成しているのである。
NPN型トランジスタ67にはNPN型トランジスタ66がミラー結合されており、NPN型トランジスタ66のコレクタにはPNP型トランジスタ74のコレクタが接続される。NPN型トランジスタ67のコレクタはNPN型トランジスタ68のベースに接続され、NPN型トランジスタ68のコレクタにはPNP型トランジスタ70のコレクタが接続される。NPN型トランジスタ68のコレクタは、オペアンプ60の出力部分となる。PNP型トランジスタ70にはPNP型トランジスタ69がミラー結合されており、PNP型トランジスタ69のコレクタは定電流源71を介して接地電位に接続される。PNP型トランジスタ73,74のベースは共通に接続され、PNP型トランジスタ72のベースとPNP型トランジスタ75のエミッタに接続される。PNP型トランジスタ72のコレクタとPNP型トランジスタ75のベースは互いに接続され、定電流源87を介して接地電位に接続される。PNP型トランジスタ75のコレクタは接地電位に接続される。PNP型トランジスタ72,73,74,65,69,70のエミッタはそれぞれ抵抗76,77,78,79,80,81を介して電源電位VDDに接続される。NPN型トランジスタ63,64,66,67のエミッタはそれぞれ抵抗82,83,84,85を介して接地電位に接続される。そして、このオペアンプ60の出力は抵抗R2を介して入力に帰還されるものであり、したがって、抵抗R1、オペアンプ60、及び抵抗R2は反転増幅器を形成しているのである。
次に、同図に示す半導体集積回路の動作について説明する。サンプルホールド回路1は、クロック信号CLK1がハイのときP型MOSトランジスタ2とN型MOSトランジスタ3がオンの状態となり、入力信号IN1をサンプルするサンプル状態となる。逆に、クロック信号CLK1がローのときP型MOSトランジスタ2とN型MOSトランジスタ3はオフとなり、サンプルホールド回路1の出力を保持するホールド状態となる。
入力信号IN2は、ローパスフィルタ10を介してアナログスイッチ20に入力される。ローパスフィルタ10のフィルタ特性は抵抗11の抵抗値とコンデンサ12の容量値によって定められる。
サンプルホールド回路1とローパスフィルタ10の出力は、アナログスイッチ20へ入力される。クロック信号CLK2がハイであるときは、P型MOSトランジスタ21とN型MOSトランジスタ22がオン、P型MOSトランジスタ24とN型MOSトランジスタ25がオフとなることからサンプルホールド回路1からの信号がアナログスイッチ20より出力される。クロック信号CLK2がローであるときは、P型MOSトランジスタ21とN型MOSトランジスタ22がオフ、P型MOSトランジスタ24とN型MOSトランジスタ25がオンとなることからローパスフィルタ10からの信号がアナログスイッチ20より出力される。
アナログスイッチ20の出力はバッファ回路30に入力される。アナログスイッチ20からの出力が下がる場合、P型MOSトランジスタ32のゲート電圧が下がり、PNP型トランジスタ40に流れる電流がP型MOSトランジスタ32を経てNPN型トランジスタ35のベースに入力されてこのトランジスタ35がオンする。するとPNP型トランジスタ41に流れる電流はNPN型トランジスタ35のコレクタ電流として吸い込まれるので、NPN型トランジスタ36のベースには十分な電流が供給されなくなることからNPN型トランジスタ36はオフ状態となる。一方、NPN型トランジスタ38はNPN型トランジスタ37とミラー結合されており、NPN型トランジスタ37のコレクタにはPNP型トランジスタ42からの定電流が供給されていることから、NPN型トランジスタ38のコレクタはバッファ回路30の入力信号の状態にかかわらず常に一定電流を吸い込む。よって、バッファ回路30の出力電位は下がる。逆に、アナログスイッチ20からの出力が上がる場合、P型MOSトランジスタ32のゲート電圧が上がり、PNP型トランジスタ40に流れる電流がP型MOSトランジスタ32にて遮断されNPN型トランジスタ35がオフする。するとPNP型トランジスタ41に流れる電流はNPN型トランジスタ36にベース電流を供給するので、NPN型トランジスタ36はオン状態となる。NPN型トランジスタ36のエミッタ電流はNPN型トランジスタ38に流れる一定電流よりも多くなるため、バッファ回路30の出力電位は上がる。したがって、バッファ回路30の出力は、アナログスイッチ20の出力と同位相で変化して追従する。
バッファ回路30の出力は抵抗R1を介してオペアンプ60に入力される。バッファ回路30の出力が下がる場合、PNP型トランジスタ62はベース電圧が下がって流れる電流が増加し、PNP型トランジスタ73に流れる電流の多くがPNP型トランジスタ62へと流れ込むため、PNP型トランジスタ61を介してNPN型トランジスタ65のベースに供給される電流は減少する。これに伴い、NPN型トランジスタ65のエミッタ電流が減少し、NPN型トランジスタ68のベースに供給される電流も減少する。したがって、NPN型トランジスタ68のコレクタ電流はPNP型トランジスタ70に流れる一定電流よりも少なくなるため、オペアンプ60の出力電位は上昇する。逆に、バッファ回路30の出力が上がる場合、PNP型トランジスタ62はベース電圧が上がって流れる電流が減少し、PNP型トランジスタ73に流れる電流のうちPNP型トランジスタ61を介してNPN型トランジスタ65のベースへ供給される電流が増加する。これに伴い、NPN型トランジスタ65のエミッタ電流が増加し、NPN型トランジスタ68のベースに供給される電流も増加する。したがって、NPN型トランジスタ68のコレクタ電流はPNP型トランジスタ70に流れる一定電流よりも多くなるため、オペアンプ60の出力電位は下降する。
クロック信号CLK2がハイであるとき、アナログスイッチ20はサンプルホールド回路1の出力をバッファ回路30を介してオペアンプ60に出力するような選択状態である。オペアンプ60の出力から抵抗R1,R2を経て流れる電流をi、オペアンプ60の出力電圧をVOUT、アナログスイッチ20を介したサンプルホールド回路1の出力電圧をVSHO、オペアンプ60の増幅率を決定する抵抗R1,R2の抵抗値をそれぞれR1,R2、オペアンプ60に入力されるリファレンス電圧をVrefとすると、以下の式が成立する。
式4,式5を変形し、次の式が得られる。
式6は、オペアンプ60の出力電圧がアナログスイッチ20のオン抵抗に影響されない、すなわち出力信号が歪まないことを示している。これは、アナログスイッチ20の後段にバッファ回路30が存在するので、抵抗R1,R2を経て流れる電流iがアナログスイッチ20には流れないためである。
さらに、アナログスイッチ20にはサンプルホールド回路1の出力とローパスフィルタ10の出力とが、バッファ回路を介することなく直接に入力されている。クロック信号CLK2がハイかローかによってサンプルホールド回路1の出力かローパスフィルタ10の出力かが、アナログスイッチ20を介してバッファ回路30に入力されるが、バッファ回路30の入力インピーダンスは高いためにアナログスイッチ20には電流は流れない。したがって、サンプルホールド回路1のコンデンサ5に蓄積された電荷が失われることもなく、ローパスフィルタ10のフィルタ特性も影響を受けることがない。
また、図3に示す半導体集積回路は、図4に示した従来の半導体集積回路に比べてバッファ回路が1個少ないので、回路規模を小さくでき、また消費電力を少なくすることができる。
なお、本発明は第1の信号処理回路がサンプルホールド回路である場合について案出されたのであるが、コンデンサが出力に接続された別の信号処理回路にも適用することができる。また、第2の信号処理回路は、ローパスフィルタ10のようにコンデンサが出力に接続されたもの(例えばピークホールド回路など)であれば上記のようにバッファ回路を少なくできるが、これには限られない。
本発明の半導体集積回路はそれのみで、あるいは他の半導体集積回路と一緒に封止されて半導体装置となる。
本発明は、上述した実施形態に限られることなく、特許請求の範囲に記載した事項の範囲内でのあらゆる設計変更が可能である。例えば選択スイッチであるアナログスイッチ20は、第1の信号処理回路であるサンプルホールド回路や第2の信号処理回路であるローパスフィルタに追加して他の信号処理回路の出力が入力され、それらを選択して出力するようにすることも可能である。
本発明の半導体集積回路およびそれを備える半導体装置は、サンプルホールド回路(第1の信号処理回路)の出力と他の信号処理回路(第2の信号処理回路)の出力とを選択して動作する部分において、第1の信号処理回路の出力が先ず選択スイッチにより選択され、次にバッファ回路を経て出力されるので、出力信号の歪みを低減することができる。
Claims (8)
- 第1のコンデンサを有し、第1のコンデンサが出力部分に接続された第1の信号処理回路と、
前記第1の信号処理回路と並列して設けられた第2の信号処理回路と、
前記第1の信号処理回路の出力と前記第2の信号処理回路の出力とを選択して出力する選択スイッチと、
前記選択スイッチの出力が入力されるバッファ回路と、
前記バッファ回路の後段に設けられ、少なくとも第1および第2の抵抗とを有する増幅器と、
を備えることを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、前記第2の信号処理回路はさらに第2のコンデンサを有し、前記第2のコンデンサが出力部分に接続されていることを特徴とする半導体集積回路。
- 請求項1または2に記載の半導体集積回路において、前記第1の信号処理回路はサンプルホールド回路であることを特徴とする半導体集積回路。
- 請求項1ないし3のいずれかに記載の半導体集積回路において、前記選択スイッチはアナログスイッチであることを特徴とする半導体集積回路。
- 請求項1ないし4のいずれかに記載の半導体集積回路において、前記第2の信号処理回路はローパスフィルタであることを特徴とする半導体集積回路。
- 光ディスクからの反射光を測定したフォトダイオードからの検出電流が電圧に変換され、前記変換された電圧が入力されるサンプルホールド回路及びローパスフィルタと、
前記サンプルホールド回路の出力と前記ローパスフィルタの出力とを選択して出力する選択スイッチと、
前記選択スイッチの出力が入力されるバッファ回路と、
前記バッファ回路の後段に設けられ、少なくとも第1および第2の抵抗とを有する増幅器と、を備え、
前記サンプルホールド回路と前記ローパスフィルタとは並列して設けられ、前記光ディスクへの書き込み速度に応じて前記選択スイッチの制御が行われることを特徴とする半導体集積回路。 - 請求項1ないし請求項6のいずれかに記載の半導体集積回路を備えることを特徴とする半導体装置。
- 請求項7記載の半導体装置を備え、レーザの射出光を測定するフォトダイオードと、光ディスクからの反射光を測定するフォトダイオードとからの出力に応じてレーザダイオードを駆動するための最適値を設定し、光ディスクへの書き込みを行う際において、前記設定された最適値と、前記光ディスクからの反射光を測定するフォトダイオードで測定された測定値とを、比較してレーザダイオードから射出されるレーザの強度を調整することを特徴とする光ディスク記録装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004355024 | 2004-12-08 | ||
JP2004355024 | 2004-12-08 | ||
PCT/JP2005/022584 WO2006062172A1 (ja) | 2004-12-08 | 2005-12-08 | 半導体集積回路、および半導体装置、および光ディスク記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2006062172A1 true JPWO2006062172A1 (ja) | 2008-06-12 |
Family
ID=36577995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006546758A Pending JPWO2006062172A1 (ja) | 2004-12-08 | 2005-12-08 | 半導体集積回路、および半導体装置、および光ディスク記録装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20080094981A1 (ja) |
JP (1) | JPWO2006062172A1 (ja) |
KR (1) | KR20070086224A (ja) |
CN (1) | CN101073203A (ja) |
TW (1) | TW200638678A (ja) |
WO (1) | WO2006062172A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56145146U (ja) * | 1980-03-29 | 1981-11-02 | ||
JPS6276907A (ja) * | 1985-09-30 | 1987-04-09 | Toshiba Corp | 増幅回路 |
JP2002222523A (ja) * | 2001-01-26 | 2002-08-09 | Nec Corp | 記録状態検出指数の算出方法並びにこれを用いた光ディスク記録方法及び光ディスク記録装置 |
JP2002367175A (ja) * | 2001-06-01 | 2002-12-20 | Ricoh Co Ltd | 光ディスクの記録光量制御装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4880412U (ja) * | 1971-12-28 | 1973-10-02 | ||
JPS5979440A (ja) * | 1982-10-28 | 1984-05-08 | Fujitsu Ltd | レ−ザ−ダイオ−ド駆動回路 |
US6744031B1 (en) * | 2001-11-27 | 2004-06-01 | Ricoh Company, Ltd. | High speed sampling circuit |
JP2003263760A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 回転補正回路、半導体集積回路、光ディスク装置及び回転補正方法 |
-
2005
- 2005-12-08 JP JP2006546758A patent/JPWO2006062172A1/ja active Pending
- 2005-12-08 CN CNA2005800418859A patent/CN101073203A/zh active Pending
- 2005-12-08 TW TW094143548A patent/TW200638678A/zh unknown
- 2005-12-08 US US11/792,558 patent/US20080094981A1/en not_active Abandoned
- 2005-12-08 WO PCT/JP2005/022584 patent/WO2006062172A1/ja not_active Application Discontinuation
- 2005-12-08 KR KR1020077013494A patent/KR20070086224A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56145146U (ja) * | 1980-03-29 | 1981-11-02 | ||
JPS6276907A (ja) * | 1985-09-30 | 1987-04-09 | Toshiba Corp | 増幅回路 |
JP2002222523A (ja) * | 2001-01-26 | 2002-08-09 | Nec Corp | 記録状態検出指数の算出方法並びにこれを用いた光ディスク記録方法及び光ディスク記録装置 |
JP2002367175A (ja) * | 2001-06-01 | 2002-12-20 | Ricoh Co Ltd | 光ディスクの記録光量制御装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20070086224A (ko) | 2007-08-27 |
TW200638678A (en) | 2006-11-01 |
WO2006062172A1 (ja) | 2006-06-15 |
CN101073203A (zh) | 2007-11-14 |
US20080094981A1 (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8063667B2 (en) | Peak hold circuit | |
JP4884018B2 (ja) | 増幅装置、および光ディスクドライブ装置 | |
US20070019517A1 (en) | Photo-detector amplifier circuit for optical disk device | |
US7427738B2 (en) | Light-receiving amplifier and optical pickup device | |
KR100515078B1 (ko) | 전류 검출에 의한 리미터 회로를 채용한 전류-전압 변환및 증폭 회로 | |
JP4520109B2 (ja) | レーザーパワー制御回路 | |
JP2006211629A (ja) | マルチゲインを有するpdic | |
US6864724B1 (en) | Current to voltage conversion circuit for photo detector integrated circuit employing gain switching circuit | |
JPWO2006062172A1 (ja) | 半導体集積回路、および半導体装置、および光ディスク記録装置 | |
KR100387173B1 (ko) | 병렬형a/d변환기 | |
EP0788046B1 (en) | Detection circuit | |
JP4152784B2 (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
US7485839B2 (en) | Image sensor with image signal shaping circuit | |
US20060291348A1 (en) | Signal drive apparatus and optical pickup apparatus using the same | |
US20020048110A1 (en) | Amplifier | |
JP2005252810A (ja) | 電流電圧変換回路 | |
US20050147011A1 (en) | Optical integrated device | |
US7321530B2 (en) | Decoder circuit, and photo-detecting amplifier circuit and optical pickup including the decoder circuit for disk recording/reproducing apparatus | |
JPH07193474A (ja) | 波形成形回路 | |
JPH0996562A (ja) | 光電変換回路 | |
KR20050028673A (ko) | 전류 검출에 의한 리미터 회로를 채용한 전류-전압 변환및 증폭 회로 | |
JP2008306673A (ja) | 増幅回路 | |
US20110032004A1 (en) | Light-receving circuit and semiconductor device having same | |
JP2010263566A (ja) | テスト回路および光ディスク装置 | |
JP2009044684A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |