JPS6255568A - 多数配線の短絡断線検査法 - Google Patents
多数配線の短絡断線検査法Info
- Publication number
- JPS6255568A JPS6255568A JP60196315A JP19631585A JPS6255568A JP S6255568 A JPS6255568 A JP S6255568A JP 60196315 A JP60196315 A JP 60196315A JP 19631585 A JP19631585 A JP 19631585A JP S6255568 A JPS6255568 A JP S6255568A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal
- short
- inspected
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電子機器に用いられる多数高密度並行微細配線の各被検
査配線に電源からの入力スイッチと出力スイッチを設け
、それらを順次選択、接続しながら電圧印加の走査をお
こない、各配線の短絡断線を検出し、その走査ステップ
回数の計数により被検査端子を識別するような検査方法
を提供し、検査の信頼性と効率の向上をもたらすもので
ある。
査配線に電源からの入力スイッチと出力スイッチを設け
、それらを順次選択、接続しながら電圧印加の走査をお
こない、各配線の短絡断線を検出し、その走査ステップ
回数の計数により被検査端子を識別するような検査方法
を提供し、検査の信頼性と効率の向上をもたらすもので
ある。
この発明は、電子機器に用いられる多数高密度並行微細
配線、なかでもディスプレイパネルのような数百ミクロ
ンの幅とピッチの膜配線の短絡断線を検出するための検
査方法に関する。
配線、なかでもディスプレイパネルのような数百ミクロ
ンの幅とピッチの膜配線の短絡断線を検出するための検
査方法に関する。
この種微細配線は、部品の状態で短絡断線の検査が行わ
れるがパネル一枚当たり１０００本におよぶ配線を、正
確に効率良く検査する方法の確立が要望されていた。
れるがパネル一枚当たり１０００本におよぶ配線を、正
確に効率良く検査する方法の確立が要望されていた。
従来この種漱細配線の検査を行うには、八）顕微鏡によ
る目視検査、 Ｂ）被検査配線に電流を通じながら、電磁誘導コイルを
被検査配線に近接させて、該配線に直ｆｌｕこ移動させ
ることにより該配線中の電流の有無を検出する、 などの方法がとられていた。
る目視検査、 Ｂ）被検査配線に電流を通じながら、電磁誘導コイルを
被検査配線に近接させて、該配線に直ｆｌｕこ移動させ
ることにより該配線中の電流の有無を検出する、 などの方法がとられていた。
しかしながら、上記従来の方法の、
八）の目視検査では、幅１００ ミクロン、長さ３００
ミリメータ、１０００本におよぶ膜配線を逐一検査する
ことは、検査作業者の熟練と緊張に依存するところあま
りにも大であって、検査の信頼性の低さと効率の悪さが
問題である。
ミリメータ、１０００本におよぶ膜配線を逐一検査する
ことは、検査作業者の熟練と緊張に依存するところあま
りにも大であって、検査の信頼性の低さと効率の悪さが
問題である。
Ｂ）の電流検出コイルを用いる方法は、断線の検査には
有効であるが、隣接した配線との短絡の検査には不十分
である。さらに、検出コイルが検査中の配線の番地を知
るための複雑な機構を必要とした。
有効であるが、隣接した配線との短絡の検査には不十分
である。さらに、検出コイルが検査中の配線の番地を知
るための複雑な機構を必要とした。
この発明は、このような問題を解決し、電子的に、また
自動的に、多数高密度並行微細配線の検査を行う方法を
提供し、その検査の信頼性と作業効率の向上を図るもの
である。
自動的に、多数高密度並行微細配線の検査を行う方法を
提供し、その検査の信頼性と作業効率の向上を図るもの
である。
第１図に本発明の原理ブロック図を、第２図に第１図に
関連して被検査配線の端子を示す。
関連して被検査配線の端子を示す。
被検査配線群の各配線、例えば第ｎ番目の配′ＩａＬ７
に対し、該配線の一端、Ａ端部にて、引き出し端子Ｔ７
を設は接触接続し、該端子を入力スイッチ素子Ｓ１を通
じ電源゛２に接続し、出力スイッチ素子Ｓ。７を通じ電
流検出抵抗Ｒに接続する。
に対し、該配線の一端、Ａ端部にて、引き出し端子Ｔ７
を設は接触接続し、該端子を入力スイッチ素子Ｓ１を通
じ電源゛２に接続し、出力スイッチ素子Ｓ。７を通じ電
流検出抵抗Ｒに接続する。
該電流検出抵抗Ｒの端子電圧と、同期信号発生回路３か
らの同期信号は良否判定回路４に入力される。
らの同期信号は良否判定回路４に入力される。
配線間短絡の検査には、被検査配線Ｌ７のもう一方の端
、即ちＢ端部を開放し、°入力スイッチ素子Ｓｌｎを閉
じ、隣接配線Ｌ ｎ＋ ｌに連なる出力スイッチ素子Ｓ
。□１を閉じ、電源２より電圧を端子１゛１を経て被検
査配線しｎに印加する。この操作を、被検査配線群配列
の一端り、から、他の一端へ順次走査しながら繰り返し
おこなう。
、即ちＢ端部を開放し、°入力スイッチ素子Ｓｌｎを閉
じ、隣接配線Ｌ ｎ＋ ｌに連なる出力スイッチ素子Ｓ
。□１を閉じ、電源２より電圧を端子１゛１を経て被検
査配線しｎに印加する。この操作を、被検査配線群配列
の一端り、から、他の一端へ順次走査しながら繰り返し
おこなう。
配線断線の検査には、被検査配線の、上記短絡検査にて
開放した側の、Ｂ端部を接触端子群よりなる一斉短絡手
段１にて全部短絡し、ｎ番目の配線に対する入力スイッ
チ素子Ｓ＋ｒ＋を閉じ、ｎ番目の配置り。に対する以外
の少なくとも一つの出力スイッチ素子Ｓ０８を閉じ、電
源２から端子Ｔ、、を経て被検査配線し７に印加する。
開放した側の、Ｂ端部を接触端子群よりなる一斉短絡手
段１にて全部短絡し、ｎ番目の配線に対する入力スイッ
チ素子Ｓ＋ｒ＋を閉じ、ｎ番目の配置り。に対する以外
の少なくとも一つの出力スイッチ素子Ｓ０８を閉じ、電
源２から端子Ｔ、、を経て被検査配線し７に印加する。
また入力スイッチ素子群Ｓ、と出力スイッチ素子群Ｓ。
それぞれに入力スイッチ走査回路５と、出力スイッチ走
査回路６を設け、上に述べた検査操作を、被検査配線群
配列の一端の！１ａＬｌから、他の一端へ順次走査しな
がら繰り返しおこなう。
査回路６を設け、上に述べた検査操作を、被検査配線群
配列の一端の！１ａＬｌから、他の一端へ順次走査しな
がら繰り返しおこなう。
これら走査回路５．６は同期信号発生回路３からの１回
の同期信号により走査の１ステツプを進むよう構成され
、該同期信号発生回路はまた計数器７に接続される。
の同期信号により走査の１ステツプを進むよう構成され
、該同期信号発生回路はまた計数器７に接続される。
良否判定回路４の出力は記憶装置８に入力され、さらに
該記憶装置には、記憶された検査結果の出力装置９とし
て、ディスプレイ装置９−１やプリンタ装置９−２が接
続される。
該記憶装置には、記憶された検査結果の出力装置９とし
て、ディスプレイ装置９−１やプリンタ装置９−２が接
続される。
「問題点を解決するための手段」にて述べた結線を各検
査目的別に原理図と判定表にて説明する。
査目的別に原理図と判定表にて説明する。
短絡検査の場合、第３図と第４図に接続と判定表を示す
。例えば被検査配線し７とその隣接配線Ｌ＋、＋１の間
には導通があってはならない。従って、第３図のような
スイッチ素子の接続状態、即ちＳｌｎ＋ Ｓｏｎ＋＋
が閉路、Ｓ ＯＩ’ｌ＋ Ｓ Ｉ＋＋１が開路で電源
電圧が被検査配線し。に印加されると、これら隣接２線
間に短絡不良がある場合のみ、検出抵抗Ｒに印加電圧が
電流として流入し電圧降下（出力電圧）が発生し、短絡
不良が無ければ、電圧降下は発生しない。
。例えば被検査配線し７とその隣接配線Ｌ＋、＋１の間
には導通があってはならない。従って、第３図のような
スイッチ素子の接続状態、即ちＳｌｎ＋ Ｓｏｎ＋＋
が閉路、Ｓ ＯＩ’ｌ＋ Ｓ Ｉ＋＋１が開路で電源
電圧が被検査配線し。に印加されると、これら隣接２線
間に短絡不良がある場合のみ、検出抵抗Ｒに印加電圧が
電流として流入し電圧降下（出力電圧）が発生し、短絡
不良が無ければ、電圧降下は発生しない。
断線検査の場合、第５図〜第６図に接続と判定表を示す
。例えば被検査配線しｆｉと単に戻り用として選ばれた
少なくとも１本以上の配線しＸはその先端Ｂで一斉短絡
手段１により短絡されているので、これらには当然導通
がなければならない。
。例えば被検査配線しｆｉと単に戻り用として選ばれた
少なくとも１本以上の配線しＸはその先端Ｂで一斉短絡
手段１により短絡されているので、これらには当然導通
がなければならない。
従って、第５図のようなスイッチ素子の接続状態でパル
スが印加されると、被検査配線Ｌｎ或いば戻り線り、に
断線不良がない場合のみ、検出抵抗Ｒに印加電圧が電流
として流入し出力電圧が発生し、断線不良があれば、電
圧は発生しない。
スが印加されると、被検査配線Ｌｎ或いば戻り線り、に
断線不良がない場合のみ、検出抵抗Ｒに印加電圧が電流
として流入し出力電圧が発生し、断線不良があれば、電
圧は発生しない。
戻り線ＬＸの断線は複数の配線を用いることにより、そ
の確率は非常に低く、また該戻り線を被検査線として検
査することにより除去出来る。
の確率は非常に低く、また該戻り線を被検査線として検
査することにより除去出来る。
このように接続条件と、検出抵抗Ｒに発生する出力電圧
の有無の組み合わせにより、第４図、第６図に示す判定
表に従い短絡、断線不良の有無を判定するよう良否判定
回路４を予めプログラムしておく。
の有無の組み合わせにより、第４図、第６図に示す判定
表に従い短絡、断線不良の有無を判定するよう良否判定
回路４を予めプログラムしておく。
一方被検査配線群の配列の一端し＋から、検査を開始し
、その第１番目の被検査配線り、に電圧の印加を指示し
た同期信号を第１番目として、順次隣接配線に電圧印加
の走査を行い、その走査のステップの回数、即ち同期信
号印加回数の計数結果が被検査配線の番地として使用さ
れる。
、その第１番目の被検査配線り、に電圧の印加を指示し
た同期信号を第１番目として、順次隣接配線に電圧印加
の走査を行い、その走査のステップの回数、即ち同期信
号印加回数の計数結果が被検査配線の番地として使用さ
れる。
従って記憶装置８には各被検査配線の番地と検査結果が
関連づけられて記録される。
関連づけられて記録される。
（実施例〕
第７図にこの発明の実施例を示す。
入力スイッチ素子Ｓ１として、ＰＮＰ型トランジスタが
用いられ、これは負のゲートパルスＰ１がコンデンサＣ
を経てベースに印加された期間導通する。また出力スイ
ッチ素子Ｓ。とじて、ＮＰＮ型トランジスタが用いられ
、これは正のゲートパルスＰ２がコンデンサＣを経てベ
ースに印加された期間導通ずる。図におけるゲートパル
スＰＩ、Ｐｇは配線り、とＬ ｎ＋ １間の短絡検査を
おこなうためのものである。
用いられ、これは負のゲートパルスＰ１がコンデンサＣ
を経てベースに印加された期間導通する。また出力スイ
ッチ素子Ｓ。とじて、ＮＰＮ型トランジスタが用いられ
、これは正のゲートパルスＰ２がコンデンサＣを経てベ
ースに印加された期間導通ずる。図におけるゲートパル
スＰＩ、Ｐｇは配線り、とＬ ｎ＋ １間の短絡検査を
おこなうためのものである。
同期信号発生回路３、計数器７、良否判定回路４、記憶
装置８は一体となった小型電子計算機Ｑ（０であり、出
力装置９はディスプレイ装置９−１或いはプリンタ９−
２が用いられる。なお、２は電源である。 ゛ 入力スイッチ走査回路５、出力スイッチ走査回路６は検
査目的に応じ各々の走査開始位置が良否判定回路４から
指定され、同期信号１個を受は取る毎にゲートパルスＰ
ＩＩＰ２を指定のトランジスタのベース回路に印加し、
更に次のトランジスタへ走査の１ステツプをすすめる。
装置８は一体となった小型電子計算機Ｑ（０であり、出
力装置９はディスプレイ装置９−１或いはプリンタ９−
２が用いられる。なお、２は電源である。 ゛ 入力スイッチ走査回路５、出力スイッチ走査回路６は検
査目的に応じ各々の走査開始位置が良否判定回路４から
指定され、同期信号１個を受は取る毎にゲートパルスＰ
ＩＩＰ２を指定のトランジスタのベース回路に印加し、
更に次のトランジスタへ走査の１ステツプをすすめる。
第２図に示す引き出し端子Ｔおよび一斉短絡手段１は接
触端子の配列したコネクタであり、該一斉短絡手段はそ
の各端子が互いに接続されている。
触端子の配列したコネクタであり、該一斉短絡手段はそ
の各端子が互いに接続されている。
なお、上記には典型的な回路例を示したが、一斉短絡手
段１には、コネクタでな（板状導電体を用いてもよ（、
或いはトランジスタなどの電子的スイッチを用いること
もできる。
段１には、コネクタでな（板状導電体を用いてもよ（、
或いはトランジスタなどの電子的スイッチを用いること
もできる。
この発明の検査法を用いることにより、多数配線の短絡
断線検査にＰ練作業者を必要とせず、短絡、断線ともに
、検査の正確さは１００χに、また作業工数は１７１０
以下でかつ作業時間が１分弱に短縮され、電子機器の製
造コストの低減に極めて有用である。
断線検査にＰ練作業者を必要とせず、短絡、断線ともに
、検査の正確さは１００χに、また作業工数は１７１０
以下でかつ作業時間が１分弱に短縮され、電子機器の製
造コストの低減に極めて有用である。
第１図はこの発明の原理ブロック図、。
第２図は被検査配線群とその端子との接続関係図、
第３図は短絡検査時の被検査配線の接続図、第４図は短
絡検査の判定表、 第５図は断線検査時の被検査配線の接続図、第６図は断
線検査の判定表、 第７図はこの発明の１実施例構成図である。 図において、 Ｌ、はｎ番目の被検査配線、 Ｔ７はｎ番目の引き出し端子、 ＳＩ、、はｎ番目の大カスインチ素子、Ｓｏ、、はｎ番
目の出カスインチ素子、Ｒは電流検出抵抗、 １は一斉短絡手段、 ２は電源、 ３は同期信゛号発生回路、 ４は良否判定回路、 ５は入カスイソチ走査回路、 ６は出力スイソチ走査回路、 ７は計ｆ２Ｉ器、 ８は記憶装置、 ９は出力装置である。 第３図 第４３ 第５図 第６図
絡検査の判定表、 第５図は断線検査時の被検査配線の接続図、第６図は断
線検査の判定表、 第７図はこの発明の１実施例構成図である。 図において、 Ｌ、はｎ番目の被検査配線、 Ｔ７はｎ番目の引き出し端子、 ＳＩ、、はｎ番目の大カスインチ素子、Ｓｏ、、はｎ番
目の出カスインチ素子、Ｒは電流検出抵抗、 １は一斉短絡手段、 ２は電源、 ３は同期信゛号発生回路、 ４は良否判定回路、 ５は入カスイソチ走査回路、 ６は出力スイソチ走査回路、 ７は計ｆ２Ｉ器、 ８は記憶装置、 ９は出力装置である。 第３図 第４３ 第５図 第６図
Claims (3)
- （１）被検査配線群の各配線の一方の端部（Ａ）に、配
線対応の引出し端子（Ｔｎ）を接続し、 該端子に入力スイッチ素子（Ｓ＿１＿ｎ）を介して電源
と、出力スイッチ素子（Ｓ＿０＿ｎ）を介して電流検出
抵抗（Ｒ）を並列接続し、 上記各配線の他方の端部（Ｂ）を共通に短絡する一斉短
絡手段（１）を該端部列に対して離接自在に設け、 上記短絡手段（１）を配線端部（Ｂ）から離した状態で
、特定の引出し端子（Ｔｎ）に連なる入力スイッチ素子
（Ｓ＿１＿ｎ）を通じて電源電流を供給すると共に、隣
接した引出し端子に連なる出力スイッチ素子（Ｓ＿０＿
ｎ＿＋＿１）を閉じた時の電流検出の有無に応じて当該
隣接配線間の短絡を検出し、 また上記短絡手段（１）を端部（Ｂ）に接触せしめた状
態で、特定の引出し端子（Ｔｎ）に連なる入力スイッチ
素子（Ｓ＿１＿ｎ）を通じて電源電流を供給すると共に
、残り引出し端子と連なる少なくとも一つの出力スイッ
チ（Ｓ＿０＿ｘ）を通じて流れる電流の有無により、特
定端子に連なる配線の断線を検出するようにしたことを
特徴とする多数配線の短絡断線検査法。 - （２）断線検査の際、一斉短絡手段（１）を出力スイッ
チ（Ｓ＿１）と電流検出抵抗（Ｒ）との接続点に接続し
、被検査配線端子に連なる出力スイッチ（Ｓ＿０＿ｎ）
を開放することを特徴とする特許請求範囲第（１）項記
載の多数配線の短絡断線検査法。 - （３）上記特定の被検査配線端子に係わる入力および出
力スイッチ素子を１同期信号パルス毎に順次走査してオ
ンオフする走査回路（５）、（６）と、該パルスの数を
計数する計数回路とを備え、該パルス計数回路の出力に
より当該被検査配線の番地を識別することを特徴とする
特許請求範囲第（１）項および第（２）項記載の多数配
線の短絡断線検査法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60196315A JPS6255568A (ja) | 1985-09-04 | 1985-09-04 | 多数配線の短絡断線検査法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60196315A JPS6255568A (ja) | 1985-09-04 | 1985-09-04 | 多数配線の短絡断線検査法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6255568A true JPS6255568A (ja) | 1987-03-11 |
Family
ID=16355766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60196315A Pending JPS6255568A (ja) | 1985-09-04 | 1985-09-04 | 多数配線の短絡断線検査法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6255568A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02188187A (ja) * | 1989-01-11 | 1990-07-24 | Jidosha Denki Kogyo Co Ltd | モータ駆動装置 |
| JP2006008112A (ja) * | 2004-05-21 | 2006-01-12 | Showa Denko Kk | ステアリングサポートビーム及びインストルメントパネル取付構造体 |
| JP2008058481A (ja) * | 2006-08-30 | 2008-03-13 | Brother Ind Ltd | 画像形成装置及びその断線検査方法 |
-
1985
- 1985-09-04 JP JP60196315A patent/JPS6255568A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02188187A (ja) * | 1989-01-11 | 1990-07-24 | Jidosha Denki Kogyo Co Ltd | モータ駆動装置 |
| JP2006008112A (ja) * | 2004-05-21 | 2006-01-12 | Showa Denko Kk | ステアリングサポートビーム及びインストルメントパネル取付構造体 |
| JP2008058481A (ja) * | 2006-08-30 | 2008-03-13 | Brother Ind Ltd | 画像形成装置及びその断線検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1186643C (zh) | 测试集成电路晶片和晶片测试器间信号通路的方法和设备 | |
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| KR920010309A (ko) | Lcd 패널 어레이 검사방법 및 장치 | |
| JP3151203B2 (ja) | 集積回路の自己検査装置 | |
| US5747999A (en) | Feed control element used in substrate inspection and method and apparatus for inspecting substrates | |
| JP2008203077A (ja) | 回路検査装置及び回路検査方法 | |
| KR100496861B1 (ko) | 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 | |
| EP0773445A2 (en) | Inspection apparatus of conductive patterns | |
| JPS6255568A (ja) | 多数配線の短絡断線検査法 | |
| CA1156722A (en) | Electrical short locator | |
| JP3163265B2 (ja) | フラットケーブルと多層基板の検査装置及び検査方法 | |
| WO2007138831A1 (ja) | 基板検査方法及び基板検査装置 | |
| US4038598A (en) | Probe contact and junction detector | |
| US20020145434A1 (en) | Interconnect package cluster probe short removal apparatus and method | |
| JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
| JP3227697B2 (ja) | 回路基板の検査方法及び装置 | |
| JP2903686B2 (ja) | Ｌｅｄパネルの検査方法 | |
| JPH05264633A (ja) | 試験ボード配線導通試験回路 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JPH0421106Y2 (ja) | ||
| JP2003255007A (ja) | 回路配線検査方法およびその装置 | |
| CN111999626A (zh) | 可配置的半导体器件i-v特性测试装置及其测试方法 | |
| JPH01182763A (ja) | 回路を有する基板の導通性チェック方法 | |
| JPS62182677A (ja) | 集積回路のソケツト***不良検知方法 |